CN112514063B - 半导体晶片的对准标记方法以及具有对准标记部分的半导体封装 - Google Patents

半导体晶片的对准标记方法以及具有对准标记部分的半导体封装 Download PDF

Info

Publication number
CN112514063B
CN112514063B CN201980051080.4A CN201980051080A CN112514063B CN 112514063 B CN112514063 B CN 112514063B CN 201980051080 A CN201980051080 A CN 201980051080A CN 112514063 B CN112514063 B CN 112514063B
Authority
CN
China
Prior art keywords
alignment mark
texture
pattern
lines
gaps
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Active
Application number
CN201980051080.4A
Other languages
English (en)
Other versions
CN112514063A (zh
Inventor
R·T·豪斯利
周建明
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Micron Technology Inc
Original Assignee
Micron Technology Inc
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Micron Technology Inc filed Critical Micron Technology Inc
Publication of CN112514063A publication Critical patent/CN112514063A/zh
Application granted granted Critical
Publication of CN112514063B publication Critical patent/CN112514063B/zh
Active legal-status Critical Current
Anticipated expiration legal-status Critical

Links

Classifications

    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L23/00—Details of semiconductor or other solid state devices
    • H01L23/544—Marks applied to semiconductor devices or parts, e.g. registration marks, alignment structures, wafer maps
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/027—Making masks on semiconductor bodies for further photolithographic processing not provided for in group H01L21/18 or H01L21/34
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/04—Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer
    • H01L21/50—Assembly of semiconductor devices using processes or apparatus not provided for in a single one of the subgroups H01L21/06 - H01L21/326, e.g. sealing of a cap to a base of a container
    • H01L21/56—Encapsulations, e.g. encapsulation layers, coatings
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/67—Apparatus specially adapted for handling semiconductor or electric solid state devices during manufacture or treatment thereof; Apparatus specially adapted for handling wafers during manufacture or treatment of semiconductor or electric solid state devices or components ; Apparatus not specifically provided for elsewhere
    • H01L21/67005—Apparatus not specifically provided for elsewhere
    • H01L21/67242—Apparatus for monitoring, sorting or marking
    • H01L21/67282—Marking devices
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/67—Apparatus specially adapted for handling semiconductor or electric solid state devices during manufacture or treatment thereof; Apparatus specially adapted for handling wafers during manufacture or treatment of semiconductor or electric solid state devices or components ; Apparatus not specifically provided for elsewhere
    • H01L21/68—Apparatus specially adapted for handling semiconductor or electric solid state devices during manufacture or treatment thereof; Apparatus specially adapted for handling wafers during manufacture or treatment of semiconductor or electric solid state devices or components ; Apparatus not specifically provided for elsewhere for positioning, orientation or alignment
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L25/00—Assemblies consisting of a plurality of individual semiconductor or other solid state devices ; Multistep manufacturing processes thereof
    • H01L25/03—Assemblies consisting of a plurality of individual semiconductor or other solid state devices ; Multistep manufacturing processes thereof all the devices being of a type provided for in the same subgroup of groups H01L27/00 - H01L33/00, or in a single subclass of H10K, H10N, e.g. assemblies of rectifier diodes
    • H01L25/04—Assemblies consisting of a plurality of individual semiconductor or other solid state devices ; Multistep manufacturing processes thereof all the devices being of a type provided for in the same subgroup of groups H01L27/00 - H01L33/00, or in a single subclass of H10K, H10N, e.g. assemblies of rectifier diodes the devices not having separate containers
    • H01L25/065—Assemblies consisting of a plurality of individual semiconductor or other solid state devices ; Multistep manufacturing processes thereof all the devices being of a type provided for in the same subgroup of groups H01L27/00 - H01L33/00, or in a single subclass of H10K, H10N, e.g. assemblies of rectifier diodes the devices not having separate containers the devices being of a type provided for in group H01L27/00
    • H01L25/0655—Assemblies consisting of a plurality of individual semiconductor or other solid state devices ; Multistep manufacturing processes thereof all the devices being of a type provided for in the same subgroup of groups H01L27/00 - H01L33/00, or in a single subclass of H10K, H10N, e.g. assemblies of rectifier diodes the devices not having separate containers the devices being of a type provided for in group H01L27/00 the devices being arranged next to each other
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/70—Manufacture or treatment of devices consisting of a plurality of solid state components formed in or on a common substrate or of parts thereof; Manufacture of integrated circuit devices or of parts thereof
    • H01L21/77—Manufacture or treatment of devices consisting of a plurality of solid state components or integrated circuits formed in, or on, a common substrate
    • H01L21/78—Manufacture or treatment of devices consisting of a plurality of solid state components or integrated circuits formed in, or on, a common substrate with subsequent division of the substrate into plural individual devices
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2223/00—Details relating to semiconductor or other solid state devices covered by the group H01L23/00
    • H01L2223/544—Marks applied to semiconductor devices or parts
    • H01L2223/5442—Marks applied to semiconductor devices or parts comprising non digital, non alphanumeric information, e.g. symbols
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2223/00—Details relating to semiconductor or other solid state devices covered by the group H01L23/00
    • H01L2223/544—Marks applied to semiconductor devices or parts
    • H01L2223/54426—Marks applied to semiconductor devices or parts for alignment
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2223/00—Details relating to semiconductor or other solid state devices covered by the group H01L23/00
    • H01L2223/544—Marks applied to semiconductor devices or parts
    • H01L2223/54453—Marks applied to semiconductor devices or parts for use prior to dicing
    • H01L2223/5446—Located in scribe lines

Landscapes

  • Engineering & Computer Science (AREA)
  • Microelectronics & Electronic Packaging (AREA)
  • Power Engineering (AREA)
  • Physics & Mathematics (AREA)
  • Condensed Matter Physics & Semiconductors (AREA)
  • General Physics & Mathematics (AREA)
  • Computer Hardware Design (AREA)
  • Manufacturing & Machinery (AREA)
  • Exposure Of Semiconductors, Excluding Electron Or Ion Beam Exposure (AREA)
  • Exposure And Positioning Against Photoresist Photosensitive Materials (AREA)
  • Dicing (AREA)

Abstract

一些实施例包含半导体封装。所述半导体封装具有半导体裸片，所述半导体裸片具有包含集成电路***的主要区域且具有包含对准标记位置的一部分的边缘区域。所述对准标记位置的所述部分包含对准标记的片区。所述对准标记包含线和间隙的图案，其中所述线沿第一方向延伸。所述对准标记位置的所述部分还包含纹理，所述纹理具有除沿所述第一方向或沿基本上正交于所述第一方向的第二方向延伸的线以外的图案。一些实施例包含半导体晶片的对准标记方法。

Description

半导体晶片的对准标记方法以及具有对准标记部分的半导体 封装
相关专利申请数据
本申请要求2018年8月31日提交的第16/118,902号美国专利申请的优先权，所述美国专利申请以引用的方式并入本文中。
技术领域
半导体晶片的对准标记方法以及具有对准标记部分的半导体封装。
背景技术
半导体装置可以包含集成电路***；例如，集成存储器、集成逻辑、集成传感器等。集成电路***的制造通常涉及复杂的处理步骤。在集成电路***的制造过程中，不同材料的许多层可以相互叠加。这些层必须精确地对齐，以确保半导体装置的正常运行。如果层没有正确对准，装置可能无法正常工作，或者无法运行。
为了有助于半导体装置中上覆层的对齐，制造期间在各个层中包含对准标记(即对齐标记)。对准标记在正确对齐时具有预定关系。使用标线在特定晶片工艺层上图案化适当的标记。
使用对准标记期间遇到的问题是，用于制造集成电路***的一些工艺步骤可能不当地修改对准标记。例如，化学机械抛光(CMP)可用作集成电路***制造期间的工艺步骤。问题是，抛光可能去除抛光层中对准标记的部分。这样修改对准标记会导致随后很难利用对准标记来实现相对于堆叠在抛光层上的其它层的适当对齐。需要开发能克服这一问题的方法和结构。
附图说明
图1是半导体晶片的区域的自顶向下图解视图。
图2是图1的半导体晶片的一部分的自顶向下图解视图。
图3是与半导体晶片相关联的对准标记位置的自顶向下图解视图。图3A是可与图3的对准标记位置中的对准标记的形成相关联的过程顺序的图解表示，并且还以图解方式指示图3的标记可以由图5的对准标记与图4的对准标记叠加而成。
图4是与半导体晶片相关联的对准标记位置的自顶向下图解视图，并且示出了实例对准标记。
图5是与半导体晶片相关联的对准标记位置的自顶向下图解视图，并且示出了实例对准标记。
图6是与半导体晶片相关联的对准标记位置的自顶向下图解视图，并且示出了实例对准标记和实例纹理。
图7是与半导体晶片相关联的对准标记位置的自顶向下图解视图。对准标记位置附近的描述以图解方式指示图7的标记和纹理可以由图5的对准标记与图6的对准标记和纹理叠加而成。
图8是可在实例纹理中使用的实例线的图解横截面侧视图。图8沿图7的线8-8。
图9是与半导体晶片相关联的对准标记位置的自顶向下图解视图，并且示出了实例对准标记和实例纹理。
图10是与半导体晶片相关联的对准标记位置的自顶向下图解视图。对准标记位置附近的描述以图解方式指示图10的标记和纹理可以由图9的对准标记和纹理与图4的对准标记叠加而成。
图11是与半导体晶片相关联的对准标记位置的自顶向下图解视图，并且示出了实例对准标记和实例纹理。
图12是与半导体晶片相关联的对准标记位置的自顶向下图解视图。对准标记位置附近的描述以图解方式指示图12的标记和纹理可以由图11的对准标记和纹理与图4的对准标记叠加而成。
图13是与半导体晶片相关联的对准标记位置的自顶向下图解视图，并且示出了实例纹理。
图14是与半导体晶片相关联的对准标记位置的自顶向下图解视图。对准标记位置附近的描述以图解方式指示图14的标记和纹理可以由图5的对准标记与图13的纹理以及与图4的对准标记叠加而成。
图15是与半导体晶片相关联的对准标记位置的自顶向下图解视图，并且示出了实例纹理。
图16是与半导体晶片相关联的对准标记位置的自顶向下图解视图。对准标记位置附近的描述以图解方式指示图16的标记和纹理可以由图5的对准标记与图13和15的纹理以及与图4的对准标记叠加而成。
图17是与半导体晶片相关联的对准标记位置的自顶向下图解视图，并且示出了实例对准标记和实例纹理。
图18是与半导体晶片相关联的对准标记位置的自顶向下图解视图。对准标记位置附近的描述以图解方式指示图18的标记和纹理可以由图5的对准标记与图17的对准标记和纹理叠加而成。
图19是图1的半导体晶片的区域的自顶向下图解视图，示出了用于从晶片单切裸片的切割位置。
图20是从图19的晶片切割的经单切裸片的自顶向下图解视图，并且示出的扩展区域示出了对准标记位置的一部分。
图21是并入封装中的图20的经单切裸片的自顶向下图解视图。
具体实施方式
一些实施例包含认识到，抛光工艺(例如CMP)通常旨在使相对一致的底层纹理上的表面平坦化。例如，集成电路***可以包括沿一致间距的线和间隙，并且可以在线和间隙上提供上覆材料。然后，可利用抛光工艺去除一些上覆材料并形成跨线和间隙延伸的平坦化表面。在对准标记位置中提供对准标记，并且这些位置缺乏类似于与集成电路***相关联的那些纹理的底层纹理。因此，对准标记位置可能特别容易在抛光工艺期间出现凹陷和/或其它有问题的行为；这种有问题的行为会去除对准标记的部分。一些实施例包含认识到，可以通过在抛光工艺期间在对准标记位置内提供与和集成电路***相关联的纹理相当一致的纹理来减轻甚至防止在抛光工艺中遇到的有问题的行为。参考图1-21描述实例实施例。
参考图1，示出半导体晶片10的一部分。此部分包括将形成集成电路***的裸片位置12。裸片位置通过中介区域14彼此间隔开。对准标记位置(即，对齐标记位置)16在中介区域内。
半导体晶片可以包括任何合适的半导体材料；且在一些实施例中可以包括硅、锗、III/V半导体材料(例如磷化镓)、半导体氧化物等中的一种或多种，主要由其组成或由其组成；术语III/V半导体材料是指包括从周期表第III组和第V组(第III组和第V组是旧术语，现在称为第13组和第15组)中选择的元素的半导体材料。在一些实施例中，半导体晶片可以包括单晶硅。
裸片位置12可被认为是沿半导体晶片限定的位置，并且将在所述位置制造集成电路***。对准标记位置16可被认为是为形成对准标记而限定的位置。裸片位置12可以具有任何合适的形状；并且在所示的实施例中指示为矩形。对准标记位置可以相对于裸片位置以任何合适的关系设置；并且在所示的实施例中，在裸片位置的相邻角和边缘处提供。
图2示出半导体晶片10的区域的放大视图。对准标记位置16是四个裸片位置12的接近角。每个裸片位置12具有外周边15，所述外周边以图解方式表示最终在裸片位置制造的功能性集成电路***的边缘。与集成电路***相关联的图案(例如，与字线、数字线等相关联的线和间隙图案)可以延伸到外周边15之外。提供虚线以图解方式示出次级周边17，所述次级周边可以与裸片位置12相关联，并且可以包括与集成电路***相关联的图案。
对准标记位置16位于外周边15之外以及次级周边17之外的开放的宽阔区内。因此，对准标记位置不包含与在裸片位置12内形成的图案相关联的任何纹理。如上所述，一些实施例包含认识到，为了减轻与抛光工艺相关联的问题，提供跨对准标记位置的纹理可能是有利的。将在下文参考图6-19更详细地描述这些实施例。
参考图3-5，示出了相对于实例对准标记位置16的实例对准标记。对准标记包含来自先前工艺步骤“B”(其中“B”可被认为对应于所指示的工艺步骤序列内的底层)的第一集合18，并且包含来自稍后工艺步骤“A”的第二集合20。图3A图解说明工艺步骤“A”和“B”的相对顺序。应注意，在步骤“A”与“B”之间可以存在一或多个中间工艺步骤，可以存在早于工艺步骤“B”的工艺步骤，并且可以存在工艺步骤“A”之后的工艺步骤。附加对准标记(未示出)可与一或多个附加工艺步骤相关联。
在一些实施例中，对准标记18可被称为在与半导体晶片10相关联的第一级处理处形成于对准标记位置16内的第一对准标记(为了与本文描述的其它级进行比较，形成对准标记18的“第一”级是最早级，而在考虑整个工艺序列时可能是也可能不是最早级)。在一些实施例中，对准标记20可被称为在第一级处理之后的第二级处理处形成于对准标记位置16内的第二对准标记。
图4和5示出彼此分离的第一对准标记18(图4)和第二对准标记20(图5)。
参考图4，第一对准标记18被示为包括线22和间隙24的图案(仅标记了一些线22和间隙24)。线22和间隙24可以分别被称为第一线和第一间隙；并且这些线和间隙的图案可以被称为第一图案。
线22主要沿由轴5(在图4的俯视图附近示出了轴5)表示的第一方向延伸。线22被指示为“主要”沿轴5延伸，以指示线在一些实施例中可以是波浪形或弯曲的，但是线的一般方向是沿轴5。
线22和间隙24在间距“P1”上。在一些实施例中，线22和间隙24可以全部在基本上均匀的间距上(如图所示)，并且在其它实施例中，线22和间隙24中的一些可以与线22和间隙24中的其它部分在不同的间距上。
在图4的实施例中，线22和间隙24的图案被示为在片区26与28之间细分；其中片区26主要沿由轴5表示的第一方向延伸，并且其中片区28主要沿由轴7表示的第二方向延伸。在所示的实施例中，由轴7表示的第二方向与由轴5表示的第一方向基本上正交(术语“基本上正交”是指在制造和测量的合理公差范围内正交)。
片区26和28可分别称为第一片区和第二片区。
在所示的实施例中，线22和间隙24的图案在多个类型的片区26和28之间被细分。在其它实施例中，所有片区可以彼此基本上相同。
参考图5，第二对准标记20被示为包括线30和间隙32的图案(仅标记了一些线30和间隙32)。线30和间隙32可以分别被称为第二线和第二间隙；并且这些线和间隙的图案可以被称为第二图案。
线30主要沿第一方向(由轴5表示)延伸。线30和间隙32在间距“P2”上。在一些实施例中，线30和间隙32可以全部在基本上均匀的间距上(如图所示)，并且在其它实施例中，线30和间隙32中的一些可以与线30和间隙32中的其它部分在不同的间距上。间距P2在一些实施例中可以与间距P1(图4)基本上相同，而在其它实施例中可以与间距P1不同。术语“基本上相同”是指在制造和测量的合理公差范围内相同。
在图5的实施例中，线30和间隙32的图案被示为在片区34、35与36之间细分；片区34和36主要沿由轴5表示的第一方向延伸，且片区35主要沿由轴7表示的第二方向延伸。
片区34、35和36可分别称为第三、第四和第五片区。
在所示的实施例中，线30和间隙32的图案在多个类型的片区之间被细分。在其它实施例中，所有片区可以彼此基本上相同。
图4和5的对准标记18和20可通过任何适当的工艺形成。例如，标线可以被配置成将对准标记图案化。对于工艺阶段“A”和“B”可以使用相同的标线，使得对准标记相对于在裸片位置12上形成的图案对齐(图1)。图4的线22和图5的线30可以在任何合适的材料内形成。在一些实施例中，线22和30中的一或两者可以在光致抗蚀剂内形成。在一些实施例中，线22和30中的一或两者可以延伸到半导体材料(例如，硅)、绝缘材料(例如，二氧化硅)和导电材料(例如，金属)中的一或多者。
图3示出了与工艺阶段“B”的对准标记18相邻的工艺阶段“A”的对准标记20。对准标记20可与对准标记18进行比较，以确定与工艺阶段“A”相关联的图案是否相对于与工艺阶段“B”相关联的图案适当地对齐。图3示出了理想情况，其中图3中的工艺阶段的对准标记18与在图4的先前工艺阶段形成的对准标记相同。然而，如上所述，工艺阶段“B”与“A”之间的中间工艺阶段可能不当地修改对准标记18。例如，如果中间工艺阶段利用抛光工艺，则对准标记18可能通过抛光工艺的凹陷和/或其它不期望的影响而被修改。
图6和7示出的实例过程可以减轻或防止在图3的工艺阶段“B”与“A”之间的中间工艺阶段期间对准标记18的有问题的修改。
图6示出在类似于上文参考图4描述的工艺阶段的工艺阶段的对准标记位置16。然而，已经跨对准标记位置16形成纹理40。纹理40包括跨对准标记位置的宽阔区的图案。这种纹理可以减轻或防止上述与不当地修改对准标记18的工艺阶段相关的问题。具体地，纹理40可以相当类似于在裸片位置12(图1)上形成的纹理，使得随后的工艺阶段不会有问题地改变对准标记位置16(例如，使得随后的抛光阶段不会有问题地进入裸片位置)。
纹理40具有除沿第一方向(由轴5表示)或第二方向(由轴7表示)延伸的线以外的图案。纹理40可以是任何合适的图案，包含例如跨裸片位置延伸的开口、腔、柱等的图案。在所示实施例中，纹理40是线42和间隙44(仅标记其中一些)的图案。线42和间隙44可分别被称为第三线和第三间隙，以将其与对准标记18和20的第一和第二线和间隙(22、24、30和32)(上文参考图4和5所描述)区分开来。由线42和间隙44形成的图案40可被称为第三图案，以将其与线22和间隙24的第一图案(上文参考图4描述)以及线30和间隙32的第二图案(上文参考图5描述)区分开来。在其它实施例中，图案40可被称为第二图案以简单地将其与线22和间隙24的第一图案(图4)区分开来；并且在此类实施例中，线42和间隙44可被称为第二线和间隙。
线42沿与第一和第二方向(由轴5和7表示)交叉的第三方向(由轴9表示)延伸。在所示的实施例中，第三方向(由轴9表示)以约45°的角度11横穿第一和第二方向(由轴5和7表示)。术语“约45°”是指在制造和测量的合理公差范围内的45°。在一些实施例中，45°角可能是有利的，因为它特别适合于在对准标记位置的相对侧上用一对光源照亮对准标记位置的应用。在其它实施例中，线42可以相对于第一和第二方向(由轴5和7表示)以45°以外的角度延伸。
线42和间隙44在可被称为第三间距的间距“P3”上。在一些实施例中，线42和间隙44可以全部在基本上均匀的间距上(如图所示)，并且在其它实施例中，线42和间隙44中的一些可以与线42和间隙44中的其它部分在不同的间距上。第三间距P3在一些实施例中可以与第一间距P1和第二间距P2基本上相同(图4和5)，而在其它实施例中可以与间距P1和P2中的一或两者不同。在一些实施例中，第一间距P1和第二间距P2可以彼此基本上相同，并且第三间距P3可为第一和第二间距的至少约1.5倍。形成比第一和第二间距大的第三间距可能是有利的，因为在更大间距上形成线通常比在更窄间距上形成线更容易，并且通常可以利用比第一和第二间距P1和P2大的第三间距来实现纹理40的优点。当然，如果发现形成更窄的第三间距是有利的，则第三间距P3可以与第一间距P1和第二间距P2相同，或者甚至可以小于第一和第二间距。
在图6的图示实施例中，可以在第一对准标记18的形成期间形成纹理40。具体地，可以提供标线，所述标线被配置成同时对纹理40和对准标记位置16上的材料内的对准标记18进行图案化。在所示的实施例中，纹理40不跨对准标记18延伸。在其它实施例中，纹理40可跨至少一些对准标记18的至少一些区域延伸。
参考图7，示出在类似于图3的工艺阶段的工艺阶段的对准标记位置16；但是使用图6的配置而不是图4的配置。具体地，图7的标记和纹理可以由图5的对准标记与图6的标记和纹理叠加而成(如沿图7右侧所图示)。图7的配置包括横跨对准标记位置16的区域延伸的纹理40。
图8示出纹理40的一部分，并且示出间距P3上的线42和间隙44。线42可以在任何合适的材料内形成。在一些实施例中，线42可延伸至掩蔽材料(例如，光致抗蚀剂)、导电材料(例如，金属)、绝缘材料(例如，二氧化硅)和/或半导体材料(例如，硅)。
在图7的图示实施例中，纹理40跨对准标记18与20之间的宽阔区完全延伸，并且不叠合在任何对准标记上。在其它实施例中，纹理40可叠合在一些对准标记上。参考图9和10描述此类其它实施例的实例。
图9示出具有对准标记位置16的构造10，其仅具有在上文参考图3描述的第二工艺步骤“A”期间形成的部分(即，类似于上文在图5中使用的视图)。在将工艺阶段“A”和“B”与图3的对准标记18和20进行比较的实际应用中，不会出现图9的构造。相反，对准标记18将与在先前工艺阶段“B”在对准标记位置16上形成的任何其它图案一起存在。然而，提供图9的图示以示出在工艺阶段“A”期间形成的图案与在先前工艺阶段“B”形成的图案分离，以便帮助读者理解哪些图案在工艺阶段“A”形成，哪些图案在先前工艺阶段“B”形成。
图9的构造10具有在对准标记位置16上和在对准标记20之间形成的纹理40。图9的纹理40可以包括上文相对于图6描述的任何配置；并且在所示的实施例中具有线42和间隙44的图案(仅标记了其中一些)。在一些实施例中，图9的线42和间隙44可分别被称为第三线和第三间隙；并且图9的图案40可被称为第三图案。在其它实施例中，图9的图案40可被称为第二图案；并且在此类实施例中，图9的线42和间隙44可被称为第二线和间隙。
图9的线42和间隙44在上文参考图6描述的间距“P3”上。
在图9的图示实施例中，可以在第二对准标记20的形成期间形成纹理40。具体地，可以提供标线，所述标线被配置成同时对纹理40和对准标记位置16上的材料内的对准标记20进行图案化。在所示的实施例中，纹理40不跨对准标记20延伸。在其它实施例中，纹理40可跨至少一些对准标记20的至少一些区域延伸。
参考图10，示出在类似于图3的工艺阶段的工艺阶段的对准标记位置16；但是使用图9的配置而不是图5的配置。具体地，图10的标记和纹理可以由图9的对准标记和纹理与图4的对准标记叠加而成(如沿图10右侧所图示)。
在一些实施例中，图10的配置可被认为包括与工艺阶段“A”相关联的对准标记20，所述对准标记形成在与工艺阶段“B”相关联的对准标记18的附近。图案40与对准标记20一起形成，并且跨对准标记18延伸。在其它实施例(未示出)中，形成有对准标记20的图案40可被配置为围绕对准标记18而不是叠合到对准标记18上。此类其它实施例可形成与图7的构造基本上相同的构造。然而，利用具有相对于轴5和7的第一和第二方向以45°角度延伸的线的图案40的优点是，在确定两组或更多组标记的对齐的过程中，发现图案不会对叠合在图案下的对准标记的读取产生不利干扰。
图10的图案40叠合在第一对准标记18上，并且完全跨第一对准标记之间的区域延伸(不同之处在于，图案没有叠合在第二对准标记20上)。在其它实施例中，图案40可以主要叠合在第一对准标记上，并且通常可以不在第一对准标记之间的区域内。参考图11和12描述此类其它实施例的实例。
图11示出具有对准标记位置16的构造10，其仅具有在第二工艺步骤“A”期间形成的部分(类似于图9的图示)。在实际应用中，由于类似于上文参考图9讨论的那些原因，图11的构造将不会发生(具体地，工艺阶段“A”发生在工艺阶段“B”之后，因此不与工艺阶段“B”分离地存在)。然而，提供图11的图示以示出在工艺阶段“A”期间形成的图案与在先前工艺阶段“B”形成的图案分离，以便帮助读者理解哪些图案在工艺阶段“A”形成，哪些图案在先前工艺阶段“B”形成。
图11的构造10具有形成在焊盘46中的纹理40，所述焊盘被配置成叠合在对准标记18上(如图12所示)。图11的纹理40可以包括上文相对于图6描述的任何配置；并且在所示的实施例中具有线42和间隙44的图案(仅标记了其中一些)。在一些实施例中，图11的线42和间隙44可分别被称为第三线和第三间隙；并且图11的图案40可被称为第三图案。在其它实施例中，图11的图案40可被称为第二图案；并且在此类实施例中，图11的线42和间隙44可被称为第二线和间隙。
图11的线42和间隙44在上文参考图6描述的间距“P3”上。
在图11的图示实施例中，可以在第二对准标记20的形成期间形成纹理40。具体地，可以提供标线，所述标线被配置成同时对纹理40和对准标记位置16上的材料内的对准标记20进行图案化。在所示的实施例中，纹理40不跨对准标记20延伸。在其它实施例中，纹理40可跨至少一些对准标记20的至少一些区域延伸。
参考图12，示出在类似于图3的工艺阶段的工艺阶段的对准标记位置16；但是使用图11的配置而不是图5的配置。具体地，图12的标记和纹理可以由图11的对准标记和纹理与图4的对准标记叠加而成(如沿图12右侧所图示)。
在一些实施例中，图12的配置可被认为包括与工艺阶段“A”相关联的对准标记20，所述对准标记形成在与工艺阶段“B”相关联的对准标记18的附近。图案40与对准标记20一起形成，并且叠合在对准标记18上。
应注意，类似于图12的配置可以由其它处理产生。例如，可以在图3的工艺阶段“B”(即，类似于图4的工艺阶段)将图案40叠合在对准标记18上，然后可以在随后的工艺阶段“A”形成对准标记20(在此类实施例中，在工艺阶段“A”形成的图案可以类似于图5的图案，如果将所述图案与在工艺阶段“B”形成的图案分开来看。)
在一些实施例中，可以在图3的工艺阶段“B”之前的工艺阶段形成图10和12的图案40中的任一个，然后可以在工艺阶段“B”形成对准标记18。例如，对准标记18可以形成为包括延伸到图案40中的沟槽。
在一些实施例中，可以在图3的工艺阶段“B”与“A”中间的工艺阶段形成图案40。参考图13-16描述此类实施例的实例。
图13示出具有对准标记位置16的构造10，其仅具有在步骤“B”与“A”之间的中间工艺步骤期间形成的部分。在实际应用中，图13的构造将不会发生(相反，对准标记18将与在先前工艺阶段“B”跨对准标记位置16形成的任何其它图案一起存在)。然而，提供图13的图示以示出与先前工艺阶段“B”分离的中间工艺阶段，以便帮助读者理解在中间工艺阶段形成了哪些图案。
图13的构造10具有在对准标记位置16上形成的纹理40。图13的纹理40可以包括上文相对于图6描述的任何配置；并且在所示的实施例中具有线42和间隙44的图案(仅标记了其中一些)。在一些实施例中，图13的线42和间隙44可分别被称为第三线和第三间隙；并且图13的图案40可被称为第三图案。在其它实施例中，图13的图案40可被称为第二图案；并且在此类实施例中，图13的线42和间隙44可被称为第二线和间隙。
图13的线42和间隙44在上文参考图6描述的间距“P3”上。
在图13的图示实施例中，纹理40跨对准标记位置16完全延伸。在其它实施例中，纹理40可形成为仅跨对准标记位置16的部分延伸。例如，可以对纹理40图案化，使得窗口延伸穿过图案40到第一工艺阶段的对准标记18，因此纹理40不叠合在对准标记18上。作为另一实例，可以对纹理40图案化，使得纹理不跨越最终将并入到第二对准标记20中的区域。
参考图14，示出在类似于图3的工艺阶段的工艺阶段的对准标记位置16；但是使用在图4和5的配置之间的中间工艺阶段提供的图13的配置。具体地，图14的标记和纹理可以由图5的对准标记与图13的纹理和图4的对准标记叠加而成(如沿图14右侧所图示)。
在一些实施例中，图14的配置可被认为包括与工艺阶段“A”相关联的对准标记20，所述对准标记形成在与工艺阶段“B”相关联的对准标记18的附近。在中间工艺阶段(图13)形成的图案40跨对准标记18延伸。在其它实施例(未示出)中，图案40可被配置成围绕对准标记18而不是叠合到对准标记18上。在所示的实施例中，与第二工艺阶段“A”相关联的对准标记20不受图案40的影响(例如，图案40可以从形成对准标记20的区域挖出)。在其它实施例中，对准标记20可包括形成在图案40中的沟槽，因此图案40可跨对准标记20的至少一些区域延伸。
图13的图案40是可以在中间级(即，工艺阶段“B”级与工艺阶段“A”级之间的级)形成的图案的实例。在一些实施例中，多个中间级可提供图案，所述图案最终组合以形成跨对准标记位置的至少一部分延伸的整体图案。例如，图15示出具有对准标记位置16的构造10，所述对准标记位置具有在除图13的中间级之外的另一中间级形成的图案。在实际应用中，将不会出现图15的构造(相反，对准标记18将与在先前工艺阶段“B”跨对准标记位置16形成的任何其它图案一起存在)。然而，提供图15的图示以示出与先前工艺阶段“B”分离的中间工艺阶段，以便帮助读者理解在中间工艺阶段形成了哪些图案。
图15的构造10具有跨对准标记位置16形成的第二纹理50。图15的纹理50可以包括上文相对于图6描述的任何配置；并且在所示实施例中具有线52和间隙54的图案(仅标记了其中一些)。在一些实施例中，图15的线52和间隙54可分别被称为第四线和第四间隙；并且图15的图案50可被称为第四图案。第四线52沿第四方向(由基本上正交于第三方向(由轴9表示)的轴53表示)延伸；并且以大约45°的角度与第一和第二方向(由轴5和7表示)交叉。
图15的线52和间隙54在上文参考图6描述的间距“P3”上。在其它实施例中，线52和间隙54可以在不同于间距P3的间距上。
在图15的图示实施例中，纹理50跨对准标记位置16完全延伸。在其它实施例中，纹理50可形成为仅跨对准标记位置16的部分延伸。例如，可以对纹理50图案化，使得窗口延伸穿过图案50到第一工艺阶段的对准标记18，因此纹理50不叠合在对准标记18上。作为另一实例，可以对纹理50图案化，使得纹理不跨越最终将并入到第二对准标记20中的区域。
参考图16，示出在类似于图3的工艺阶段的工艺阶段的对准标记位置16；但是使用在图4和5的配置之间的中间工艺阶段提供的图13和15的配置。具体地，图16的标记和纹理可以由图5的对准标记与图13和15的纹理以及与图4的对准标记叠加而成(如沿图16右侧所图示)。
图16的配置可被认为包括与工艺阶段“A”相关联的对准标记20，所述对准标记形成在与工艺阶段“B”相关联的对准标记18的附近。在中间工艺阶段形成的图案40和50(图13和15)跨对准标记18延伸。在其它实施例(未示出)中，图案40和50可被配置成围绕对准标记18而不是叠合到对准标记18上。在所示的实施例中，与第二工艺阶段“A”相关联的对准标记20不受图案40和50的影响(例如，图案40和50可以从形成对准标记20的区域挖出)。在其它实施例中，图案40和50可以跨对准标记20的区域延伸。
图案40和50组合在一起形成图案58。尽管图案58被描述为由来自两个不同中间步骤的两个不同图案的组合形成，但在其它实施例中，可以通过配置标线以将图案58施加在与构造10的对准标记位置16相关联的材料上而用单个中间步骤形成图案58。应注意，可以用类似于图案58的图案来代替相对于图6-12的实施例描述的图案40中的任何一个。
在一些实施例中，图案40的区域可以在对准标记位置的间隙内延伸。例如，图17示出在类似于上文参考图6描述的工艺阶段的工艺阶段的对准标记位置16。然而，纹理40跨对准标记18内的间隙24延伸。图17还示出线22中的一个的扩展区域，以指示“线”22中的每一个可以在彼此间隔间隙82的条80之间被细分。条80可以彼此宽度相同，也可以彼此宽度不同；类似地，间隙82可以彼此宽度相同，也可以彼此宽度不同。条80可以沿参考本文提供的任何附图描述的任何线22存在，并且类似条可以沿本文描述的任何线30(例如，图5)存在。
图18示出在类似于图7的工艺阶段的工艺阶段的对准标记位置16；但是使用图17的配置而不是图6的配置。具体地，图18的标记和纹理可以由图5的对准标记与图17的标记和纹理叠加而成(如沿图18右侧所图示)。图17和18示出跨上文参考图4描述的类型的对准标记18内的间隙延伸的纹理40。在类似的处理中，纹理40可另外或替代地跨上文参考图5描述的类型的对准标记20内的间隙延伸。
参考图19，最终在裸片位置12中制造集成电路***60(例如，集成存储器、集成逻辑、集成传感器等的电路***)。随后，沿中介区域14将晶片10切片以将成品裸片彼此分离，并由此单切裸片。图19图解说明切口62，以指示用于将裸片彼此分离的切割。
在图19所示的实施例中，切口延伸穿过对准标记位置16。切口可比对准标记位置(如图所示)薄，因此对准标记位置的部分可在分离后保持与裸片配置相邻。对准标记位置的其余部分可以包括上文讨论的图6-18的任何实施例的对准标记18和20的部分，以及上文相对于图6-18的实施例描述的任何纹理(例如，纹理40、50和58)的部分。
每个成品裸片是裸片配置64的一部分。图20示出裸片配置64，并且示出此类裸片配置具有包括集成电路***60的主要区域66，并且具有围绕主要区域66的边缘区域68。边缘区域68包含中介区域14(图19)的一部分，并且此部分包含对准标记位置16的部分。
在图20中示出对准标记位置16的一部分的放大视图。此部分包含对准标记18的片区28和对准标记20的片区34。片区28包含线22和间隙24(仅标记其中的一对)；并且片区34包含线30和间隙32(仅标记其中的一对)。片区28和34沿由轴5和7表示的第一和第二方向延伸。对准标记位置16还包含纹理40。在所示的实施例中，纹理40包括沿由轴9表示的第三方向延伸的线42和间隙44(仅标记其中的一对)。所示的纹理40是实例纹理，并且在图20的工艺阶段在对准标记位置16内可以存在上文参考图6-16描述的任何纹理(例如，纹理40、50和58)。
图20的裸片配置64可并入如图21所示的半导体封装70中。封装70可包括在裸片配置64上的囊封材料，并且相应地，裸片配置以虚线(即，幻线)视图示出，以指示裸片配置可在其它材料下方。封装70可以包含管脚、焊盘、引线等(未示出)，用于将裸片配置64的电路***与封装70外部的电路***电耦合。尽管所示半导体封装70仅包括单个裸片，但在其它实施例中，单独的半导体封装可包括多个裸片。
上述组件和结构可并入电子***中。此类电子***可用于例如存储器模块、装置驱动器、电源模块、通信调制解调器、处理器模块和专用模块中，并且可以包含多层、多芯片模块。电子***可以是范围广泛的***中的任何一个，例如，照相机、无线装置、显示器、芯片组、机顶盒、游戏、照明、车辆、时钟、电视、手机、个人计算机、汽车、工业控制***、飞机等。
除非另外指定，否则本文中所描述的各种材料、物质、组成物等可通过现在已知或待开发的任何合适的方法形成，所述方法包含例如原子层沉积(ALD)、化学气相沉积(CVD)、物理气相沉积(PVD)等。
附图中各种实施例的特定定向仅用于说明目的，并且在一些应用中，实施例可以相对于所示定向旋转。本文提供的描述以及随后的权利要求书涉及在各种特征之间具有所描述的关系的任何结构，而不管这些结构是在附图的特定定向上，还是相对于此类定向旋转。
除非另有指示，否则随附图示的横截面视图仅展示横截面平面内的特征而不展示横截面平面后方的材料，以便简化图式。
一些实施例包含一种半导体晶片的对准标记方法。限定与所述半导体晶片相关联的裸片位置，并且限定所述裸片位置之间的对准标记位置。在与所述半导体晶片相关联的第一级处理处，在所述对准标记位置内形成第一对准标记。所述第一对准标记包含主要沿第一方向延伸的第一片区，且包含主要沿基本上正交于所述第一方向的第二方向延伸的第二片区。在与所述半导体晶片相关联的第二级处理处，在所述对准标记位置内形成第二对准标记。所述第二级处理在所述第一级处理之后。所述第二对准标记包含主要沿所述第一方向延伸的第三片区，且包含主要沿所述第二方向延伸的第四片区。在所述对准标记位置内形成纹理。所述纹理具有除沿所述第一或第二方向延伸的线以外的图案。
一些实施例包含一种半导体晶片的对准标记方法。限定与所述半导体晶片相关联的裸片位置，并且限定所述裸片位置之间的对准标记位置。在与所述半导体晶片相关联的第一级处理处，在所述对准标记位置内形成第一对准标记。所述第一对准标记具有第一线和第一间隙的第一图案，其中所述第一线主要沿第一方向延伸。所述第一线和第一间隙的第一图案被配置成在主要沿第一方向延伸的第一片区内和主要沿基本上正交于所述第一方向的第二方向延伸的第二片区内。在与所述半导体晶片相关联的第二级处理处，在所述对准标记位置内形成第二对准标记。所述第二级处理在所述第一级处理之后。所述第二对准标记具有第二线和第二间隙的第二图案，其中所述第二线主要沿所述第一方向延伸。所述第二对准标记包括主要沿所述第一方向延伸的第三片区，且包括主要沿所述第二方向延伸的第四片区。在所述对准标记位置内形成具有第三线和第三间隙的第三图案的纹理。所述第三线沿第三方向延伸，所述第三方向与所述第一和第二方向交叉。可以在所述第一对准标记的所述形成期间、在所述第二对准标记的所述形成期间和/或在所述第一和第二级处理之间的中间处理级处形成所述纹理。
一些实施例包含一种半导体封装，其具有半导体裸片，所述半导体裸片具有包含集成电路***的主要区域和包含对准标记位置的一部分的边缘区域。所述对准标记位置的所述部分包含对准标记的片区。所述对准标记包含线和间隙的图案，其中所述线沿第一方向延伸。所述对准标记位置的所述部分还包含纹理，所述纹理具有除沿所述第一方向或沿基本上正交于所述第一方向的第二方向延伸的线以外的图案。在一些实施例中，所述片区可以沿所述第一方向或沿所述第二方向延伸。
根据法规，本文所公开的主题已在结构和方法特征方面或多或少地以特定的语言描述。然而，应理解，权利要求不限于所示和描述的特定特征，因为本文公开的装置包括实例性实施例。因此，这些权利要求应按字面上的措词给予充分的范围，并根据等同原则予以适当解释。

Claims (37)

1.一种半导体晶片的对准标记方法，其包括：
限定与所述半导体晶片相关联的裸片位置，并且限定所述裸片位置之间的对准标记位置，每一对准标记位置具有由外周边包围的区域；
在与所述半导体晶片相关联的第一级处理处，在所述对准标记位置内形成第一对准标记；所述第一对准标记包括主要沿第一方向延伸的第一片区，且包括主要沿正交于所述第一方向的第二方向延伸的第二片区；
在与所述半导体晶片相关联的第二级处理处，在所述对准标记位置内形成第二对准标记；所述第二级处理在所述第一级处理之后；所述第二对准标记包括主要沿所述第一方向延伸的第三片区，且包括主要沿所述第二方向延伸的第四片区；以及
在所述对准标记位置内，在不被所述第一对准标记和所述第二对准标记覆盖的所有区域上形成纹理，所述纹理具有除沿所述第一或第二方向延伸的线以外的图案。
2.根据权利要求1所述的方法，其中所述纹理在所述第一对准标记的所述形成期间形成。
3.根据权利要求1所述的方法，其中所述纹理在所述第一对准标记的所述形成期间形成，并且完全覆盖将被所述第二对准标记重叠的区域。
4.根据权利要求1所述的方法，其中所述纹理在所述第二对准标记的所述形成期间形成，并且完全覆盖所述第一对准标记。
5.根据权利要求1所述的方法，其中所述纹理在所述第一级与第二级之间的中间处理级形成。
6.根据权利要求5所述的方法，其中所述纹理完全覆盖所述第一对准标记，并且完全覆盖将被所述第二对准标记重叠的区域。
7.根据权利要求1所述的方法，其中所述纹理包括所述对准标记位置内的线和间隙的图案；所述线沿第三方向延伸，所述第三方向与所述第一和第二方向交叉。
8.根据权利要求7所述的方法，其中所述第三方向以45°的角度与所述第一和第二方向交叉。
9.根据权利要求1所述的方法，其中所述纹理跨由所述第一和第二对准标记中的至少一个组成的间隙延伸。
10.根据权利要求1所述的方法，其中所述第一对准标记包括具有间隙的图案，并且其中所述纹理跨此类间隙延伸。
11.一种半导体晶片的对准标记方法，其包括：
限定与所述半导体晶片相关联的裸片位置，并且限定所述裸片位置之间的对准标记位置，每一对准标记位置具有由外周长包围的区域；
在与所述半导体晶片相关联的第一级处理处，在所述对准标记位置内形成第一对准标记；所述第一对准标记具有第一线和第一间隙的第一图案，其中所述第一线主要沿第一方向延伸；所述第一线和第一间隙的第一图案配置在主要沿第一方向延伸的第一片区内和主要沿正交于所述第一方向的第二方向延伸的第二片区内；
在与所述半导体晶片相关联的第二级处理处，在所述对准标记位置内形成第二对准标记；所述第二级处理在所述第一级处理之后；所述第二对准标记具有第二线和第二间隙的第二图案，其中所述第二线主要沿所述第一方向延伸；所述第二对准标记包括主要沿所述第一方向延伸的第三片区，且包括主要沿所述第二方向延伸的第四片区；以及
在所述对准标记位置内，在不被所述第一对准标记和所述第二对准标记覆盖的所有区域上形成具有第三线和第三间隙的第三图案的纹理；所述第三线沿第三方向延伸，所述第三方向与所述第一和第二方向交叉。
12.根据权利要求11所述的方法，其中所述纹理叠合在所述第一对准标记上。
13.根据权利要求11所述的方法，其中所述纹理主要叠合在所述第一对准标记上，并且不在所述第一对准标记之间的区域内。
14.根据权利要求11所述的方法，其中所述纹理叠合在所述第一对准标记上，并且跨所述第一对准标记之间的区域延伸。
15.根据权利要求11所述的方法，其中所述纹理在所述第一对准标记的所述形成期间形成。
16.根据权利要求11所述的方法，其中所述纹理在所述第二对准标记的所述形成期间形成。
17.根据权利要求11所述的方法，其中所述纹理在所述第一级与第二级之间的中间处理级形成。
18.根据权利要求11所述的方法，其中所述第三方向以45°的角度与所述第一和第二方向交叉。
19.根据权利要求18所述的方法，其中所述纹理包含所述对准标记位置内的第四线和第四间隙的第四图案；并且其中所述第四线沿第四方向延伸，所述第四方向正交于所述第三方向，并且以45°的另一角度与所述第一和第二方向交叉。
20.根据权利要求11所述的方法，其中：
所述第一线和第一间隙的第一图案具有第一间距；
所述第二线和第二间隙的第二图案具有与所述第一间距相同的第二间距；并且
所述第三线和第三间隙的第三图案具有比所述第一和第二间距大的第三间距。
21.根据权利要求20所述的方法，其中所述第三间距是所述第一和第二间距的至少1.5倍。
22.根据权利要求11所述的方法，其中所述裸片位置通过中介区域彼此间隔开；并且
其中所述对准标记位置在所述中介区域内。
23.根据权利要求22所述的方法，其进一步包括：
在所述裸片位置形成集成电路***，所述集成电路***以及所述中介区域的附近部分为裸片配置；
穿过所述中介区域进行切片以将所述裸片配置彼此分离；所述第三图案的部分在所述切片之后仍留在所述裸片配置内；以及
将所述裸片配置并入到裸片封装中。
24.根据权利要求23所述的方法，其中所述集成电路***包括存储器。
25.根据权利要求23所述的方法，其中所述集成电路***包括逻辑。
26.根据权利要求23所述的方法，其中所述集成电路***包括传感器。
27.一种半导体封装，其包括半导体裸片，所述半导体裸片具有包括集成电路***的主要区域和包括对准标记位置的一部分的边缘区域；所述对准标记位置的所述部分包含对准标记的片区，所述对准标记包含线和间隙的图案，其中所述线沿第一方向延伸；所述对准标记位置的所述部分还包含在除了所述对准标记的所述片区之外的所有区域上的纹理，所述纹理具有除沿所述第一方向或沿正交于所述第一方向的第二方向延伸的线以外的图案。
28.根据权利要求27所述的半导体封装，其中所述片区沿所述第一方向或所述第二方向延伸。
29.根据权利要求27所述的半导体封装，其中所述线和间隙的图案是第一线和第一间隙的第一图案；并且其中所述纹理包括第二线和第二间隙的第二图案，其中所述第二线沿第三方向延伸，所述第三方向与所述第一和第二方向交叉。
30.根据权利要求29所述的半导体封装，其中所述第三方向以45°的角度与所述第一和第二方向交叉。
31.根据权利要求30所述的半导体封装，其中所述纹理包括第三线和第三间隙的第三图案，其中所述第三线沿第四方向延伸，所述第四方向正交于所述第三方向，并且以45°的另一角度与所述第一和第二方向交叉。
32.根据权利要求30所述的半导体封装，其中：
所述第一线和第一间隙的第一图案具有第一间距；并且
所述第二线和第二间隙的第二图案具有比所述第一间距大的第二间距。
33.根据权利要求32所述的半导体封装，其中所述第二间距是所述第一间距的至少1.5倍。
34.根据权利要求30所述的半导体封装，其中所述纹理叠合在所述对准标记的所述片区上。
35.根据权利要求27所述的半导体封装，其中所述主要区域包括集成存储器。
36.根据权利要求27所述的半导体封装，其中所述主要区域包括集成逻辑。
37.根据权利要求27所述的半导体封装，其中所述主要区域包括集成传感器。
CN201980051080.4A 2018-08-31 2019-08-20 半导体晶片的对准标记方法以及具有对准标记部分的半导体封装 Active CN112514063B (zh)

Applications Claiming Priority (3)

Application Number Priority Date Filing Date Title
US16/118,902 US10461038B1 (en) 2018-08-31 2018-08-31 Methods of alignment marking semiconductor wafers, and semiconductor packages having portions of alignment markings
US16/118,902 2018-08-31
PCT/US2019/047338 WO2020046652A1 (en) 2018-08-31 2019-08-20 Methods of alignment marking semiconductor wafers, and semiconductor packages having portions of alignment markings

Publications (2)

Publication Number Publication Date
CN112514063A CN112514063A (zh) 2021-03-16
CN112514063B true CN112514063B (zh) 2024-04-09

Family

ID=68314783

Family Applications (1)

Application Number Title Priority Date Filing Date
CN201980051080.4A Active CN112514063B (zh) 2018-08-31 2019-08-20 半导体晶片的对准标记方法以及具有对准标记部分的半导体封装

Country Status (5)

Country Link
US (2) US10461038B1 (zh)
JP (1) JP7291207B2 (zh)
KR (1) KR102555785B1 (zh)
CN (1) CN112514063B (zh)
WO (1) WO2020046652A1 (zh)

Families Citing this family (2)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US11784077B2 (en) * 2019-12-18 2023-10-10 Micron Technology, Inc. Wafer overlay marks, overlay measurement systems, and related methods
WO2023157223A1 (ja) * 2022-02-18 2023-08-24 三菱電機株式会社 半導体チップのマーキング方法、半導体チップの製造方法および半導体チップ

Citations (4)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
KR100800783B1 (ko) * 2006-12-26 2008-02-01 동부일렉트로닉스 주식회사 반도체 소자 제조를 위한 오버레이 마크
CN101714554A (zh) * 2008-10-06 2010-05-26 台湾积体电路制造股份有限公司 半导体元件与其制法
CN104952846A (zh) * 2014-03-28 2015-09-30 中芯国际集成电路制造(上海)有限公司 叠层标记
KR20180033971A (ko) * 2016-09-27 2018-04-04 (주)오로스 테크놀로지 웨이퍼 좌표계와 직교하지 않는 방향을 따라서 형성된 패턴 층용 오버레이 마크 및 이를 이용한 오버레이 측정방법 및 반도체 디바이스 제조방법

Family Cites Families (21)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP3067732B2 (ja) * 1998-04-02 2000-07-24 日本電気株式会社 半導体装置のアライメント装置及びアライメント方法
JP3371852B2 (ja) * 1999-07-09 2003-01-27 日本電気株式会社 レチクル
JP2002252157A (ja) * 2001-02-22 2002-09-06 Sony Corp マスク作製用部材およびその製造方法ならびにマスクおよびその製造方法ならびに露光方法ならびに半導体装置の製造方法
US7190823B2 (en) * 2002-03-17 2007-03-13 United Microelectronics Corp. Overlay vernier pattern for measuring multi-layer overlay alignment accuracy and method for measuring the same
JP2004172169A (ja) * 2002-11-15 2004-06-17 Toshiba Corp 半導体装置
US7608468B1 (en) * 2003-07-02 2009-10-27 Kla-Tencor Technologies, Corp. Apparatus and methods for determining overlay and uses of same
JP4776195B2 (ja) * 2004-09-10 2011-09-21 ルネサスエレクトロニクス株式会社 半導体装置
JP4531713B2 (ja) * 2006-03-31 2010-08-25 三菱電機株式会社 アライメントマーク及びその形成方法、半導体装置及びその製造方法
JP5266857B2 (ja) * 2008-04-24 2013-08-21 ミツミ電機株式会社 チップのアライメント方法
JP2009302309A (ja) 2008-06-13 2009-12-24 Elpida Memory Inc アライメントマーク構造およびこれを用いた位置合わせ方法
JP2010074106A (ja) * 2008-09-22 2010-04-02 Nec Electronics Corp 半導体チップ、半導体ウェーハおよびそのダイシング方法
NL2003762A (en) * 2008-11-18 2010-05-20 Asml Netherlands Bv Lithographic apparatus and device manufacturing method.
JP5182143B2 (ja) * 2009-02-19 2013-04-10 ソニー株式会社 半導体装置の製造方法
JP2010267933A (ja) * 2009-05-18 2010-11-25 Elpida Memory Inc ダミーパターンの配置方法及びダミーパターンを備えた半導体装置
JP2010278144A (ja) * 2009-05-27 2010-12-09 Fujitsu Ltd 位置合せ方法及び画像表示装置の製造方法
US9304403B2 (en) * 2013-01-02 2016-04-05 Taiwan Semiconductor Manufacturing Company, Ltd. System and method for lithography alignment
US10811360B2 (en) * 2015-09-01 2020-10-20 Toshiba Memory Corporation Semiconductor device, method for manufacturing semiconductor device and alignment mark
US20180130845A1 (en) * 2016-11-04 2018-05-10 Dpix, Llc Flat panel array with the alignment marks in active area
TWI742148B (zh) * 2017-08-28 2021-10-11 聯華電子股份有限公司 對準標記及其測量方法
US10859924B2 (en) * 2017-11-15 2020-12-08 Taiwan Semiconductor Manufacturing Co., Ltd. Method for manufacturing semiconductor device and system for performing the same
US10784219B2 (en) * 2017-11-30 2020-09-22 Taiwan Semiconductor Manufacturing Company, Ltd. Semiconductor device and method of manufacturing

Patent Citations (4)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
KR100800783B1 (ko) * 2006-12-26 2008-02-01 동부일렉트로닉스 주식회사 반도체 소자 제조를 위한 오버레이 마크
CN101714554A (zh) * 2008-10-06 2010-05-26 台湾积体电路制造股份有限公司 半导体元件与其制法
CN104952846A (zh) * 2014-03-28 2015-09-30 中芯国际集成电路制造(上海)有限公司 叠层标记
KR20180033971A (ko) * 2016-09-27 2018-04-04 (주)오로스 테크놀로지 웨이퍼 좌표계와 직교하지 않는 방향을 따라서 형성된 패턴 층용 오버레이 마크 및 이를 이용한 오버레이 측정방법 및 반도체 디바이스 제조방법

Also Published As

Publication number Publication date
WO2020046652A1 (en) 2020-03-05
JP2021535609A (ja) 2021-12-16
JP7291207B2 (ja) 2023-06-14
KR20210035914A (ko) 2021-04-01
CN112514063A (zh) 2021-03-16
US20200075500A1 (en) 2020-03-05
US10756022B2 (en) 2020-08-25
US10461038B1 (en) 2019-10-29
KR102555785B1 (ko) 2023-07-14

Similar Documents

Publication Publication Date Title
KR100599218B1 (ko) 반도체장치
TW201926473A (zh) 用於先進積體電路結構製造的連續閘極與鰭間隔件
US11069647B2 (en) Semiconductor wafer, bonding structure and wafer bonding method
US10396027B2 (en) Electrical fuse and/or resistor structures
US20090085168A1 (en) Semiconductor device and method for manufacturing same
US20150076694A1 (en) Interposer structure and manufacturing method thereof
CN112514063B (zh) 半导体晶片的对准标记方法以及具有对准标记部分的半导体封装
CN100411151C (zh) 闪存器件的制造方法
US20080061354A1 (en) Semiconductor device with split gate memory cell and fabrication method thereof
CN105742288A (zh) 与闪速存储器集成的梳形电容器
US20100059825A1 (en) Integrated circuit and a method of making an integrated circuit to provide a gate contact over a diffusion region
US20060148275A1 (en) Method of forming an alignment mark and manufacturing a semiconductor device using the same
CN113035732B (zh) 三维存储器及三维存储器台阶区域的形成方法
US20050127460A1 (en) Semiconductor device and method of manufacturing the same
US6621117B2 (en) Semiconductor device having memory cell and peripheral circuitry with dummy electrode
CN112885772A (zh) 半导体结构的制备方法
CN103839769A (zh) 形成图案的方法
KR100280516B1 (ko) 반도체 소자의 분리 구조 제조방법 및 반도체 소자 제조방법
JP4398420B2 (ja) 半導体装置の製造方法
CN101110389A (zh) 半导体晶片及其制造方法
US6949795B2 (en) Structure and method of fabricating a transistor having a trench gate
KR101679684B1 (ko) 반도체 소자의 제조방법
JP2004235245A (ja) 半導体装置の製造方法
CN103579087B (zh) 一种三维集成电路结构的制作方法和三维集成电路结构
KR100946023B1 (ko) 반도체 소자의 정렬키 및 이의 형성 방법

Legal Events

Date Code Title Description
PB01 Publication
PB01 Publication
SE01 Entry into force of request for substantive examination
SE01 Entry into force of request for substantive examination
GR01 Patent grant
GR01 Patent grant