CN112510016A - 半导体器件及其制造方法 - Google Patents
半导体器件及其制造方法 Download PDFInfo
- Publication number
- CN112510016A CN112510016A CN202011461207.0A CN202011461207A CN112510016A CN 112510016 A CN112510016 A CN 112510016A CN 202011461207 A CN202011461207 A CN 202011461207A CN 112510016 A CN112510016 A CN 112510016A
- Authority
- CN
- China
- Prior art keywords
- mark
- component
- semiconductor substrate
- pattern
- semiconductor
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Pending
Links
- 239000004065 semiconductor Substances 0.000 title claims abstract description 148
- 238000000034 method Methods 0.000 title claims abstract description 69
- 238000004519 manufacturing process Methods 0.000 title claims abstract description 25
- 239000000758 substrate Substances 0.000 claims abstract description 108
- 230000008569 process Effects 0.000 claims abstract description 37
- 239000000463 material Substances 0.000 claims abstract description 32
- 238000005530 etching Methods 0.000 claims abstract description 9
- 238000005286 illumination Methods 0.000 claims description 23
- 238000000206 photolithography Methods 0.000 claims description 17
- 230000005540 biological transmission Effects 0.000 claims description 13
- 238000001259 photo etching Methods 0.000 claims description 5
- 239000010410 layer Substances 0.000 description 44
- 238000010586 diagram Methods 0.000 description 7
- 239000002184 metal Substances 0.000 description 6
- 229910052751 metal Inorganic materials 0.000 description 6
- 239000003989 dielectric material Substances 0.000 description 4
- 238000005259 measurement Methods 0.000 description 3
- 229910052581 Si3N4 Inorganic materials 0.000 description 2
- VYPSYNLAJGMNEJ-UHFFFAOYSA-N Silicium dioxide Chemical compound O=[Si]=O VYPSYNLAJGMNEJ-UHFFFAOYSA-N 0.000 description 2
- XUIMIQQOPSSXEZ-UHFFFAOYSA-N Silicon Chemical compound [Si] XUIMIQQOPSSXEZ-UHFFFAOYSA-N 0.000 description 2
- 229910000577 Silicon-germanium Inorganic materials 0.000 description 2
- 239000012212 insulator Substances 0.000 description 2
- 230000010354 integration Effects 0.000 description 2
- 230000001678 irradiating effect Effects 0.000 description 2
- 238000002360 preparation method Methods 0.000 description 2
- 229910052710 silicon Inorganic materials 0.000 description 2
- 239000010703 silicon Substances 0.000 description 2
- HQVNEWCFYHHQES-UHFFFAOYSA-N silicon nitride Chemical compound N12[Si]34N5[Si]62N3[Si]51N64 HQVNEWCFYHHQES-UHFFFAOYSA-N 0.000 description 2
- 229910052814 silicon oxide Inorganic materials 0.000 description 2
- 235000012431 wafers Nutrition 0.000 description 2
- 229910001218 Gallium arsenide Inorganic materials 0.000 description 1
- 229910000673 Indium arsenide Inorganic materials 0.000 description 1
- 229910003811 SiGeC Inorganic materials 0.000 description 1
- 230000009286 beneficial effect Effects 0.000 description 1
- 150000001875 compounds Chemical class 0.000 description 1
- 239000004020 conductor Substances 0.000 description 1
- 238000000151 deposition Methods 0.000 description 1
- 238000005137 deposition process Methods 0.000 description 1
- 238000005516 engineering process Methods 0.000 description 1
- 230000002349 favourable effect Effects 0.000 description 1
- 230000006870 function Effects 0.000 description 1
- RPQDHPTXJYYUPQ-UHFFFAOYSA-N indium arsenide Chemical compound [In]#[As] RPQDHPTXJYYUPQ-UHFFFAOYSA-N 0.000 description 1
- 238000002372 labelling Methods 0.000 description 1
- 238000001459 lithography Methods 0.000 description 1
- 230000000873 masking effect Effects 0.000 description 1
- 239000007769 metal material Substances 0.000 description 1
- 238000012986 modification Methods 0.000 description 1
- 230000004048 modification Effects 0.000 description 1
- 229910003465 moissanite Inorganic materials 0.000 description 1
- 229920002120 photoresistant polymer Polymers 0.000 description 1
- 230000009467 reduction Effects 0.000 description 1
- 229910010271 silicon carbide Inorganic materials 0.000 description 1
- 239000002356 single layer Substances 0.000 description 1
- 238000002834 transmittance Methods 0.000 description 1
Images
Classifications
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L23/00—Details of semiconductor or other solid state devices
- H01L23/544—Marks applied to semiconductor devices or parts, e.g. registration marks, alignment structures, wafer maps
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
- H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
- H01L21/04—Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer
- H01L21/18—Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer the devices having semiconductor bodies comprising elements of Group IV of the Periodic Table or AIIIBV compounds with or without impurities, e.g. doping materials
- H01L21/30—Treatment of semiconductor bodies using processes or apparatus not provided for in groups H01L21/20 - H01L21/26
- H01L21/302—Treatment of semiconductor bodies using processes or apparatus not provided for in groups H01L21/20 - H01L21/26 to change their surface-physical characteristics or shape, e.g. etching, polishing, cutting
- H01L21/306—Chemical or electrical treatment, e.g. electrolytic etching
- H01L21/308—Chemical or electrical treatment, e.g. electrolytic etching using masks
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L2223/00—Details relating to semiconductor or other solid state devices covered by the group H01L23/00
- H01L2223/544—Marks applied to semiconductor devices or parts
- H01L2223/54426—Marks applied to semiconductor devices or parts for alignment
Landscapes
- Engineering & Computer Science (AREA)
- Physics & Mathematics (AREA)
- Condensed Matter Physics & Semiconductors (AREA)
- General Physics & Mathematics (AREA)
- Computer Hardware Design (AREA)
- Microelectronics & Electronic Packaging (AREA)
- Power Engineering (AREA)
- Manufacturing & Machinery (AREA)
- Exposure Of Semiconductors, Excluding Electron Or Ion Beam Exposure (AREA)
- Exposure And Positioning Against Photoresist Photosensitive Materials (AREA)
Abstract
本发明提供一种半导体器件及其制造方法，其通过在相同工艺中形成伸入半导体基底的元器件和标记时，由于在所述标记开口和所述元器件开口的宽度大小不变时，刻蚀形成的标记开口的最大深度仍小于元器件开口的最小深度，如此在标记开口和元器件开口同时填充材料一形成标记和元器件时，针对深度较小的标记开口而言其填充性能佳，可进一步保障所形成的标记的形貌。
Description
技术领域
本发明涉及半导体技术领域，特别涉及一种半导体器件及其制造方法。
背景技术
在半导体器件制造过程中，几乎每一步光刻工艺都涉及对位、对准或量测的过程。所谓对位或对准过程，是指通过光刻设备上的机器识别或人眼识别衬底表面特殊的对位标记，从而使后道工艺和前道工艺具有位置上的重叠。所谓量测过程是指通过机器识别标记，之后计算标记之间的位置等信息。因此，在半导体器件的制造过程中，通常会在晶圆上制备标记以进行对准或量测。
而在现有的半导体器件的制造过程中，通常会在同一工艺中形成伸入半导体器件的标记和元器件。例如在三维集成工艺中，通常在键合的两个晶圆其中一个中在同一刻蚀工艺中刻蚀形成金属插塞开口和标记开口，之后在同一沉积工艺中在插塞开口内形成插塞和在标记开口内形成标记。
其中，标记用于在三维集成工艺中的后续制程中进行对准。但是通常标记的尺寸与元器件的尺寸不匹配。具体的，通常标记的横截面的尺寸小于元器件的横截面的尺寸。如此，在基于同一光刻工艺刻蚀以形成标记开口和元器件开口时，标记开口的深宽比将大于元器件开口的深宽比，如此，则在标记开口和元器件开口同时填充材料以形成标记和元器件时，较深的标记开口会导致出现填充不均等问题，从而导致标记形貌欠佳以及标记的对准以及量测精度降低的问题。
发明内容
本发明的目的在于提供一种半导体器件及其制造方法，以解决现有标记形貌欠佳的问题。
为解决上述问题，本发明提供一种半导体器件，所述半导体器件包括至少一个半导体基底，至少一个所述半导体基底具有器件区和标记区；
其中，所述器件区中的至少一元器件和所述标记区中的至少一标记均基于同一光罩在同一工艺中形成，以使所述元器件和所述标记均伸入至所述半导体基底中，并且所述标记伸入所述半导体基底的最大深度小于所述元器件伸入所述半导体基底的最小深度。
可选的，所述元器件伸入所述半导体基底的最小深度为所述标记伸入所述半导体基底的最大深度的N倍，其中，所述N为正整数。
可选的，所述半导体器件包括至少两个依次对准键合设置的半导体基底，每个所述半导体基底中均设有所述标记和所述元器件，至少两个所述半导体基底中的所述标记在所述半导体基底上的投影至少部分重叠。
可选的，所述标记的形状为圆形、方形、三角形、十字形或包括多个由间隙分开的平行线。
为解决上述问题，本发明还提供一种半导体器件的制备方法，所述方法包括：
制备至少一个半导体基底，其中，至少一个所述半导体基底具有标记区和器件区；
在所述器件区形成至少一个元器件，同时在所述标记区形成至少一个标记，并使所述标记和所述元器件均伸入所述半导体基底，以及使所述标记伸入所述半导体基底的最大深度大于所述元器件伸入所述半导体基底的最小深度。
可选的，形成所述标记和所述元器件的方法包括：
在所述半导体基底上形成掩膜材料层；
提供并对准具有至少一个标记图形和至少一个元器件图形的掩模版，对所述掩膜材料层执行光刻工艺，以将所述掩模版上的所述标记图形和所述元器件图形复制至所述掩膜材料层，以形成图案化的掩膜层；
以所述掩膜层为掩膜刻蚀所述半导体基底，以在所述半导体基底的所述标记区中形成至少一个标记开口，并在所述器件区形成至少一个元器件开口，所述标记开口的最大深度小于所述元器件开口的最小深度；
在所述标记开口和所述元器件开口内同时形成所述标记和所述元器件。
可选的，所述元器件开口的最小深度为所述标记开口的最大深度的N倍，其中N为正整数。
可选的，在执行所述光刻工艺时，照射到所述标记图形的光的透过量小于照射到所述元器件图形的光的透过量。
可选的，照射到所述元器件图形的光的透过量是照射到所述标记图形的光的透过量的N倍，所述N为正整数。
可选的，在执行所述光刻工艺时，所述标记图形对应的光照能量小于所述元器件图形对应的光照能量，且所述标记图形对应的焦距小于所述元件器图形对应的焦距。
可选的，所述元器件图形对应的光照能量是所述标记图形对应的光照能量的N倍，及所述元器件图形对应的焦距是所述标记图形对应的焦距的N倍，其中，所述N为正整数。
可选的，所述掩模版具有多个标记图形和多个元器件图形，并且所述多个标记图形的排布密度小于所述多个元器件图形的排布密度。
可选的，所述多个元件器图形的排布密度是所述多个标记图形的排布密度的N倍，其中，所述N为正整数。
可选的，所述掩模版具有半透半反区和非半透半反区，在执行所述光刻工艺时，所述半透半反区与所述半导体基底的所述标记区对准，以及所述非半透半反区与所述半导体基底的所述元器件区对准。
可选的，所述半导体基底至少为两个，至少两个所述半导体基底对准键合设置。
本发明提供的一种半导体器件，该半导体器件包括至少一个半导体基底，至少一个半导体基底具有标记区和器件区，通过对器件区中的元器件在半导体基底中的伸入尺寸和标记区中的标记在半导体基底中的伸入尺寸分别进行设计和限定，从而在利用同一光罩同时制备所述元器件和所述标记时，即可以在保证元器件其规格尺寸的同时，避免出现由于标记的设定深度和元器件的设定深度相同而导致所形成的标记其形貌不佳的问题。即，本发明提供的半导体器件中，由于标记区中的标记在半导体基底中的设定深度小于器件区中的元器件在半导体基底中的设定深度，从而在利用同一光罩在同一工艺中制备深度较小的标记时，可以避免出现由于填充不良等原因而导致的形貌不佳的问题，提高所形成的标记的形貌精度。
具体而言，通过在相同工艺中形成伸入半导体基底的元器件和标记时，由于在所述标记开口和所述元器件开口的宽度大小不变时，刻蚀形成的标记开口的最大深度仍小于元器件开口的最小深度，则有利于降低标记开口的深宽比，如此，在标记开口和元器件开口同时填充材料形成标记和元器件时，针对深度较小的标记开口而言其填充性能佳，可进一步保障所形成的标记的形貌，此时即相应的使元器件伸入半导体基底的最小深度大于标记伸入半导体基底的最大深度。
附图说明
图1是本发明一实施例的半导体器件的结构示意图。
图2是本发明一实施例的半导体器件的另一结构示意图。
图3是本发明一实施例中的半导体器件的制造流程示意图。
图4～图6是本发明一实施例中的半导体器件的制造过程结构示意图。
其中，附图标记如下：
1-半导体基底； 11-衬底；
12-介质层； 120-介质材料层；
2-元器件；
3-标记；
4-掩膜层；
1a-标记开口； 1b-元器件开口；
4a-元器件开槽； 4b-标记开槽；
A-标记区； A’-半透半反区；
B-器件区； B’-非半透半反区；
C1-标记图形； C2-元器件图形；
C-掩模版。
具体实施方式
以下结合附图和具体实施例对本发明提出的一种半导体器件及其制造方法作进一步详细说明。根据下面说明，本发明的优点和特征将更清楚。需说明的是，附图均采用非常简化的形式且均使用非精准的比例，仅用以方便、明晰地辅助说明本发明实施例的目的。此外，附图所展示的结构往往是实际结构的一部分。特别的，各附图需要展示的侧重点不同，有时会采用不同的比例。
图1是本发明一实施例的半导体器件的结构示意图。如图1所示，本实施例提供一种半导体器件，所述半导体器件包括至少一个半导体基底1，至少一个所述半导体基底1具有器件区B和标记区A。其中，所述器件区B中的至少一元器件2和所述标记区A中的至少一标记3均基于同一光罩在同一工艺中形成，以使所述元器件2和所述标记3均伸入至所述半导体基底1中，并且所述标记3伸入所述半导体基底1的最大深度小于所述元器件2伸入所述半导体基底1的最小深度。
本实施例的所述半导体器件通过对器件区B中的元器件2在半导体基底1中的伸入尺寸和标记区A中的标记3在半导体基底1中的伸入尺寸分别进行设计和限定，从而在利用同一光罩同时制备所述元器件2和所述标记3时，即可以在保证元器件2其规格尺寸的同时，避免出现由于标记3的设定深度和元器件2的设定深度相同而导致所形成的标记3其形貌不佳的问题。即，本发明提供的半导体器件中，由于标记区A中的标记3在半导体基底1中的设定深度小于器件区B中的元器件2在半导体基底1中的设定深度，从而利用同一光罩在同一工艺中制备深度较小的标记3时，可以有效提高所形成的标记3的形貌精度。
具体而言，通过在相同工艺中形成伸入半导体基底1的元器件2和标记3时，由于在所述标记开口和所述元器件开口的宽度大小不变时，刻蚀形成的标记开口的最大深度仍小于元器件开口的最小深度，有利于降低标记开口的深宽比，如此，在标记开口和元器件开口同时填充材料以形成标记3和元器件2时，针对深度较小的标记开口而言其填充性能佳，可进一步保障所形成的标记3的形貌，此时即相应的使元器件2伸入半导体基底1的最小深度大于标记3伸入半导体基底1的最大深度。
继续参图1所示，在本实施例中，所述元器件2的宽度大于所述标记3的宽度。在本实施例中，所述半导体基底1包括衬底11以及形成在所述衬底11上的介质层12，以及，基于同一光罩在同一工艺中在所述器件区B形成至少一个元器件2，并在所述标记区A形成至少一个标记3，所述标记3和所述元器件2贯穿所述介质层12并伸入所述衬底11中。在本实施例中，所述元器件2可以为设置在所述元器件区B内的晶体管、存储器、电阻等用于实现各种电性功能的电性器件，所述元器件2还可以例如为金属插塞等用于实现金属互连的连接件。所述标记3可以为对准标记或量测标记，以在所述半导体器件的制备或使用过程中进行对准或量测。所述元器件2和所述标记3的结构和类型在此不做具体限定，以实际情况为准。
此外，在本实施例中，所述衬底11可以包括半导体材料、导体材料或者它们的任意组合，可以为单层结构，也可以包括多层结构。因此，衬底11可以是诸如Si、SiGe、SiGeC、SiC、GaAs、InAs、InP和其它的III/V或II/VI化合物半导体的半导体材料。也可以包括诸如，例如Si/SiGe、Si/SiC、绝缘体上硅(SOI)或绝缘体上硅锗的层状衬底11。所述介质层12的材料为氧化硅、氮化硅、氮氧化硅或者它们的堆叠结构。以及，在本实施例中，所述标记3和所述元器件2的材料可以为金属、氧化硅或氮化硅等，具体在此不做限定。
其他的实施例中，所述标记3和所述元器件2还可以仅伸入所述介质层12中，并不伸入所述衬底11内。在可选的实施例中，所述半导体器件的结构还可以包括金属层，其中所述金属层可以形成在所述介质层12上，所述半导体器件的结构不做具体限定。在本实施例中，所述半导体基底1的结构、所述标记3和所述元器件2的结构以及位置在此不做具体限定，以实际情况为准。
进一步的，继续参图1所示，在本实施例中，所述元器件2伸入所述半导体基底1的最小深度为所述标记3伸入所述半导体基底1的最大深度的N倍，其中，所述N为正整数。由于所述元器件2伸入所述半导体基底1的最小深度与所述标记3伸入所述半导体基底1的最大深度呈正整数倍数关系，如此则在制备所述元器件2和所述标记3的过程中，相较于非正整数倍数关系的设计，能够提升所述元器件2和所述标记3的精度，如此则有利于所述半导体器件的制备，以及所述半导体器件性能的提升。可选的，所述N小于等于3。
图2是本发明一实施例的半导体器件的另一结构示意图。如图2所示，在本实施例中，所述半导体器件包括至少两个依次对准键合设置的半导体基底1，其中，每个所述半导体基底1中均设有所述标记3和所述元器件2，至少两个所述半导体基底1中的所述标记3在所述半导体基底1上的投影至少部分重叠。继续参图2所示，在本实施例中，相互键合的所述半导体基底1的结构相同，在其他实施例中，所述半导体基底1的结构还可以部分相同或均不相同。具体的以实际情况为准，在此不做具体限制。
进一步的，在本实施例中，所述标记3的形状为圆形、方形、三角形、十字形或包括多个由间隙分开的平行线。
图3是本发明一实施例中的半导体器件的制造流程示意图；图4～图6是本发明一实施例中的半导体器件的制造过程结构示意图。下面结合附图3～图6来说明本实施例的所述半导体器件的制备方法。
在步骤S10中，如图4所示，在本实施例中，制备至少一个半导体基底1，其中，至少一个所述半导体基底1具有标记区A和器件区B。
进一步的，继续参图4所示，在本实施例中，所述半导体基底1包括衬底11以及形成在所述衬底11上的介质材料层120。其中，所述半导体基底1的结构不做具体限定，以实际情况为准。
在步骤S20中，参图4并结合图5和图6所示，在所述器件区B形成至少一个元器件2，同时在所述标记区A形成至少一个标记3，并使所述标记3和所述元器件2均伸入所述半导体基底1，以及使所述标记3伸入所述半导体基底1的最大深度小于所述元器件2伸入所述半导体基底1的最小深度。
其中，在本实施例中，形成所述标记3和所述元器件2的方法包括如下步骤一到步骤四。
在步骤一中，继续参图4所示，在所述半导体基底1上形成掩膜材料层。其中，所述掩膜材料层的材料可以为光阻。
在步骤二中，继续参图4所示，提供具有至少一个标记图形C1和至少一个元器件图形C2的掩模版C，对所述掩膜材料层执行光刻工艺，以将所述掩模版C上的所述标记图形C1和所述元器件图形C2复制至所述掩膜材料层，以形成图案化的掩膜层4。其中，所述图案化的掩膜层4对应于所述标记区A形成有至少一个标记开槽4a，对应于所述元器件区B形成有至少一个元器件开槽4b。
在步骤三中，参图4并结合图5和图6所示，以所述掩膜层4为掩膜刻蚀所述半导体基底1，以在所述半导体基底1的所述标记区A中形成至少一个标记开口1a，并在所述器件区B形成至少一个元器件开口1b，其中，所述标记开口1a的最大深度小于所述元器件开口1b的最小深度，以及，所述元器件开口1b的宽度大于所述标记开口1a的宽度。
在本实施例中，由于在基于刻蚀形成的所述标记开口1a和所述元器件开口1b的宽度不变的情况下，所述标记开口1a的最大深度小于元器件开口1b的最小深度，有利于降低深度较小的标记开口1a的深宽比，并在标记开口1a和元器件开口1b同时填充材料以形成标记3和元器件2时，针对深度较小的标记开口1a而言其填充性能佳，可进一步保障所形成的标记3的形貌，此时即相应的使元器件2伸入半导体基底1的最小深度大于标记3伸入半导体基底1的最大深度。
此外，继续参图4并结合图5所示，在本实施例中，以所述掩膜层4为掩膜刻蚀所述半导体基底1时，依次刻蚀所述介质材料层120和所述衬底11以形成所述介质层12，并形成贯穿所述介质层12且朝向所述衬底11延伸的所述标记开口1a和所述元器件开口1b。
在本步骤中，所述元器件开口1b的最小深度为所述标记开口1a的最大深度的N倍，其中N为正整数。可选的，在本实施例中，所述N小于等于3。
此外，继续参图4所示，在本实施例中，为使刻蚀之后形成的所述标记开口1a的深度小于所述元器件开口1b的深度，则可通过使所述标记开槽4a的深度小于所述元器件开槽4b的深度来实现。具体的，若所述标记开槽4a的深度小于所述元器件开槽4b的深度，则位于所述标记开槽4a下方的所述掩膜层4没有全部被去除。如此一来，后续刻蚀所述半导体基底1时，在相同刻蚀条件下，位于所述标记开槽4a下方的掩膜层4首先被刻蚀。以使最终形成的所述标记开口1a的深度小于所述元器件开口1b的深度。此外，为保证后续形成的标记3能够正常被读取，则所述标记3的伸入所述半导体基底1的深度需位于预定尺寸阈值范围内，所述预设阈值范围根据不同产品设计而定，在此不做具体限定。
进一步的，在本实施例中，可以通过如下方法使所述标记开槽4a的深度小于所述元器件开槽4b的深度。
方法一：在执行所述光刻工艺时，照射到所述标记图形C1的光的透过量小于照射到所述元器件图形C2的光的透过量。由于光的透过量较小时，相应的透过的光照能量就较低。则在基于同一光刻工艺对所述掩膜材料层执行光刻时，使得照射在位于所述标记区A的所述掩膜材料层上的光照能量小于位于所述器件区B的所述掩膜材料层上的光照能量。由于较小的光照能量照射在所述掩膜材料层上时，能够形成较浅的开槽。如此，形成的所述标记开槽4a的深度小于所述元器件开槽4b的深度。
在本实施例中，照射到所述元器件图形C2的光的透过量是照射到所述标记图形C2的光的透过量的N倍，所述N为正整数。可选的，在本实施例中，所述N小于等于3。
方法二：在执行所述光刻工艺时，所述标记图形C1对应的光照能量小于于所述元器件图形C2对应的光照能量，且所述标记图形C1对应的焦距小于所述元器件图形C2对应的焦距。则在基于同一光刻工艺对所述掩膜材料层执行光刻时，通过上述方法二，能够使得照射在位于所述标记区A的所述掩膜材料层上的光照能量小于位于所述器件区B的所述掩膜材料层上的光照能量。如此，形成的所述标记开槽4a的深度小于所述元器件开槽4b的深度。
可选的，所述元器件图形C2对应的光照能量是所述标记图形C1对应的光照能量的N倍，及所述元器件图形C2对应的焦距是所述标记图形C1对应的焦距的N倍，其中，N小于等于3。
方法三：所述掩模版具有多个标记图形C1和多个元器件图形C2，并且所述多个标记图形C1的排布密度小于所述多个元器件图形C2图形的排布密度。由于位于掩模版C上的图形排布密度较小时透过多个图形区域的光照能量会较小。则在基于同一光刻工艺对所述掩膜材料层执行光刻时，通过上述方法三，能够使得照射在位于所述标记区A的所述掩膜材料层上的光照能量小于位于所述器件区B的所述掩膜材料层上的光照能量。如此，形成的所述标记开槽4a的深度小于所述元器件开槽4b的深度。
进一步的，所述多个元器件图形C2的排布密度是所述多个标记图形C1的排布密度的N倍，其中，N小于等于3。
方法四：所述掩模版C具有半透半反区A’和非半透半反区B’，在执行所述光刻工艺时，所述半透半反区A’与所述半导体基底1的所述标记区A对准，以及所述非半透半反区A’与所述半导体基底1的所述元器件区B对准。在本实施例中，通过将与所述标记区A对准的所述掩模版C的区域设置为半透半反结构，如此以减小透过位于所述半透半反区A’的所述掩模版C的光的透过量。由于透过掩模版C的光的透过量较小时，相应的透过掩模版C的光的光照能量会较小。则在基于同一光刻工艺对所述掩膜材料层执行光刻时，通过上述方法二，能够使得照射在位于所述标记区A的所述掩膜材料层上的光照能量小于位于所述器件区B的所述掩膜材料层上的光照能量。如此，形成的所述标记开槽4a的深度小于所述元器件开槽4b的深度。
在本实施例中，使所述标记开槽4a的深度小于所述元器件开槽4b的深度的四个方法可以分别使用，也可以组合使用，具体的，以实际情况为准，在此不做具体限定。当然，还可以通过其余方法使所述标记开槽4a的深度小于所述元器件开槽4b的深度，在此不做具体限定。
在步骤四中，如图6所示，在所述标记开口1a和所述元器件开口1b内同时形成所述标记3和所述元器件2。具体可包括：在所述标记开口1a和所述元器件开口1b内沉积介质材料或金属材料，以在所述标记开口1a和所述元器件开口1b内形成所述标记3和所述元器件2。
进一步的，在本实施例中，所述半导体基底1至少为两个，至少两个所述半导体基底1对准键合设置。
上述描述仅是对本发明较佳实施例的描述，并非对本发明范围的任何限定，本发明领域的普通技术人员根据上述揭示内容做的任何变更、修饰，均属于权利要求书的保护范围。
Claims (15)
1.一种半导体器件，其特征在于，所述半导体器件包括至少一个半导体基底，至少一个所述半导体基底具有器件区和标记区；
其中，所述器件区中的至少一元器件和所述标记区中的至少一标记均基于同一光罩在同一工艺中形成，以使所述元器件和所述标记均伸入至所述半导体基底中，并且所述标记伸入所述半导体基底的最大深度小于所述元器件伸入所述半导体基底的最小深度。
2.如权利要求1所述的半导体器件，其特征在于，所述元器件伸入所述半导体基底的最小深度为所述标记伸入所述半导体基底的最大深度的N倍，其中，所述N为正整数。
3.如权利要求1所述的半导体器件，其特征在于，所述半导体器件包括至少两个依次对准键合设置的半导体基底，每个所述半导体基底中均设有所述标记和所述元器件，至少两个所述半导体基底中的所述标记在所述半导体基底上的投影至少部分重叠。
4.如权利要求1所述的半导体器件，其特征在于，所述标记的形状为圆形、方形、三角形、十字形或包括多个由间隙分开的平行线。
5.一种半导体器件的制备方法，其特征在于，所述方法包括：
制备至少一个半导体基底，其中，至少一个所述半导体基底具有标记区和器件区；
在所述器件区形成至少一个元器件，同时在所述标记区形成至少一个标记，并使所述标记和所述元器件均伸入所述半导体基底，以及使所述标记伸入所述半导体基底的最大深度大于所述元器件伸入所述半导体基底的最小深度。
6.如权利要求5所述的半导体器件的制备方法，其特征在于，形成所述标记和所述元器件的方法包括：
在所述半导体基底上形成掩膜材料层；
提供并对准具有至少一个标记图形和至少一个元器件图形的掩模版，对所述掩膜材料层执行光刻工艺，以将所述掩模版上的所述标记图形和所述元器件图形复制至所述掩膜材料层，以形成图案化的掩膜层；
以所述掩膜层为掩膜刻蚀所述半导体基底，以在所述半导体基底的所述标记区中形成至少一个标记开口，并在所述器件区形成至少一个元器件开口，所述标记开口的最大深度小于所述元器件开口的最小深度；
在所述标记开口和所述元器件开口内同时形成所述标记和所述元器件。
7.如权利要求6所述的半导体器件的制备方法，其特征在于，所述元器件开口的最小深度为所述标记开口的最大深度的N倍，其中N为正整数。
8.如权利要求6所述的半导体器件的制备方法，其特征在于，在执行所述光刻工艺时，照射到所述标记图形的光的透过量小于照射到所述元器件图形的光的透过量。
9.如权利要求8述的半导体器件的制备方法，其特征在于，照射到所述元器件图形的光的透过量是照射到所述标记图形的光的透过量的N倍，所述N为正整数。
10.如权利要求6述的半导体器件的制备方法，其特征在于，在执行所述光刻工艺时，所述标记图形对应的光照能量小于所述元器件图形对应的光照能量，且所述标记图形对应的焦距小于所述元件器图形对应的焦距。
11.如权利要求10述的半导体器件的制备方法，其特征在于，所述元器件图形对应的光照能量是所述标记图形对应的光照能量的N倍，及所述元器件图形对应的焦距是所述标记图形对应的焦距的N倍，其中，所述N为正整数。
12.如权利要求6所述的半导体器件的制备方法，其特征在于，所述掩模版具有多个标记图形和多个元器件图形，并且所述多个标记图形的排布密度小于所述多个元器件图形的排布密度。
13.如权利要求12所述的半导体器件的制备方法，其特征在于，所述多个元件器图形的排布密度是所述多个标记图形的排布密度的N倍，其中，所述N为正整数。
14.如权利要求6所述的半导体器件的制备方法，其特征在于，所述掩模版具有半透半反区和非半透半反区，在执行所述光刻工艺时，所述半透半反区与所述半导体基底的所述标记区对准，以及所述非半透半反区与所述半导体基底的所述元器件区对准。
15.如权利要求6所述的半导体器件的制备方法，其特征在于，所述半导体基底至少为两个，至少两个所述半导体基底对准键合设置。
Priority Applications (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| CN202011461207.0A CN112510016A (zh) | 2020-12-08 | 2020-12-08 | 半导体器件及其制造方法 |
Applications Claiming Priority (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| CN202011461207.0A CN112510016A (zh) | 2020-12-08 | 2020-12-08 | 半导体器件及其制造方法 |
Publications (1)
| Publication Number | Publication Date |
|---|---|
| CN112510016A true CN112510016A (zh) | 2021-03-16 |
Family
ID=74972367
Family Applications (1)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| CN202011461207.0A Pending CN112510016A (zh) | 2020-12-08 | 2020-12-08 | 半导体器件及其制造方法 |
Country Status (1)
| Country | Link |
|---|---|
| CN (1) | CN112510016A (zh) |
Citations (14)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| CN1209650A (zh) * | 1997-08-25 | 1999-03-03 | 三菱电机株式会社 | 半导体装置及其制造方法 |
| US6667222B1 (en) * | 2002-01-03 | 2003-12-23 | Taiwan Semiconductor Manufacturing Company | Method to combine zero-etch and STI-etch processes into one process |
| US20040110070A1 (en) * | 2002-12-10 | 2004-06-10 | Yu-Lin Yen | Mask with extended mask clear-out window and method of dummy exposure using the same |
| US6767800B1 (en) * | 2003-03-19 | 2004-07-27 | Nanya Technology Corporation | Process for integrating alignment mark and trench device |
| JP2005019898A (ja) * | 2003-06-27 | 2005-01-20 | Denso Corp | 半導体基板およびその製造方法 |
| US20050282396A1 (en) * | 2004-06-18 | 2005-12-22 | Taiwan Semiconductor Manufacturing Co., Ltd. | Micro-etching method to replicate alignment marks for semiconductor wafer photolithography |
| JP2006114772A (ja) * | 2004-10-15 | 2006-04-27 | Renesas Technology Corp | 半導体装置およびその製造方法 |
| CN101452912A (zh) * | 2007-12-06 | 2009-06-10 | 台湾积体电路制造股份有限公司 | 在背面表面形成对准标记的装置与方法 |
| US20130020721A1 (en) * | 2011-07-21 | 2013-01-24 | Elpida Memory, Inc. | Semiconductor device and method for manufacturing the same |
| CN103035511A (zh) * | 2011-10-09 | 2013-04-10 | 上海华虹Nec电子有限公司 | 制作无阻挡层的高压器件的零层光刻标记的方法 |
| CN104658889A (zh) * | 2015-02-10 | 2015-05-27 | 上海华虹宏力半导体制造有限公司 | 两次沟槽型超级结器件的对准标记制造方法 |
| US20160067910A1 (en) * | 2014-09-08 | 2016-03-10 | Kabushiki Kaisha Toshiba | Template, template manufacturing method, and imprinting method |
| CN107037699A (zh) * | 2016-02-03 | 2017-08-11 | 中芯国际集成电路制造(上海)有限公司 | 标记结构的形成方法 |
| CN108375871A (zh) * | 2018-02-06 | 2018-08-07 | 武汉新芯集成电路制造有限公司 | 一种掩膜板、制作方法及对准的方法 |
-
2020
- 2020-12-08 CN CN202011461207.0A patent/CN112510016A/zh active Pending
Patent Citations (14)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| CN1209650A (zh) * | 1997-08-25 | 1999-03-03 | 三菱电机株式会社 | 半导体装置及其制造方法 |
| US6667222B1 (en) * | 2002-01-03 | 2003-12-23 | Taiwan Semiconductor Manufacturing Company | Method to combine zero-etch and STI-etch processes into one process |
| US20040110070A1 (en) * | 2002-12-10 | 2004-06-10 | Yu-Lin Yen | Mask with extended mask clear-out window and method of dummy exposure using the same |
| US6767800B1 (en) * | 2003-03-19 | 2004-07-27 | Nanya Technology Corporation | Process for integrating alignment mark and trench device |
| JP2005019898A (ja) * | 2003-06-27 | 2005-01-20 | Denso Corp | 半導体基板およびその製造方法 |
| US20050282396A1 (en) * | 2004-06-18 | 2005-12-22 | Taiwan Semiconductor Manufacturing Co., Ltd. | Micro-etching method to replicate alignment marks for semiconductor wafer photolithography |
| JP2006114772A (ja) * | 2004-10-15 | 2006-04-27 | Renesas Technology Corp | 半導体装置およびその製造方法 |
| CN101452912A (zh) * | 2007-12-06 | 2009-06-10 | 台湾积体电路制造股份有限公司 | 在背面表面形成对准标记的装置与方法 |
| US20130020721A1 (en) * | 2011-07-21 | 2013-01-24 | Elpida Memory, Inc. | Semiconductor device and method for manufacturing the same |
| CN103035511A (zh) * | 2011-10-09 | 2013-04-10 | 上海华虹Nec电子有限公司 | 制作无阻挡层的高压器件的零层光刻标记的方法 |
| US20160067910A1 (en) * | 2014-09-08 | 2016-03-10 | Kabushiki Kaisha Toshiba | Template, template manufacturing method, and imprinting method |
| CN104658889A (zh) * | 2015-02-10 | 2015-05-27 | 上海华虹宏力半导体制造有限公司 | 两次沟槽型超级结器件的对准标记制造方法 |
| CN107037699A (zh) * | 2016-02-03 | 2017-08-11 | 中芯国际集成电路制造(上海)有限公司 | 标记结构的形成方法 |
| CN108375871A (zh) * | 2018-02-06 | 2018-08-07 | 武汉新芯集成电路制造有限公司 | 一种掩膜板、制作方法及对准的方法 |
Similar Documents
| Publication | Publication Date | Title |
|---|---|---|
| US6815308B2 (en) | Use of a dual-tone resist to form photomasks including alignment mark protection, intermediate semiconductor device structures and bulk semiconductor device substrates | |
| US9190261B2 (en) | Layer alignment in FinFET fabrication | |
| KR100787941B1 (ko) | 중첩 마크를 갖는 포토 마스크 및 반도체 장치의 제조 방법 | |
| CN109767978B (zh) | 图案化目标层的制备方法 | |
| CN113555345B (zh) | 半导体标记及其形成方法 | |
| TW201843709A (zh) | 使用極紫外線光微影技術形成積體電路結構之方法及相關積體電路結構 | |
| CN113707540B (zh) | 晶圆对准曝光方法及半导体器件 | |
| KR102555785B1 (ko) | 반도체 웨이퍼의 정렬 마킹 방법 및 정렬 마킹 부분을 갖는 반도체 패키지 | |
| JP2003257828A (ja) | 半導体装置の製造方法 | |
| CN113035732B (zh) | 三维存储器及三维存储器台阶区域的形成方法 | |
| CN112510016A (zh) | 半导体器件及其制造方法 | |
| CN105182681B (zh) | 一种掩模板及在同一硅片上加工多种深度结构的方法 | |
| TW569320B (en) | Method for defining a dummy pattern around alignment mark on a wafer | |
| JPH0795543B2 (ja) | エツチング方法 | |
| US20080076047A1 (en) | Method of forming image contour for predicting semiconductor device pattern | |
| KR20040059404A (ko) | 반도체 소자의 키 정렬 방법 | |
| JP2002507840A (ja) | 二重フィールド酸化プロセスにおけるステッパー・アライメントマークの形成 | |
| JP4794377B2 (ja) | 半導体装置の製造方法 | |
| US8692296B2 (en) | Semiconductor devices and manufacturing methods thereof | |
| CN113130303B (zh) | 掩膜版及三重图形化的方法 | |
| KR20090069091A (ko) | 오버레이 버니어 형성 방법 | |
| KR100685597B1 (ko) | 반도체소자의 측정마크 및 그 형성방법 | |
| KR100919581B1 (ko) | 오버레이 버니어를 포함하는 반도체 소자 | |
| KR20070064161A (ko) | 반도체 소자의 오버레이 키 패턴 형성 방법 | |
| TW518708B (en) | Method for simultaneously forming alignment marks and shallow trenches |
Legal Events
| Date | Code | Title | Description |
|---|---|---|---|
| PB01 | Publication | ||
| PB01 | Publication | ||
| SE01 | Entry into force of request for substantive examination | ||
| SE01 | Entry into force of request for substantive examination | ||
| CB02 | Change of applicant information |
Country or region after: China Address after: 430205 No.18, Gaoxin 4th Road, Donghu Development Zone, Wuhan City, Hubei Province Applicant after: Wuhan Xinxin Integrated Circuit Co.,Ltd. Address before: 430205 No.18, Gaoxin 4th Road, Donghu Development Zone, Wuhan City, Hubei Province Applicant before: Wuhan Xinxin Semiconductor Manufacturing Co.,Ltd. Country or region before: China |
|
| CB02 | Change of applicant information |