CN112506087A - Fpga加速***和方法、电子设备以及计算机可读存储介质 - Google Patents
Fpga加速***和方法、电子设备以及计算机可读存储介质 Download PDFInfo
- Publication number
- CN112506087A CN112506087A CN201910871159.3A CN201910871159A CN112506087A CN 112506087 A CN112506087 A CN 112506087A CN 201910871159 A CN201910871159 A CN 201910871159A CN 112506087 A CN112506087 A CN 112506087A
- Authority
- CN
- China
- Prior art keywords
- fpga
- scheduling information
- execution module
- execution
- module
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Pending
Links
- 230000001133 acceleration Effects 0.000 title claims abstract description 57
- 238000000034 method Methods 0.000 title claims abstract description 40
- 238000004891 communication Methods 0.000 claims description 18
- 238000004590 computer program Methods 0.000 claims description 4
- 230000008569 process Effects 0.000 description 10
- 238000010586 diagram Methods 0.000 description 8
- 230000006870 function Effects 0.000 description 7
- 238000005516 engineering process Methods 0.000 description 6
- 238000012545 processing Methods 0.000 description 5
- 230000005236 sound signal Effects 0.000 description 4
- 230000008901 benefit Effects 0.000 description 3
- 230000003993 interaction Effects 0.000 description 3
- 230000005012 migration Effects 0.000 description 3
- 238000013508 migration Methods 0.000 description 3
- 230000006835 compression Effects 0.000 description 2
- 238000007906 compression Methods 0.000 description 2
- 230000006837 decompression Effects 0.000 description 2
- 230000007547 defect Effects 0.000 description 2
- 238000001914 filtration Methods 0.000 description 2
- 230000003287 optical effect Effects 0.000 description 2
- 230000009471 action Effects 0.000 description 1
- 230000002776 aggregation Effects 0.000 description 1
- 238000004220 aggregation Methods 0.000 description 1
- 238000011161 development Methods 0.000 description 1
- 230000006872 improvement Effects 0.000 description 1
- 239000004973 liquid crystal related substance Substances 0.000 description 1
- 238000012986 modification Methods 0.000 description 1
- 230000004048 modification Effects 0.000 description 1
- 230000003068 static effect Effects 0.000 description 1
- 238000006467 substitution reaction Methods 0.000 description 1
Images
Classifications
-
- G—PHYSICS
- G05—CONTROLLING; REGULATING
- G05B—CONTROL OR REGULATING SYSTEMS IN GENERAL; FUNCTIONAL ELEMENTS OF SUCH SYSTEMS; MONITORING OR TESTING ARRANGEMENTS FOR SUCH SYSTEMS OR ELEMENTS
- G05B19/00—Programme-control systems
- G05B19/02—Programme-control systems electric
- G05B19/04—Programme control other than numerical control, i.e. in sequence controllers or logic controllers
- G05B19/042—Programme control other than numerical control, i.e. in sequence controllers or logic controllers using digital processors
- G05B19/0423—Input/output
-
- G—PHYSICS
- G05—CONTROLLING; REGULATING
- G05B—CONTROL OR REGULATING SYSTEMS IN GENERAL; FUNCTIONAL ELEMENTS OF SUCH SYSTEMS; MONITORING OR TESTING ARRANGEMENTS FOR SUCH SYSTEMS OR ELEMENTS
- G05B2219/00—Program-control systems
- G05B2219/20—Pc systems
- G05B2219/25—Pc structure of the system
- G05B2219/25257—Microcontroller
Landscapes
- Physics & Mathematics (AREA)
- General Physics & Mathematics (AREA)
- Engineering & Computer Science (AREA)
- Automation & Control Theory (AREA)
- Advance Control (AREA)
Abstract
本发明实施例提供了一种FPGA加速***和方法、电子设备以及计算机可读存储介质。该***中，FPGA内部设置有控制模块和多个用于执行不同操作的执行模块，其中，所述控制模块用于，对接收到的指令进行分析，生成调度信息，其中，所述调度信息中包含执行所述指令所需调度的执行模块和所述执行模块的操作顺序；所述执行模块用于，根据所述控制模块生成的调度信息执行操作。本发明实施例通过对接收到的指令进行分析，来控制和调度FPGA中的各执行模块执行操作，以灵活实现加速。
Description
技术领域
本发明涉及计算机技术领域，尤其涉及一种FPGA加速***和方法、电子设备以及计算机可读存储介质。
背景技术
现场可编程门阵列(Field－Programmable Gate Array；以下简称：FPGA)作为可编程的逻辑器件，由于其能够在制造后根据不同的需要来进行重新编程，从而能够被配置成各种需要的功能。在现有技术中，利用FPGA的这种特性，可以通过各IP内核(即，执行模块)执行复杂的SQL指令，从而实现对数据库的加速。
在使用FPGA进行数据库加速时，可以通过在FPGA中设置不同的IP内核(即，执行模块)，来提供诸如压缩、解压、滤波、投影、哈希等不同功能的加速。
发明人在实现本发明的过程中，发现现有技术至少存在如下问题：现有技术中，针对不同的SQL指令，FPGA需要配置不同的执行模块，以及执行不同的流程，因此，无法灵活地实现各种功能。
发明内容
本发明实施例提供一种FPGA加速***和方法、电子设备以及计算机可读存储介质，以解决现有技术中功能实现不灵活及***性能低的缺陷。
为达到上述目的，本发明实施例提供了一种FPGA加速***，FPGA内部设置有控制模块和多个用于执行不同操作的执行模块，其中，
所述控制模块用于，对接收到的指令进行分析，生成调度信息，其中，所述调度信息中包含执行所述指令所需调度的执行模块和所述执行模块的操作顺序；
所述执行模块用于，根据所述控制模块生成的调度信息执行操作。
本发明实施例还提供了一种FPGA加速方法，所述FPGA内部设置有多个用于执行不同操作的执行模块，所述方法包括：
对接收到的指令进行分析，生成调度信息，其中，所述调度信息中包含执行所述指令所需调度的执行模块和所述执行模块的操作顺序；
根据所述调度信息控制所述执行模块执行操作。
本发明实施例还提供了一种电子设备，用于FPGA加速***，所述FPGA内部设置有多个用于执行不同操作的执行模块，所述电子设备包括：
存储器，用于存储程序；
处理器，用于运行所述存储器中存储的所述程序，以用于：
对接收到的指令进行分析，生成调度信息，其中，所述调度信息中包含执行所述指令所需调度的执行模块和所述执行模块的操作顺序；
根据所述调度信息控制所述执行模块执行操作。
本发明实施例还提供了一种计算机可读存储介质，用于FPGA加速***，所述FPGA内部设置有多个用于执行不同操作的执行模块，在所述计算机可读存储介质上存储有计算机程序，所述计算机程序被处理器执行时实现：
对接收到的指令进行分析，生成调度信息，其中，所述调度信息中包含执行所述指令所需调度的执行模块和所述执行模块的操作顺序；
根据所述调度信息控制所述执行模块执行操作。
本发明实施例提供的FPGA加速***和方法、电子设备以及计算机可读存储介质，通过对接收到的指令进行分析，来控制和调度FPGA中的各执行模块执行操作，以灵活实现加速。
上述说明仅是本发明技术方案的概述，为了能够更清楚了解本发明的技术手段，而可依照说明书的内容予以实施，并且为了让本发明的上述和其它目的、特征和优点能够更明显易懂，以下特举本发明的具体实施方式。
附图说明
通过阅读下文优选实施方式的详细描述，各种其他的优点和益处对于本领域普通技术人员将变得清楚明了。附图仅用于示出优选实施方式的目的，而并不认为是对本申请的限制。而且在整个附图中，用相同的参考符号表示相同的部件。在附图中：
图1为本发明提供的FPGA加速***一个实施例的***框图；
图2为本发明提供的FPGA加速***另一个实施例的***框图；
图3为本发明提供的FPGA加速***一个具体实施例的***框图；
图4为本发明提供的FPGA加速方法一个实施例的流程图；
图5为本发明提供的FPGA加速方法另一个实施例的流程图；
图6为本发明提供的电子设备实施例的结构示意图。
具体实施方式
下面将参照附图更详细地描述本公开的示例性实施例。虽然附图中显示了本公开的示例性实施例，然而应当理解，可以以各种形式实现本公开而不应被这里阐述的实施例所限制。相反，提供这些实施例是为了能够更透彻地理解本公开，并且能够将本公开的范围完整的传达给本领域的技术人员。
在现有技术中，可以通过FPGA中设置的不同执行模块(IP内核)来实施对数据库的加速。但是，针对CPU产生的SQL指令，FPGA需要配置不同的执行模块，以及执行不同的流程，因此，无法灵活地实现各种功能。
针对现有技术的缺陷，本申请提出了一种FPGA加速方案，其主要原理是：在FPGA中设置控制模块，通过控制模块来对CPU生成的指令进行分析，以分析出执行该指令所需要的执行模块以及各执行模块的执行顺序，从而根据分析结果对各执行模块进行控制和调度，以执行指令，实现对数据库的加速。
上述实施例是对本发明实施例的技术原理的说明，下面通过多个实施例来进一步对本发明实施例具体技术方案进行详细描述。
实施例一
图1为本发明提供的FPGA加速***一个实施例的***框图。如图1所示，本发明实施例提供的FPGA加速***中，FPGA内部设置有控制模块11和多个用于执行不同操作的执行模块13。
其中，控制模块11用于对接收到的指令进行分析，生成调度信息，其中，调度信息中包含执行上述指令所需调度的执行模块和这些执行模块的操作顺序；执行模块13用于根据控制模块11生成的调度信息执行操作。
在本发明实施例中，当FPGA用于数据库加速场景时，可以在数据库中的计算节点上设置FPGA，在FPGA内部设置控制模块11，例如，可以在FPGA内部设置微处理器，在微处理器上可以运行负责控制和调度各执行模块的监控(monitor)。当计算节点的CPU产生指令时，控制模块11对该指令进行分析，以生成用于调度FPGA中的执行模块的调度信息。具体地，该调度信息中可以包含执行该指令所需调度的执行模块的信息以及这些执行模块执行各自操作的操作顺序。另外，CPU将该指令所处理的目标数据发送到FPGA的存储模块(如，DDR DRAM)12中进行存储。在控制模块11的控制下，相关的执行模块13从存储模块12中读取数据，并按照调度信息中的操作顺序执行各自的操作。
本发明实施例提供的FPGA加速***，通过在FPGA中设置控制模块，以对接收到的指令进行分析，从而控制和调度FPGA中的各执行模块执行操作，能够灵活地实现数据库加速。
实施例二
图2为本发明提供的FPGA加速***另一个实施例的***框图。如图2所示，在上述图1所示实施例的基础上，存储模块12还可以用于存储执行模块13执行操作所生成的中间数据。
在本发明实施例中，在主机(Host)中，CPU分别与内存(Memory)和存储器(Storage)连接。FPGA的接口通过PCIE总线连接CPU。FPGA中，各个执行模块13在控制模块11的控制下根据调度信息执行操作，在执行过程中所产生的中间数据(即，各执行模块的输入、输出数据)可以存储于设置于FPGA内部的存储模块12中，以降低FPGA于CPU的数据交互，减少CPU的参与，提高***新能。
具体地，在本发明实施例中，每个执行模块13可以在存储模块12上建立对应的内存池(memory pool)，由控制模块11通过链表来管理内存池。可以为存储于存储模块12中的数据设置索引号，各执行模块13则可以通过索引号来调用相关数据，以避免执行模块13之间的数据搬移。
进一步地，控制模块11还可以用于查询预存的多个指令与调度信息的对应关系表，获取与接收到的指令相对应的调度信息。
在本发明实施例中，可以预先存储多个不同指令与不同调度信息的对应关系表，在该对应关系表中，不同的指令对应各执行模块的不同执行顺序。控制模块11在接收到指令后，可以查询该对应关系表，获取与接收到的指令相对应的调度信息。通过对指令进行匹配，来获取相应的执行模块执行顺序。
更进一步地，本发明实施例提供的FPGA加速***还可以包括通信模块。该通信模块设置于FPGA内部，可以用于与主机进行指令和数据的传输。
另外，通信模块可以采用远程过程调用(Remote Procedure Call；以下简称：RPC)协议进行通信，通过跨服务器(计算节点)的通信来实现远端SQL指令的直接处理，以实现计算资源共享。
本发明实施例提供的FPGA加速***，通过对接收到的指令进行分析，来控制和调度FPGA中的各执行模块执行操作，以灵活实现加速；另外，将执行过程中各执行模块所产生的中间数据存储于FPGA内部，减少了CPU的参与，提高了***新能；同时，通过设置具有远程过程调用功能的通信模块，来实现远端指令的处理，从而实现计算资源的共享。
实施例三
图3为本发明提供的FPGA加速***一个具体实施例的***框图。如图3所示，在本发明实施例中，FPGA通过PCIE总线连接主机(Host)。基于FPGA性能的提升和芯片制程的发展，当前的FPGA有能力独立完成复杂SQL指令的处理，因此，可以在FPGA中设置多个IP内核，如，压缩、解压、滤波(filter)、聚合(aggr)、哈希(hash)、排序(sort)、分组(group by)、表结合(join)、投影(proj)等执行模块，并设置一个能够控制和调度各执行模块的微处理器。
当主机产生控制信息时，通过PCIE将控制信息发送至FPGA中的微处理器，微处理器对该控制信息进行分析，以生成用于调度各执行模块的调度信息。具体地，该调度信息中可以包含执行该控制信息所需调度的执行模块的信息以及这些执行模块执行各自操作的操作顺序，使得SQL指令执行最优。
另外，为将主机和FPGA之间的数据交互降到最低，主机可以将各执行模块所输入或输出的数据全部存储于FPGA中的DDR DRAM中。在微处理器的控制下，相关的执行模块从DDR DRAM中读取数据，并按照调度信息中的操作顺序执行各自的操作。
具体地，在本发明实施例中，每个执行模块可以在DDR DRAM上建立对应的内存池(memory pool)，通过链表来管理内存池。可以为存储于DDR DRAM中的数据设置索引号，各执行模块则可以通过索引号来调用相关数据，以避免执行模块之间的数据搬移。
在本发明实施例中，微处理器可以设置匹配模式和计算模式两种模式。在匹配模式下，微处理器中预存可以支持的SQL指令，对匹配上的SQL指令进行处理，具体的处理指令传递至各个执行模块；在计算模式下，复杂的SQL指令需要微处理器根据中间结果下发控制指令，并控制各执行模块的执行顺序。
本发明实施例提供的FPGA加速***，通过在FPGA中设置微处理器，以对接收到的控制信息进行分析，从而控制和调度FPGA中的各执行模块执行操作，能够灵活地实现主机的数据库加速。
实施例四
图4为本发明提供的FPGA加速方法一个实施例的流程图，该方法的执行主体可以为上述FPGA加速***，也可以为集成在该***上的装置或芯片。如图4所示，本发明实施例提供的FPGA加速方法包括如下步骤：
S301，对接收到的指令进行分析，生成调度信息。
在本发明实施例中，当FPGA用于数据库加速场景时，可以在数据库中的计算节点上设置FPGA，FPGA内部设置有多个用于执行不同操作的执行模块。当计算节点的CPU产生指令时，可以对该指令进行分析，以生成用于调度FPGA中的执行模块的调度信息。具体地，该调度信息中包含执行该指令所需调度的执行模块和执行模块的操作顺序。
S302，根据调度信息控制执行模块执行操作。
在本发明实施例中，CPU将上述指令所处理的目标数据发送到FPGA(如，DDR DRAM)中进行存储。相关的执行模块根据调度信息读取相关数据，并按照调度信息中的操作顺序执行各自的操作。
本发明实施例提供的FPGA加速方法，通过对接收到的指令进行分析，来控制和调度FPGA中的各执行模块执行操作，能够灵活地实现数据库加速。
实施例五
图5为本发明提供的FPGA加速方法另一个实施例的流程图。如图5所示，在上述图4所示实施例的基础上，本实施例提供的FPGA加速方法还可以包括如下步骤：
S401，查询预存的多个指令与调度信息的对应关系表，获取与接收到的指令相对应的调度信息。
在本发明实施例中，可以预先存储多个不同指令与不同调度信息的对应关系表，在该对应关系表中，不同的指令对应各执行模块的不同执行顺序。在接收到指令后，可以查询该对应关系表，获取与接收到的指令相对应的调度信息。通过对指令进行匹配，来获取相应的执行模块执行顺序。
S402，根据调度信息控制执行模块执行操作。
在本发明实施例中，各个执行模块根据调度信息执行操作，在执行过程中所产生的中间数据(即，各执行模块的输入、输出数据)可以存储于设置于FPGA内部，以降低FPGA于CPU的数据交互，减少CPU的参与，提高***新能。
具体地，在本发明实施例中，每个执行模块可以在FPGA的DDR DRAM上建立对应的内存池(memory pool)，通过链表来管理内存池。可以为存储于DDR DRAM中的数据设置索引号，各执行模块则可以通过索引号来调用相关数据，以避免执行模块之间的数据搬移。
另外，在本发明实时中，还可以采用RPC协议与主机进行通信，通过跨服务器(计算节点)的通信来实现远端SQL指令的直接处理，以实现计算资源共享。
本发明实施例提供的FPGA加速方法，通过对接收到的指令进行分析，来控制和调度FPGA中的各执行模块执行操作，以灵活实现加速；另外，将执行过程中各执行模块所产生的中间数据存储于FPGA内部，减少了CPU的参与，提高了***新能；同时，通过采用远程过程调用协议来实现远端指令的处理，从而实现计算资源的共享。
实施例六
以上描述了FPGA加速的内部功能和结构，该***可实现为一种电子设备，该FPGA内部设置有多个用于执行不同操作的执行模块。图6为本发明提供的电子设备实施例的结构示意图。如图6所示，该电子设备包括存储器51和处理器52。
存储器51，用于存储程序。除上述程序之外，存储器51还可被配置为存储其它各种数据以支持在电子设备上的操作。这些数据的示例包括用于在电子设备上操作的任何应用程序或方法的指令，联系人数据，电话簿数据，消息，图片，视频等。
存储器51可以由任何类型的易失性或非易失性存储设备或者它们的组合实现，如静态随机存取存储器(SRAM)，电可擦除可编程只读存储器(EEPROM)，可擦除可编程只读存储器(EPROM)，可编程只读存储器(PROM)，只读存储器(ROM)，磁存储器，快闪存储器，磁盘或光盘。
处理器52，与存储器51耦合，执行存储器51所存储的程序，以用于：
对接收到的指令进行分析，生成调度信息，其中，调度信息中包含执行该指令所需调度的执行模块和这些执行模块的操作顺序；
根据调度信息控制执行模块执行操作。
进一步，如图6所示，电子设备还可以包括：通信组件53、电源组件54、音频组件55、显示器56等其它组件。图6中仅示意性给出部分组件，并不意味着电子设备只包括图6所示组件。
通信组件53被配置为便于电子设备和其他设备之间有线或无线方式的通信。电子设备可以接入基于通信标准的无线网络，如WiFi，2G或3G，或它们的组合。在一个示例性实施例中，通信组件53经由广播信道接收来自外部广播管理***的广播信号或广播相关信息。在一个示例性实施例中，所述通信组件53还包括近场通信(NFC)模块，以促进短程通信。例如，在NFC模块可基于射频识别(RFID)技术，红外数据协会(IrDA)技术，超宽带(UWB)技术，蓝牙(BT)技术和其他技术来实现。
电源组件54，为电子设备的各种组件提供电力。电源组件54可以包括电源管理***，一个或多个电源，及其他与为电子设备生成、管理和分配电力相关联的组件。
音频组件55被配置为输出和/或输入音频信号。例如，音频组件55包括一个麦克风(MIC)，当电子设备处于操作模式，如呼叫模式、记录模式和语音识别模式时，麦克风被配置为接收外部音频信号。所接收的音频信号可以被进一步存储在存储器51或经由通信组件53发送。在一些实施例中，音频组件55还包括一个扬声器，用于输出音频信号。
显示器56包括屏幕，其屏幕可以包括液晶显示器(LCD)和触摸面板(TP)。如果屏幕包括触摸面板，屏幕可以被实现为触摸屏，以接收来自用户的输入信号。触摸面板包括一个或多个触摸传感器以感测触摸、滑动和触摸面板上的手势。所述触摸传感器可以不仅感测触摸或滑动动作的边界，而且还检测与所述触摸或滑动操作相关的持续时间和压力。
本领域普通技术人员可以理解：实现上述各方法实施例的全部或部分步骤可以通过程序指令相关的硬件来完成。前述的程序可以存储于一计算机可读取存储介质中。该程序在执行时，执行包括上述各方法实施例的步骤；而前述的存储介质包括：ROM、RAM、磁碟或者光盘等各种可以存储程序代码的介质。
最后应说明的是：以上各实施例仅用以说明本发明的技术方案，而非对其限制；尽管参照前述各实施例对本发明进行了详细的说明，本领域的普通技术人员应当理解：其依然可以对前述各实施例所记载的技术方案进行修改，或者对其中部分或者全部技术特征进行等同替换；而这些修改或者替换，并不使相应技术方案的本质脱离本发明各实施例技术方案的范围。
Claims (13)
1.一种FPGA加速***，其特征在于，FPGA内部设置有控制模块和多个用于执行不同操作的执行模块，其中，
所述控制模块用于，对接收到的指令进行分析，生成调度信息，其中，所述调度信息中包含执行所述指令所需调度的执行模块和所述执行模块的操作顺序；
所述执行模块用于，根据所述控制模块生成的调度信息执行操作。
2.根据权利要求1所述的FPGA加速***，其特征在于，还包括：存储模块，用于存储所述执行模块执行操作所生成的中间数据。
3.根据权利要求2所述的FPGA加速***，其特征在于，所述存储模块中设置有与所述执行模块对应的内存池，存储于所述内存池中的数据具有索引号，所述执行模块通过所述索引号调用相关数据。
4.根据权利要求1所述的FPGA加速***，其特征在于，所述控制模块还用于，查询预存的多个指令与调度信息的对应关系表，获取与所述接收到的指令相对应的调度信息。
5.根据权利要求1所述的FPGA加速***，其特征在于，还包括：
通信模块，设置于FPGA内部，用于进行指令和数据的传输。
6.根据权利要求5所述的FPGA加速***，其特征在于，所述通信模块采用远程过程调用协议与主机进行通信。
7.一种FPGA加速方法，所述FPGA内部设置有多个用于执行不同操作的执行模块，其特征在于，所述方法包括：
对接收到的指令进行分析，生成调度信息，其中，所述调度信息中包含执行所述指令所需调度的执行模块和所述执行模块的操作顺序；
根据所述调度信息控制所述执行模块执行操作。
8.根据权利要求7所述的FPGA加速方法，其特征在于，所述执行模块执行操作所生成的中间数据存储于所述FPGA中。
9.根据权利要求8所述的FPGA加速方法，其特征在于，所存储的数据具有索引号，所述执行模块通过所述索引号调用相关数据。
10.根据权利要求7所述的FPGA加速方法，其特征在于，对接收到的指令进行分析，生成调度信息，包括：
查询预存的多个指令与调度信息的对应关系表，获取与所述接收到的指令相对应的调度信息。
11.根据权利要求7所述的FPGA加速方法，其特征在于，所述FPGA采用远程过程调用协议与主机进行通信。
12.一种电子设备，用于FPGA加速***，所述FPGA内部设置有多个用于执行不同操作的执行模块，其特征在于，所述电子设备包括：
存储器，用于存储程序；
处理器，用于运行所述存储器中存储的所述程序，以用于：
对接收到的指令进行分析，生成调度信息，其中，所述调度信息中包含执行所述指令所需调度的执行模块和所述执行模块的操作顺序；
根据所述调度信息控制所述执行模块执行操作。
13.一种计算机可读存储介质，用于FPGA加速***，所述FPGA内部设置有多个用于执行不同操作的执行模块，在所述计算机可读存储介质上存储有计算机程序，所述计算机程序被处理器执行时实现：
对接收到的指令进行分析，生成调度信息，其中，所述调度信息中包含执行所述指令所需调度的执行模块和所述执行模块的操作顺序；
根据所述调度信息控制所述执行模块执行操作。
Priority Applications (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| CN201910871159.3A CN112506087A (zh) | 2019-09-16 | 2019-09-16 | Fpga加速***和方法、电子设备以及计算机可读存储介质 |
Applications Claiming Priority (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| CN201910871159.3A CN112506087A (zh) | 2019-09-16 | 2019-09-16 | Fpga加速***和方法、电子设备以及计算机可读存储介质 |
Publications (1)
| Publication Number | Publication Date |
|---|---|
| CN112506087A true CN112506087A (zh) | 2021-03-16 |
Family
ID=74923738
Family Applications (1)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| CN201910871159.3A Pending CN112506087A (zh) | 2019-09-16 | 2019-09-16 | Fpga加速***和方法、电子设备以及计算机可读存储介质 |
Country Status (1)
| Country | Link |
|---|---|
| CN (1) | CN112506087A (zh) |
Citations (10)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| US20090070728A1 (en) * | 2007-09-12 | 2009-03-12 | Solomon Research Llc | IP cores in reconfigurable three dimensional integrated circuits |
| CN102508712A (zh) * | 2011-09-29 | 2012-06-20 | 中国科学技术大学苏州研究院 | 异构多核可重构混合***中的中间件***及任务执行方法 |
| CN102831099A (zh) * | 2012-07-27 | 2012-12-19 | 西安空间无线电技术研究所 | 一种3072点fft运算的实现方法 |
| CN104956328A (zh) * | 2014-01-28 | 2015-09-30 | 华为技术有限公司 | 一种可重入资源调度方法、设备及*** |
| CN106814662A (zh) * | 2015-11-30 | 2017-06-09 | 三星电子株式会社 | 加速器控制器和控制加速器逻辑的方法 |
| CN107124125A (zh) * | 2017-06-08 | 2017-09-01 | 西南交通大学 | 一种基于fpga芯片的多轴步进电机控制器*** |
| CN207731271U (zh) * | 2018-02-01 | 2018-08-14 | 广州恒创智能科技有限公司 | 一种基于fpga的动态重构平台框架*** |
| CN109660339A (zh) * | 2018-11-20 | 2019-04-19 | 山西大学 | 连续变量量子密钥分发数据协调fpga异构加速方法 |
| CN109784489A (zh) * | 2019-01-16 | 2019-05-21 | 北京大学软件与微电子学院 | 基于fpga的卷积神经网络ip核 |
| CN109977116A (zh) * | 2019-03-14 | 2019-07-05 | 山东超越数控电子股份有限公司 | 基于fpga-ddr的哈希连接算子加速方法及*** |
-
2019
- 2019-09-16 CN CN201910871159.3A patent/CN112506087A/zh active Pending
Patent Citations (10)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| US20090070728A1 (en) * | 2007-09-12 | 2009-03-12 | Solomon Research Llc | IP cores in reconfigurable three dimensional integrated circuits |
| CN102508712A (zh) * | 2011-09-29 | 2012-06-20 | 中国科学技术大学苏州研究院 | 异构多核可重构混合***中的中间件***及任务执行方法 |
| CN102831099A (zh) * | 2012-07-27 | 2012-12-19 | 西安空间无线电技术研究所 | 一种3072点fft运算的实现方法 |
| CN104956328A (zh) * | 2014-01-28 | 2015-09-30 | 华为技术有限公司 | 一种可重入资源调度方法、设备及*** |
| CN106814662A (zh) * | 2015-11-30 | 2017-06-09 | 三星电子株式会社 | 加速器控制器和控制加速器逻辑的方法 |
| CN107124125A (zh) * | 2017-06-08 | 2017-09-01 | 西南交通大学 | 一种基于fpga芯片的多轴步进电机控制器*** |
| CN207731271U (zh) * | 2018-02-01 | 2018-08-14 | 广州恒创智能科技有限公司 | 一种基于fpga的动态重构平台框架*** |
| CN109660339A (zh) * | 2018-11-20 | 2019-04-19 | 山西大学 | 连续变量量子密钥分发数据协调fpga异构加速方法 |
| CN109784489A (zh) * | 2019-01-16 | 2019-05-21 | 北京大学软件与微电子学院 | 基于fpga的卷积神经网络ip核 |
| CN109977116A (zh) * | 2019-03-14 | 2019-07-05 | 山东超越数控电子股份有限公司 | 基于fpga-ddr的哈希连接算子加速方法及*** |
Non-Patent Citations (1)
| Title |
|---|
| 董文生;沈春锋;: "内存大小可控的高速内存管理算法", 控制工程, no. 1, 20 May 2013 (2013-05-20) * |
Similar Documents
| Publication | Publication Date | Title |
|---|---|---|
| RU2667606C2 (ru) | Способ и аппарат для управления устройством и терминальное устройство | |
| CN111800443B (zh) | 数据处理***和方法、装置以及电子设备 | |
| US10485034B2 (en) | Method, device and system for accessing wireless network | |
| CN105100190B (zh) | 对账户与设备的控制关系进行管理的方法、装置和*** | |
| CN109710236B (zh) | 基于共享服务的业务开发和实现方法、装置、平台及介质 | |
| CN110247944B (zh) | 跨区域的服务调用方法、装置、***及电子设备 | |
| CN111865736B (zh) | 一种设备控制方法及装置 | |
| US20190068433A1 (en) | Management method and management apparatus of internet of things and internet of things system | |
| US10178525B2 (en) | Context-based dynamic policy system for mobile devices and supporting network infrastructure | |
| CN108255585B (zh) | Sdk异常控制及应用程序运行方法、装置及其设备 | |
| US10999376B2 (en) | Simulating parallel mock rest services with single server | |
| US20200008057A1 (en) | Multi-Device Wireless Connection Method and Device | |
| CN114157701B (zh) | 一种任务测试方法、装置、设备以及存储介质 | |
| CN111953648A (zh) | 基于区块链预言机的数据处理方法、装置及电子设备 | |
| CN113238763A (zh) | 应用部署的方法、设备、存储介质及程序产品 | |
| US9819295B2 (en) | Time control system and time control method for multiple motors | |
| CN107844363B (zh) | 业务事务处理方法、装置、存储介质及设备 | |
| CN113791792A (zh) | 应用调用信息的获取方法、设备以及存储介质 | |
| CN111767558B (zh) | 数据访问监控方法、装置及*** | |
| CN112506087A (zh) | Fpga加速***和方法、电子设备以及计算机可读存储介质 | |
| CN111526192A (zh) | 终端的远程控制方法、装置、终端和计算机可读存储介质 | |
| CN116303303A (zh) | 批量数据处理方法、装置、设备及介质 | |
| CN112416641B (zh) | 主从架构中被控端节点重启检测方法及主控端节点 | |
| CN112988860B (zh) | 数据加速处理方法、装置及电子设备 | |
| CN110337099B (zh) | 设备间连接的控制方法、装置、电子设备及存储介质 |
Legal Events
| Date | Code | Title | Description |
|---|---|---|---|
| PB01 | Publication | ||
| PB01 | Publication | ||
| SE01 | Entry into force of request for substantive examination | ||
| SE01 | Entry into force of request for substantive examination |