CN112486868B - 基于cpld存储双控同步***、方法、设备及存储介质 - Google Patents
基于cpld存储双控同步***、方法、设备及存储介质 Download PDFInfo
- Publication number
- CN112486868B CN112486868B CN202011166842.6A CN202011166842A CN112486868B CN 112486868 B CN112486868 B CN 112486868B CN 202011166842 A CN202011166842 A CN 202011166842A CN 112486868 B CN112486868 B CN 112486868B
- Authority
- CN
- China
- Prior art keywords
- cpld
- slave
- shared device
- information
- bmc
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Active
Links
- 238000000034 method Methods 0.000 title claims abstract description 24
- 108010028984 3-isopropylmalate dehydratase Proteins 0.000 claims description 10
- 238000004590 computer program Methods 0.000 claims description 6
- 239000012141 concentrate Substances 0.000 abstract description 2
- 229920002492 poly(sulfone) Polymers 0.000 description 4
- 230000006870 function Effects 0.000 description 3
- 230000008569 process Effects 0.000 description 3
- 238000006467 substitution reaction Methods 0.000 description 3
- 241000109539 Conchita Species 0.000 description 2
- 230000009286 beneficial effect Effects 0.000 description 2
- 238000004891 communication Methods 0.000 description 2
- 238000013461 design Methods 0.000 description 2
- 238000012986 modification Methods 0.000 description 2
- 230000004048 modification Effects 0.000 description 2
- 241001290266 Sciaenops ocellatus Species 0.000 description 1
- 230000007547 defect Effects 0.000 description 1
- 238000010586 diagram Methods 0.000 description 1
- 238000005516 engineering process Methods 0.000 description 1
- 238000012545 processing Methods 0.000 description 1
- 230000004044 response Effects 0.000 description 1
- 239000000758 substrate Substances 0.000 description 1
Images
Classifications
-
- G—PHYSICS
- G06—COMPUTING; CALCULATING OR COUNTING
- G06F—ELECTRIC DIGITAL DATA PROCESSING
- G06F13/00—Interconnection of, or transfer of information or other signals between, memories, input/output devices or central processing units
- G06F13/14—Handling requests for interconnection or transfer
- G06F13/16—Handling requests for interconnection or transfer for access to memory bus
- G06F13/1668—Details of memory controller
- G06F13/1684—Details of memory controller using multiple buses
-
- G—PHYSICS
- G06—COMPUTING; CALCULATING OR COUNTING
- G06F—ELECTRIC DIGITAL DATA PROCESSING
- G06F15/00—Digital computers in general; Data processing equipment in general
- G06F15/16—Combinations of two or more digital computers each having at least an arithmetic unit, a program unit and a register, e.g. for a simultaneous processing of several programs
- G06F15/163—Interprocessor communication
-
- G—PHYSICS
- G06—COMPUTING; CALCULATING OR COUNTING
- G06F—ELECTRIC DIGITAL DATA PROCESSING
- G06F2213/00—Indexing scheme relating to interconnection of, or transfer of information or other signals between, memories, input/output devices or central processing units
- G06F2213/0016—Inter-integrated circuit (I2C)
Landscapes
- Engineering & Computer Science (AREA)
- Theoretical Computer Science (AREA)
- Physics & Mathematics (AREA)
- General Engineering & Computer Science (AREA)
- General Physics & Mathematics (AREA)
- Computer Hardware Design (AREA)
- Software Systems (AREA)
- Hardware Redundancy (AREA)
Abstract
本发明提供基于CPLD存储双控同步***、方法、设备及存储介质，所述***包括主CPLD和从CPLD；主CPLD连接有主BMC，主BMC连接有主CPU；从CPLD连接有从BMC，从BMC连接有从CPU；主CPLD与从CPLD连接，且主CPLD连接有共享器件；从CPU向从BMC发送获取共享器件信息请求，从BMC将获取共享器件信息的请求转发给从CPLD，从CPLD通过主CPLD发送获取共享器件信息请求，并沿原路径向从CPU返回共享器件信息。本发明引入双CPLD，从CPLD获取共享器件信息，避免了双控BMC访问共享器件时，而主BMC只专注与温度、电压及风扇控制，主BMC向从BMC返回数据出现超时的问题。
Description
技术领域
本发明属于存储控制技术领域，具体涉及一种基于CPLD存储双控同步***、方法、设备及存储介质。
背景技术
BMC，是Baseboard Management Controller的简称，基板管理控制器。
CPLD，是Complex Programming logic device的简称，复杂可编程逻辑器件。
VPD，是Vital Product Data的简称，关键产品技术，服务器的VPD信息包括产品序列号SN和配置信息如CPU型号、速率以及每个槽位的接口卡类型。
PSU，是Power Supply Unit的简称，电源模块。
UI，是User Interface的简称，用户界面。
存储控制器在十年前形成了双控的架构设置，双控在一个控制器突然宕机后，由另外一控接管业务。双控设计大大提高了数据安全和设备的容灾性能。双控早先试也active-standy结构，即是一个控制器在运行，另外一个控制器实时镜像active控制器的业务数据。近年来双控进化为actice-active，两个控制器同时来处理业务数据，双控制器分主从，从控制器处理业务的同时，还是实时镜像这主控制器的业务数据信息。
每一个控制器即是一个基于intel平台的X86复杂的主板。每一个控制器均有BMC芯片，BMC芯片用来做机箱温度，电压和风扇控制，同时访问双控的共享器件，如VPD，PSU，UI板等。两个控制器的BMC都有I2C物理连线到共享器件。正常运行时，务必不能两个BMC同时访问共享器件，否则将违背I2C通信规范，出现多主机问题，造成通信失败。所以在存储双控场景下两个BMC之间是一定要区分自己是主还是从的。
存储设备正常运行中，为主BMC将占用与共享器件的I2C通道，从BMC不占用与共享器件的I2C通道。
当主方操作***需要共享器件VPD信息时，将通过IPMI下发命令到主BMC，主BMC再从I2C抓取共享器件VPD里面信息，之后原路返回数据。
当从方操作***需要共享器件VPD信息时，将通过IPMI下发命令到从BMC，从BMC通过与主BMC之间的I2C或者UART或者LAN等物理途径获取共享器件VPD信息。主BMC再从I2C抓取共享器件VPD里面信息，之后原路返回数据。
另外一些特殊的场景是：控制器插拔场景。实际应用中，控制器会被热插拔。当为主控制器***出后，从控制器将立即转化自己的身份切换为主机。
在上述框架中，每次从BMC获取共享器件信息时都将借主BMC来访问。但是主BMC除访问共享器件外，还有很多其他的进程在执行(比如轮询温度，电压，升级BIOS等动作)。或者BMC程序在跑一些redfish应用。总之，当主BMC繁忙时，将不能立即响应从BMC读取共享器件VPD信息的请求。如果响应时间较长，将造成从BMC返回到从方操作***的数据超时，最终造成从操作***层面的应用故障。一般共享器件VPD信息获取超时，将造成从操作***的存储集群建立失败。
此为现有技术的不足，因此，针对现有技术中的上述缺陷，提供一种基于CPLD存储双控同步***、方法、设备及存储介质，是非常有必要的。
发明内容
针对现有技术的上述从BMC依靠主BMC获取共享器件信息，而主BMC业务繁忙，响应从BMC请求超时，导致从BMC向从操作***反馈信息超时，最终造成从操作***创建存储集群失败的缺陷，本发明提供一种基于CPLD存储双控同步***、方法、设备及存储介质，以解决上述技术问题。
第一方面，本发明提供一种基于CPLD存储双控同步***，包括主CPLD和从CPLD；
主CPLD连接有主BMC，主BMC连接有主CPU；
从CPLD连接有从BMC，从BMC连接有从CPU；
主CPLD与从CPLD连接，且主CPLD连接有共享器件；
从CPU向从BMC发送获取共享器件信息请求，从BMC将获取共享器件信息的请求转发给从CPLD，从CPLD通过主CPLD发送获取共享器件信息请求，并沿原路径向从CPU返回共享器件信息。
进一步地，主CPU向主BMC发送获取共享器件信息请求，主BMC将获取共享器件信息的请求转发给主CPLD，主CPLD获取共享器件信息，并沿原路径向主CPU返回共享器件信息。
进一步地，所述共享器件包括VPD、PSU以及UI板。
进一步地，主CPU通过IPMI协议向主BMC发送获取共享器件信息请求；
从CPU通过IPMI协议向从BMC发送获取共享器件信息请求；
主BMC通过I2C总线向主CPLD转发主CPU的获取共享器件信息请求；
从BMC通过I2C总线向从CPLD转发从CPU的获取共享器件信息请求。主CPU及从CPU均通过各自的centos操作***分别向主BMC或从BMC发送获取共享器件信息的IPMI协议请求
进一步地，从CPLD通过I2C总线、UART总线或Lattic wishband总线向主CPLD获取共享器件信息，以及主CPLD通过I2C总线、UART总线或Lattic wishband总线向从CPLD返回共享器件信息；
主CPLD通过I2C总线获取共享器件信息。
第二方面，本发明提供一种基于CPLD存储双控同步方法，包括如下步骤：
S1.从BMC接收到从CPU获取共享器件信息的请求后，将获取共享器件信息的请求转发给从CPLD；
S2.从CPLD通过主CPLD发送获取共享器件信息请求；
S3.主CPLD获取共享器件信息，并沿原路径向从CPU返回共享器件信息。
进一步地，还包括如下步骤：
S4.主BMC接收到主CPU获取共享器件信息的请求后，将获取共享器件信息的请求转发给主CPLD；
S5.主CPLD获取共享器件信息，并沿原路径向主CPU返回共享器件信息。
进一步地，步骤S3中，主CPLD获取共享器件信息，将共享器件信息发送给从CPLD，从CPLD将共享器件信息发送给从BMC，从BMC再将共享器件信息返回给从CPU；
步骤S5中，主CPLD获取共享器件信息，将共享器件信息发送给主BMC，主BMC将共享器件信息返回给主CPU。
第三方面，提供一种终端，包括：
处理器、存储器，其中，
该存储器用于存储计算机程序，
该处理器用于从存储器中调用并运行该计算机程序，使得终端执行上述第二方面的方法。
第四方面，提供了一种计算机存储介质，所述计算机可读存储介质中存储有指令，当其在计算机上运行时，使得计算机执行上述第二方面所述的方法。
本发明的有益效果在于，
本发明提供的基于CPLD存储双控同步***、方法、设备及存储介质，引入了双CPLD，由从CPLD获取共享器件信息，避免了双控BMC访问共享器件时，而主BMC只专注与温度、电压及风扇控制，主BMC向从BMC返回数据出现超时的问题。
此外，本发明设计原理可靠，结构简单，具有非常广泛的应用前景。
由此可见，本发明与现有技术相比，具有突出的实质性特点和显著的进步，其实施的有益效果也是显而易见的。
附图说明
为了更清楚地说明本发明实施例或现有技术中的技术方案，下面将对实施例或现有技术描述中所需要使用的附图作简单地介绍，显而易见地，对于本领域普通技术人员而言，在不付出创造性劳动的前提下，还可以根据这些附图获得其他的附图。
图1是本发明的***示意图；
图2是本发明的方法流程示意图一；
图3是本发明的方法流程示意图二；
图中，1-主CPLD；2-从CPLD；3-主BMC；4-从BMC；5-主CPU；6-从CPU；7-共享器件。
具体实施方式
为了使本技术领域的人员更好地理解本发明中的技术方案，下面将结合本发明实施例中的附图，对本发明实施例中的技术方案进行清楚、完整地描述，显然，所描述的实施例仅仅是本发明一部分实施例，而不是全部的实施例。基于本发明中的实施例，本领域普通技术人员在没有做出创造性劳动前提下所获得的所有其他实施例，都应当属于本发明保护的范围。
实施例1：
如图1所示，本发明提供一种基于CPLD存储双控同步***，包括主CPLD 1和从CPLD2；
主CPLD 1连接有主BMC 3，主BMC 3连接有主CPU 5；
从CPLD 2连接有从BMC 4，从BMC 4连接有从CPU 6；
主CPLD 1与从CPLD 2连接，且主CPLD 1连接有共享器件7；
从CPU 6向从BMC 4发送获取共享器件7信息请求，从BMC 4将获取共享器件7信息的请求转发给从CPLD 2，从CPLD 2通过主CPLD 1发送获取共享器件7信息请求，并沿原路径向从CPU 6返回共享器件7信息；
主CPU 5向主BMC 3发送获取共享器件7信息请求，主BMC 3将获取共享器件7信息的请求转发给主CPLD 1，主CPLD 1获取共享器件7信息，并沿原路径向主CPU 5返回共享器件7信息。
在某些实施例中，所述共享器件7包括VPD、PSU以及UI板。
在某些实施例中，主CPU 5通过IPMI协议向主BMC 3发送获取共享器件7信息请求；
从CPU 6通过IPMI协议向从BMC 4发送获取共享器件7信息请求；
主BMC 3通过I2C总线向主CPLD 1转发主CPU 5的获取共享器件7信息请求；
从BMC 4通过I2C总线向从CPLD 2转发从CPU 6的获取共享器件7信息请求；
从CPLD 2通过I2C总线、UART总线或Lattic wishband总线向主CPLD 1获取共享器件信息，以及主CPLD 1通过I2C总线、UART总线或Lattic wishband总线向从CPLD 2返回共享器件信息；
主CPLD 1通过I2C总线获取共享器件7信息。Lattic wishband总线支持I3C总线协议，而I3C的全称是Improved Inter Integrated Circuit，融合了I2C与SPI优势，双线简单且低功耗高速度，还支持in-band中断、动态编址，以及电源管理功能。主CPU 5及从CPU 6均通过各自的centos操作***分别向主BMC 3或从BMC 4发送获取共享器件7信息的IPMI协议请求。
在某些实施例中，将现有做上下电控制、复位控制的CPLD，增加共享器件信息获取逻辑功能，无需增加新的CPLD芯片，且增加的功能简单，不会导致现有CPLD芯片的升级需求。
实施例2：
如图2所示，本发明提供一种基于CPLD存储双控同步方法，包括如下步骤：
S1.从BMC接收到从CPU获取共享器件信息的请求后，将获取共享器件信息的请求转发给从CPLD；
S2.从CPLD通过主CPLD发送获取共享器件信息请求；
S3.主CPLD获取共享器件信息，并沿原路径向从CPU返回共享器件信息。
实施例3：
如图3所示，本发明提供一种基于CPLD存储双控同步方法，包括如下步骤：
S1.从BMC接收到从CPU获取共享器件信息的请求后，将获取共享器件信息的请求转发给从CPLD；
S2.从CPLD通过主CPLD发送获取共享器件信息请求；
S3.主CPLD获取共享器件信息，并沿原路径向从CPU返回共享器件信息；
S4.主BMC接收到主CPU获取共享器件信息的请求后，将获取共享器件信息的请求转发给主CPLD；
S5.主CPLD获取共享器件信息，并沿原路径向主CPU返回共享器件信息。
在某些实施例中，步骤S3中，主CPLD获取共享器件信息，将共享器件信息发送给从CPLD，从CPLD将共享器件信息发送给从BMC，从BMC再将共享器件信息返回给从CPU；
步骤S5中，主CPLD获取共享器件信息，将共享器件信息发送给主BMC，主BMC将共享器件信息返回给主CPU。
实施例4：
本发明提供一种终端，包括：
处理器、存储器，其中，
该存储器用于存储计算机程序，
该处理器用于从存储器中调用并运行该计算机程序，使得终端执行上述实施例2或3所述的方法。
实施例5：
本发明提供一种计算机存储介质，所述计算机可读存储介质中存储有指令，当其在计算机上运行时，使得计算机执行上述实施例2或实施例3所述的方法。
尽管通过参考附图并结合优选实施例的方式对本发明进行了详细描述，但本发明并不限于此。在不脱离本发明的精神和实质的前提下，本领域普通技术人员可以对本发明的实施例进行各种等效的修改或替换，而这些修改或替换都应在本发明的涵盖范围内/任何熟悉本技术领域的技术人员在本发明揭露的技术范围内，可轻易想到变化或替换，都应涵盖在本发明的保护范围之内。因此，本发明的保护范围应以所述权利要求的保护范围为准。
Claims (8)
1.一种基于CPLD存储双控同步***，其特征在于，包括主CPLD和从CPLD；
主CPLD连接有主BMC，主BMC连接有主CPU；
从CPLD连接有从BMC，从BMC连接有从CPU；
主CPLD与从CPLD连接，且主CPLD连接有共享器件；
从CPU向从BMC发送获取共享器件信息请求，从BMC将获取共享器件信息的请求转发给从CPLD，从CPLD通过主CPLD发送获取共享器件信息请求，并沿原路径向从CPU返回共享器件信息；
主CPU向主BMC发送获取共享器件信息请求，主BMC将获取共享器件信息的请求转发给主CPLD，主CPLD获取共享器件信息，并沿原路径向主CPU返回共享器件信息。
2.如权利要求1所述的基于CPLD存储双控同步***，其特征在于，所述共享器件包括VPD、PSU以及UI板。
3.如权利要求1所述的基于CPLD存储双控同步***，其特征在于，主CPU通过IPMI协议向主BMC发送获取共享器件信息请求；
从CPU通过IPMI协议向从BMC发送获取共享器件信息请求；
主BMC通过I2C总线向主CPLD转发主CPU的获取共享器件信息请求；
从BMC通过I2C总线向从CPLD转发从CPU的获取共享器件信息请求。
4.如权利要求3所述的基于CPLD存储双控同步***，其特征在于，从CPLD通过I2C总线、UART总线或Lattic wishband总线向主CPLD获取共享器件信息，以及主CPLD通过I2C总线、UART总线或Lattic wishband总线向从CPLD返回共享器件信息；
主CPLD通过I2C总线获取共享器件信息。
5.一种基于CPLD存储双控同步方法，其特征在于，包括如下步骤：
S1.从BMC接收到从CPU获取共享器件信息的请求后，将获取共享器件信息的请求转发给从CPLD；
S2.从CPLD通过主CPLD发送获取共享器件信息请求；
S3.主CPLD获取共享器件信息，并沿原路径向从CPU返回共享器件信息；
S4.主BMC接收到主CPU获取共享器件信息的请求后，将获取共享器件信息的请求转发给主CPLD；
S5.主CPLD获取共享器件信息，并沿原路径向主CPU返回共享器件信息。
6.如权利要求5所述的基于CPLD存储双控同步方法，其特征在于，步骤S3中，主CPLD获取共享器件信息，将共享器件信息发送给从CPLD，从CPLD将共享器件信息发送给从BMC，从BMC再将共享器件信息返回给从CPU；
步骤S5中，主CPLD获取共享器件信息，将共享器件信息发送给主BMC，主BMC将共享器件信息返回给主CPU。
7.一种终端，其特征在于，包括：
处理器、存储器，其中，
该存储器用于存储计算机程序，
该处理器用于从存储器中调用并运行该计算机程序，使得终端执行上述权利要求 5-6任一项所述的方法。
8.一种计算机存储介质，其特征在于，所述计算机可读存储介质中存储有指令，当其在计算机上运行时，使得计算机执行上述权利要求5-6 任一项所述的方法。
Priority Applications (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| CN202011166842.6A CN112486868B (zh) | 2020-10-27 | 2020-10-27 | 基于cpld存储双控同步***、方法、设备及存储介质 |
Applications Claiming Priority (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| CN202011166842.6A CN112486868B (zh) | 2020-10-27 | 2020-10-27 | 基于cpld存储双控同步***、方法、设备及存储介质 |
Publications (2)
| Publication Number | Publication Date |
|---|---|
| CN112486868A CN112486868A (zh) | 2021-03-12 |
| CN112486868B true CN112486868B (zh) | 2023-01-10 |
Family
ID=74927868
Family Applications (1)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| CN202011166842.6A Active CN112486868B (zh) | 2020-10-27 | 2020-10-27 | 基于cpld存储双控同步***、方法、设备及存储介质 |
Country Status (1)
| Country | Link |
|---|---|
| CN (1) | CN112486868B (zh) |
Family Cites Families (1)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| CN109902014A (zh) * | 2019-02-28 | 2019-06-18 | 苏州浪潮智能科技有限公司 | 一种服务器***共享串口的方法、装置、受控终端及存储介质 |
-
2020
- 2020-10-27 CN CN202011166842.6A patent/CN112486868B/zh active Active
Also Published As
| Publication number | Publication date |
|---|---|
| CN112486868A (zh) | 2021-03-12 |
Similar Documents
| Publication | Publication Date | Title |
|---|---|---|
| CN109471770B (zh) | 一种***管理方法和装置 | |
| WO2016037503A1 (zh) | PCIe拓扑的配置方法和装置 | |
| CN105302248A (zh) | 芯片组以及服务器*** | |
| US11573737B2 (en) | Method and apparatus for performing disk management of all flash array server | |
| US9195553B2 (en) | Redundant system control method | |
| US10783109B2 (en) | Device management messaging protocol proxy | |
| JP2013097553A (ja) | 切替制御装置、切替制御方法、情報処理装置および切替制御プログラム | |
| CN111767244A (zh) | 基于国产龙芯平台的双冗余计算机设备 | |
| CN102983989B (zh) | 一种服务器虚拟地址的迁移方法、装置和设备 | |
| CN112000501A (zh) | 一种多节点分区服务器访问i2c设备的管理*** | |
| CN114116378A (zh) | 获取PCIe设备温度的方法、***、终端及存储介质 | |
| CN114817105A (zh) | 设备枚举的方法、装置、计算机设备以及存储介质 | |
| CN112868013B (zh) | 经由边带接口恢复场域可程序门阵列固件的***及方法 | |
| CN113645047A (zh) | 一种基于智能网卡的带外管理***和服务器 | |
| US20030065861A1 (en) | Dual system masters | |
| US20240220385A1 (en) | Power source consumption management apparatus for four-way server | |
| WO2020233001A1 (zh) | 双控构架分布式存储***、数据读取方法、装置和存储介质 | |
| CN212541329U (zh) | 基于国产龙芯平台的双冗余计算机设备 | |
| US10719310B1 (en) | Systems and methods for reducing keyboard, video, and mouse (KVM) downtime during firmware update or failover events in a chassis with redundant enclosure controllers (ECs) | |
| CN117389944A (zh) | 一种双路cpu控制方法、***、装置及存储介质 | |
| CN112486868B (zh) | 基于cpld存储双控同步***、方法、设备及存储介质 | |
| CN112667483A (zh) | 用于服务器主板的内存信息读取装置、方法及服务器 | |
| CN110620684A (zh) | 一种存储双控防脑裂方法、***、终端及存储介质 | |
| WO2022078519A1 (zh) | 一种计算机设备和管理方法 | |
| US11366696B2 (en) | System, board card and electronic device for data accelerated processing |
Legal Events
| Date | Code | Title | Description |
|---|---|---|---|
| PB01 | Publication | ||
| PB01 | Publication | ||
| SE01 | Entry into force of request for substantive examination | ||
| SE01 | Entry into force of request for substantive examination | ||
| GR01 | Patent grant | ||
| GR01 | Patent grant |