CN112486240A - 一种共源极放大器控制的带隙基准电路 - Google Patents

一种共源极放大器控制的带隙基准电路 Download PDF

Info

Publication number
CN112486240A
CN112486240A CN202011450670.5A CN202011450670A CN112486240A CN 112486240 A CN112486240 A CN 112486240A CN 202011450670 A CN202011450670 A CN 202011450670A CN 112486240 A CN112486240 A CN 112486240A
Authority
CN
China
Prior art keywords
mos transistor
source
mos
drain
tube
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Pending
Application number
CN202011450670.5A
Other languages
English (en)
Inventor
戴澜
成凯
陈勇
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
North China University of Technology
Original Assignee
North China University of Technology
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by North China University of Technology filed Critical North China University of Technology
Priority to CN202011450670.5A priority Critical patent/CN112486240A/zh
Publication of CN112486240A publication Critical patent/CN112486240A/zh
Pending legal-status Critical Current

Links

Images

Classifications

    • G—PHYSICS
    • G05—CONTROLLING; REGULATING
    • G05F—SYSTEMS FOR REGULATING ELECTRIC OR MAGNETIC VARIABLES
    • G05F1/00—Automatic systems in which deviations of an electric quantity from one or more predetermined values are detected at the output of the system and fed back to a device within the system to restore the detected quantity to its predetermined value or values, i.e. retroactive systems
    • G05F1/10—Regulating voltage or current
    • G05F1/46—Regulating voltage or current wherein the variable actually regulated by the final control device is dc
    • G05F1/56—Regulating voltage or current wherein the variable actually regulated by the final control device is dc using semiconductor devices in series with the load as final control devices
    • G05F1/575—Regulating voltage or current wherein the variable actually regulated by the final control device is dc using semiconductor devices in series with the load as final control devices characterised by the feedback circuit

Landscapes

  • Engineering & Computer Science (AREA)
  • Physics & Mathematics (AREA)
  • Electromagnetism (AREA)
  • General Physics & Mathematics (AREA)
  • Radar, Positioning & Navigation (AREA)
  • Automation & Control Theory (AREA)
  • Amplifiers (AREA)

Abstract

本申请提供的一种共源极放大器控制的带隙基准电路，包括启动电路、PTAT电流产生电路和共源极放大器控制电路；其中，共源极放大器控制电路包括，MOS管M9、MOS管M0和MOS管M5，以及电阻R1；其中，MOS管M9的源极与MOS管M10的源极连接，MOS管M9的漏极与MOS管M5的栅极连接，MOS管M9的栅极与MOS管M11的漏极连接，MOS管M9的栅极作为单端共源极放大器的输入MOS管；电阻R1的两端分别接在MOS管M5的漏极和栅极之间，MOS管M5的源极与MOS管M0的漏极连接，MOS管M0的栅极与MOS管M5的漏极连接。本申请增加了共源极控制电路，在传统电路中增加了控制反馈***，使MOS管M10和MOS管M11的VDS始终相等，基本不随输入电压的变化而变化，摆脱了电源电压对该电路的影响，提高了该电路的电源抑制比。

Description

一种共源极放大器控制的带隙基准电路
技术领域
本发明属于集成电路设计领域，尤其涉及一种共源极放大器控制的带隙基准电路。
背景技术
随着电子***的逐步发展，对低功耗高电源抑制比的线性稳压器的需求越来越强烈。在通信等电子***中，对线性稳压器的性能，尤其是低功耗高电源抑制比(PSRR)要求逐步增高，因此高性能的线性稳压器设计显得非常重要。
带隙基准源作为线性稳压器中重要且必不可少的模块单元，带隙基准源的性能在很大程度上决定了线性稳压器的性能。带隙基准源的静态功耗在线性稳压器中占了相当大的比重，带隙基准源的电源抑制比直接决定了线性稳压器的电源抑制比。在低功耗的条件下，带隙基准源的电源抑制比受到极大的制约。
带隙基准源是线性稳压器中最重要的电路单元，线性稳压器以带隙基准源为参考电压，根据参考电压的值可产生不同的稳定电压。带隙基准源还为线性稳压器提供与温度成正比的偏置电流，保证线性稳压器中其他电路单元工作在正常状态。MOS管(Metal OxideSemiconductor，金属氧化物半导体场效应晶体管)的沟道长度调至效应会导致显著的电源依赖效应，从而限制了带隙基准的电源抑制比。带隙基准源中运放的增益带宽积同样决定了高频和低频下的电源抑制比，低静态电流的情况下，电路的增益很难做高，增益带宽积过小，导致带隙基准源对高频的电源波动无法很好的抑制，带隙基准源的低电源抑制比会导致线性稳压器的电源抑制比。
传统的带隙基准源使用简单放大器产生PTAT(proportional to absolutetemperature,与绝对温度成正比)电流，PTAT电流叠加到负温度系数的Pn结上产生带隙基准电压。如图1所示，包括电源上电时能驱使电路摆脱简并状态的启动电路，PTAT电流产生电路，产生负温度系数的Pn结(Cmos工艺中用纵向PNP代替Pn结)。这种带隙基准中，输入对管的VDS不一致，导致了严重的沟道长度调至效应，运放增益低，因此无法摆脱对电源依赖性。
发明内容
为解决现有技术中上述技术问题，本申请提供一种共源极放大器控制的带隙基准电路，是一种具有低静态电流比的高电源抑制带隙基准电路。
本申请提供的一种共源极放大器控制的带隙基准电路，包括启动电路、PTAT电流产生电路和共源极放大器控制电路；
所述启动电路，用于保证所述PTAT电流产生电路和共源极放大器控制电路的正常开启；
所述PTAT电流产生电路，包括PNP三极管Q0、PNP三极管Q1、PNP三极管Q2、MOS管M1、MOS管M2、MOS管M3、MOS管M6、MOS管M7、MOS管M8、匹配对管MOS管M10和MOS管M11，以及，电阻R2和电阻R3，其中，所述PNP三极管Q0、PNP三极管Q1和电阻R2用于产生PTAT电流，所述MOS管M1、MOS管M2、MOS管M6和MOS管M7用于保证PNP三极管Q0和PNP三极管Q1中电流相等；
所述共源极放大器控制电路包括，共源级接法的MOS管M9、MOS管M0和MOS管M5，以及电阻R1；其中，所述MOS管M9的源极与所述MOS管M10的源极连接，所述MOS管M9的漏极与所述MOS管M5的栅极连接，所述MOS管M9的栅极与所述MOS管M11的漏极连接，所述MOS管M9的栅极作为单端共源极放大器的输入MOS管；电阻R1的两端分别接在MOS管M5的漏极和栅极之间，MOS管M5的源极与MOS管M0的漏极连接，MOS管M0的栅极与MOS管M5的漏极连接，所述共源极放大器控制电路通过调节MOS管M0的栅极与源极之间电压，使MOS管M10的漏极与源极之间电压，以及MOS管M11的漏极与源极之间电压保持一致。
进一步地，所述启动电路，包括上拉电阻R4、用于在所述启动电路中产生电流的MOS管M12和MOS管M13、用于提供启动电路偏置电流的MOS管M4和MOS管M14，以及，启动电路自关断MOS管M16和MOS管M15。
进一步地，所述上拉电阻R4的一端与MOS管M4的源极连接，所述上拉电阻R4的另一端同时与MOS管M15的漏极、MOS管M13的漏极、MOS管M12的栅极连接；
所述MOS管M4的漏极同时与MOS管M14的漏极和MOS管M14的栅极连接，所述MOS管M4的栅极与所述MOS管M12的漏极连接；所述MOS管M12的源极与所述MOS管M13的源极连接；
所述MOS管M16的栅极与所述MOS管M14的栅极连接，所述MOS管M16的源极与所述MOS管M14的源极连接，所述MOS管M16的漏极与所述MOS管M15的源极连接；
所述MOS管M15的栅极与基准电压Vbg连接。
进一步地，所述PTAT电流产生电路中的MOS管M1、MOS管M2、MOS管M3、MOS管M6、MOS管M7与所述共源极放大器控制电路中的MOS管M0和MOS管M5组成电流镜。
进一步地，所述MOS管M0的源极同时与所述MOS管M1的源极、MOS管M2的源极、MOS管M3的源极和MOS管M4的源极连接，所述MOS管M0的栅极同时与所述MOS管M1的栅极、MOS管M2的栅极、MOS管M3的栅极和MOS管M12的漏极连接；
MOS管M5的栅极同时与MOS管M6的栅极、MOS管M7的栅极、MOS管M8的栅极和MOS管M13的漏极连接；
所述MOS管M6的源极与MOS管M1的漏极连接，MOS管M7的源极与MOS管M2的漏极连接，MOS管M8的源极与MOS管M3的漏极连接。
进一步地，所述MOS管M10的漏极同时与MOS管M6的漏极和MOS管M10的栅极连接，所述MOS管M10的栅极与MOS管M11的栅极连接；
电阻R2的一端同时与MOS管M10的源极和MOS管M12的源极连接，电阻R2的另一端与PNP三极管Q0的发射连接；
PNP三极管Q0的基极、PNP三极管Q0的集电极、PNP三极管Q1的集电极、PNP三极管Q2的基极和PNP三极管Q2的集电极同时与MOS管M14的源极连接；
PNP三极管Q1的基极与PNP三极管Q0的基极连接，PNP三极管Q1的发射极与MOS管M11的源极连接；
PNP三极管Q2的发射极与电阻R3的一端连接，电阻R3的另一端同时与MOS管M8的漏极和基准电压Vbg连接。
进一步地，所述MOS管MO的源极与电源电压Vdd连接。
进一步地，所述PNP三极管Q0的集电极与地线gnd相接。
本申请提供的一种共源极放大器控制的带隙基准电路，增加了共源极控制电路，MOS管M9采用共源极接法，MOS管M0、MOS管M5和电阻R1构成共源极电路，在传统电路中增加了控制反馈***，使MOS管M10和MOS管M11的VDS始终相等，基本不随输入电压的变化而变化，摆脱了电源电压对该电路的影响，提高了该电路的电源抑制比。
附图说明
为了更清楚地说明本发明实施例或现有技术中的技术方案，下面将对实施例或现有技术描述中所需要使用的附图作一简单地介绍，显而易见地，下面描述中的附图是本发明的一些实施例，对于本领域普通技术人员来讲，在不付出创造性劳动的前提下，还可以根据这些附图获得其他的附图。
图1为现有技术的带隙基准电路的电路图；
图2为现有技术的带隙基准电路的电源抑制比仿真波形图；
图3为本发明实施例提供的一种共源极放大器控制的带隙基准电路的电路图；
图4为本发明实施例提供的一种共源极放大器控制的带隙基准电路的电源抑制比仿真波形图。
具体实施方式
为了使本技术领域的人员更好地理解本申请中的技术方案，下面将结合本申请实施例中的附图，对本申请实施例中的技术方案进行清楚、完整地描述，显然，所描述的实施例仅仅是本申请一部分实施例，而不是全部实施例。基于本申请中的实施例，本领域普通技术人员在没有做出创造性劳动前提下所获得的所有其他实施例，都应当属于本申请保护的范围。
图3为本发明实施例提供的一种共源极放大器控制的带隙基准电路。如图3所示，一种共源极放大器控制的带隙基准电路，包括启动电路、PTAT电流产生电路和共源极放大器控制电路。
所述启动电路，用于保证所述PTAT电流产生电路和共源极放大器控制电路的正常开启。所述启动电路，包括上拉电阻R4、用于在所述启动电路中产生电流的MOS管M12和MOS管M13、用于提供启动电路偏置电流的MOS管M4和MOS管M14，以及，启动电路自关断MOS管M16和MOS管M15。所述上拉电阻R4的一端与MOS管M4的源极连接，所述上拉电阻R4的另一端同时与MOS管M15的漏极、MOS管M13的漏极、MOS管M12的栅极连接；所述MOS管M4的漏极同时与MOS管M14的漏极和MOS管M14的栅极连接，所述MOS管M4的栅极与所述MOS管M12的漏极连接；所述MOS管M12的源极与所述MOS管M13的源极连接；所述MOS管M16的栅极与所述MOS管M14的栅极连接，所述MOS管M16的源极与所述MOS管M14的源极连接，所述MOS管M16的漏极与所述MOS管M15的源极连接；所述MOS管M15的栅极与基准电压Vbg连接。
启动电路包括上拉电阻R4，在PTAT电流产生电路中产生启动电流打破零点简并状态的MOS管M12和MOS管M13，启动电路自关断电路。电路上电时，电阻R4上拉把MOS管M12和MOS管M13打开，MOS管M12和MOS管M13下拉电流镜的栅极使PTAT电流产生电路中出现电流，摆脱简并状态，当该电路正常工作后，MOS管M15和MOS管M16打开拉低电阻R4电阻电压，关闭启动电路。
所述PTAT电流产生电路，包括PNP三极管Q0、PNP三极管Q1、PNP三极管Q2、MOS管M1、MOS管M2、MOS管M3、MOS管M6、MOS管M7、MOS管M8、匹配对管MOS管M10和MOS管M11，以及，电阻R2和电阻R3。所述PTAT电流产生电路中的MOS管M1、MOS管M2、MOS管M3、MOS管M6、MOS管M7与所述共源极放大器控制电路中的MOS管M0和MOS管M5组成电流镜。所述MOS管M0的源极同时与所述MOS管M1的源极、MOS管M2的源极、MOS管M3的源极和MOS管M4的源极连接，所述MOS管M0的栅极同时与所述MOS管M1的栅极、MOS管M2的栅极、MOS管M3的栅极和MOS管M12的漏极连接；MOS管M5的栅极同时与MOS管M6的栅极、MOS管M7的栅极、MOS管M8的栅极和MOS管M13的漏极连接；所述MOS管M6的源极与MOS管M1的漏极连接，MOS管M7的源极与MOS管M2的漏极连接，MOS管M8的源极与MOS管M3的漏极连接。所述MOS管M10的漏极同时与MOS管M6的漏极和MOS管M10的栅极连接，所述MOS管M10的栅极与MOS管M11的栅极连接；电阻R2的一端同时与MOS管M10的源极和MOS管M12的源极连接，电阻R2的另一端与PNP三极管Q0的发射连接；PNP三极管Q0的基极、PNP三极管Q0的集电极、PNP三极管Q1的集电极、PNP三极管Q2的基极和PNP三极管Q2的集电极同时与MOS管M14的源极连接；PNP三极管Q1的基极与PNP三极管Q0的基极连接，PNP三极管Q1的发射极与MOS管M11的源极连接；PNP三极管Q2的发射极与电阻R3的一端连接，电阻R3的另一端同时与MOS管M8的漏极和基准电压Vbg连接。
PTAT电流产生电路中，PNP三极管Q0、PNP三极管Q1和电阻R2作为产生PTAT电流的主要器件，MOS管M1、MOS管M2、MOS管M6和MOS管M7互相匹配作为电流镜保证PNP三极管Q0和PNP三极管Q1中电流相等。
(VS10-VQ0E)＝(VS11-VQ1E) 公式(1)
(VS10-VQ0E)/R2＝IM0+IM1 公式(2)
IM0＝IM1＝IM2＝IM3 公式(3)
根据以上公式(1)、公式(2)和公式(3)，在MOS管M0、MOS管M1、MOS管M2和MOS管M3中产生PTAT电流，PTAT电流在电阻R3中产生正温度系数电压，调节电阻R3的值，叠加在PNP三极管Q2(pn结具有负的温度系数)产生与温度无关的带隙电压。其中，VS10为MOS管M10的源极电压，VQ0E为PNP三极管Q0的发射极电压，VS11为MOS管M11的源极电压，VQ1E为PNP三极管Q1的发射极电压，IM0、IM1、IM2和IM3分别为通过所述MOS管M0、MOS管M1、MOS管M2和MOS管M3的电流。
所述共源极放大器控制电路包括，共源级接法的MOS管M9、MOS管M0和MOS管M5，以及电阻R1；其中，所述MOS管M9的源极与所述MOS管M10的源极连接，所述MOS管M9的漏极与所述M5的栅极连接，所述MOS管M9的栅极与所述MOS管M11的漏极连接，所述MOS管M9的栅极作为单端共源极放大器的输入MOS管；R1的两端分别接在MOS管M5的漏极和栅极之间，MOS管M5的源极与MOS管M0的漏极连接，MOS管M0的栅极与MOS管M5的漏极连接，所述R1、M0和M5共同构成所述共源极放大器控制电路的负载，所述共源极放大器控制电路通过调节MOS管M0的栅极与源极之间电压，使MOS管M10的漏极与源极之间电压，以及MOS管M11的漏极与源极之间电压保持一致。
其中，所述MOS管MO的源极与电源电压Vdd连接，所述PNP三极管Q0的集电极与地线gnd相接。
共源极控制电路中MOS管M9作为放大器的输入Mos管，通过调节MOS管M0的栅源电压，控制整个电路中偏置电流的大小。MOS管M0、MOS管M5、电阻R1和MOS管M9一起构成共源极控制电路，MOS管M0、MOS管M5和电阻R1作为共源极放大器的负载，MOS管M9共源极接法作为输入端。
本申请提供的一种共源极放大器控制的带隙基准电路，共源极放大器控制电路由MOS管M5、MOS管M6、MOS管M7和MOS管M8使电流源的VDS(VDS指漏极与源极之间的电压)保持一致，减小Pmos的沟道调至效应。MOS管M0、MOS管M5、电阻R1和MOS管M9构成的共源极放大器通过调节MOS管M0的VGS(VGS指场栅极与源极之间的电压)使MOS管M10的VDS和MOS管M11的VDS保持一致，减小MOS管M10和MOS管M11对电源的依赖性，提高该带隙基准的电源抑制比。
由此可知，本申请提供的一种共源极放大器控制的带隙基准电路在不增加功耗的同时，增加简单共源极单级运放可以得到高电源抑制比的基准电压。具体地说：在传统带隙基准电路的基础上增加共源极单级运放，构成负反馈，保证电中主要MOS管的匹配性。当输入电压升高时，MOS管M10的VDS保持不变，而MOS管M11的VDS升高，造成MOS管M10和MOS管M11的不匹配，通过MOS管M9对MOS管M0的VGS的调节使MOS管M11的VDS保持不变，提高MOS管M10和MOS管M11的匹配性，减小电源依赖性，得到高电源抑制比的带隙基准电压。
与现有技术相比，传统带隙基准电路，直接采用简单运放，通过电流镜像的方式产生PTAT电流，如图1中，MOS管M10和MOS管M11的VDS不同，当输入电压变化时，MOS管M11的VDS基本保持不变，而MOS管M10的VDS随输入电压变化而变化，导致了传统电路对电源有很强的依赖性，因此电源抑制比较差。而本申请提供的一种共源极放大器控制的带隙基准电路，增加了共源极控制电路，MOS管M9采用共源极接法，MOS管M0、MOS管M5和电阻R1构成共源极电路，在传统电路中增加了控制反馈***，使MOS管M10和MOS管M11的VDS始终相等，基本不随输入电压的变化而变化，摆脱了电源电压对该电路的影响，提高了该电路的电源抑制比。该电路的电源抑制比如图4所示，比传统的带隙基准电路的电源抑制比(如图2所示)提高了接近10dB。
由于以上实施方式均是在其他方式之上引用结合进行说明，不同实施例之间均具有相同的部分，本说明书中各个实施例之间相同、相似的部分互相参见即可。在此不再详细阐述。
需要说明的是，在本说明书中，诸如“第一”和“第二”等之类的关系术语仅仅用来将一个实体或者操作与另一个实体或操作区分开来，而不一定要求或暗示这些实体或操作之间存在任何这种实际的关系或顺序。而且，术语“包括”、“包含”或者其任何其他变体意在涵盖非排他性的包含，从而使得包括一系列要素的电路结构、物品或者设备不仅包括那些要素，而且还包括没有明确列出的其他要素，或者是还包括为这种电路结构、物品或者设备所固有的要素。在没有更多限制的情况下，有语句“包括一个……”限定的要素，并不排除在包括所述要素的电路结构、物品或者设备中还存在另外的相同要素。
本领域技术人员在考虑说明书及实践这里发明的公开后，将容易想到本申请的其他实施方案。本申请旨在涵盖本发明的任何变型、用途或者适应性变化，这些变型、用途或者适应性变化遵循本申请的一般性原理并包括本申请未公开的本技术领域中的公知常识或惯用技术手段。说明书和实施例仅被视为示例性的，本申请的真正范围和精神由权利要求的内容指出。以上所述的本申请实施方式并不构成对本申请保护范围的限定。

Claims (8)

1.一种共源极放大器控制的带隙基准电路，其特征在于，包括启动电路、PTAT电流产生电路和共源极放大器控制电路；
所述启动电路，用于保证所述PTAT电流产生电路和共源极放大器控制电路的正常开启；
所述PTAT电流产生电路，包括PNP三极管Q0、PNP三极管Q1、PNP三极管Q2、MOS管M1、MOS管M2、MOS管M3、MOS管M6、MOS管M7、MOS管M8、匹配对管MOS管M10和MOS管M11，以及，电阻R2和电阻R3，其中，所述PNP三极管Q0、PNP三极管Q1和电阻R2用于产生PTAT电流，所述MOS管M1、MOS管M2、MOS管M6和MOS管M7用于保证PNP三极管Q0和PNP三极管Q1中电流相等；
所述共源极放大器控制电路包括，共源级接法的MOS管M9、MOS管M0和MOS管M5，以及电阻R1；其中，所述MOS管M9的源极与所述MOS管M10的源极连接，所述MOS管M9的漏极与所述MOS管M5的栅极连接，所述MOS管M9的栅极与所述MOS管M11的漏极连接，所述MOS管M9的栅极作为单端共源极放大器的输入MOS管；电阻R1的两端分别接在MOS管M5的漏极和栅极之间，MOS管M5的源极与MOS管M0的漏极连接，MOS管M0的栅极与MOS管M5的漏极连接，所述共源极放大器控制电路通过调节MOS管M0的栅极与源极之间电压，使MOS管M10的漏极与源极之间电压，以及MOS管M11的漏极与源极之间电压保持一致。
2.根据权利要求1所述的共源极放大器控制的带隙基准电路，其特征在于，所述启动电路，包括上拉电阻R4、用于在所述启动电路中产生电流的MOS管M12和MOS管M13、用于提供启动电路偏置电流的MOS管M4和MOS管M14，以及，启动电路自关断MOS管M16和MOS管M15。
3.根据权利要求2所述的共源极放大器控制的带隙基准电路，其特征在于，所述上拉电阻R4的一端与MOS管M4的源极连接，所述上拉电阻R4的另一端同时与MOS管M15的漏极、MOS管M13的漏极、MOS管M12的栅极连接；
所述MOS管M4的漏极同时与MOS管M14的漏极和MOS管M14的栅极连接，所述MOS管M4的栅极与所述MOS管M12的漏极连接；所述MOS管M12的源极与所述MOS管M13的源极连接；
所述MOS管M16的栅极与所述MOS管M14的栅极连接，所述MOS管M16的源极与所述MOS管M14的源极连接，所述MOS管M16的漏极与所述MOS管M15的源极连接；
所述MOS管M15的栅极与基准电压Vbg连接。
4.根据权利要求3所述的共源极放大器控制的带隙基准电路，其特征在于，所述PTAT电流产生电路中的MOS管M1、MOS管M2、MOS管M3、MOS管M6、MOS管M7与所述共源极放大器控制电路中的MOS管M0和MOS管M5组成电流镜。
5.根据权利要求4所述的共源极放大器控制的带隙基准电路，其特征在于，所述MOS管M0的源极同时与所述MOS管M1的源极、MOS管M2的源极、MOS管M3的源极和MOS管M4的源极连接，所述MOS管M0的栅极同时与所述MOS管M1的栅极、MOS管M2的栅极、MOS管M3的栅极和MOS管M12的漏极连接；
MOS管M5的栅极同时与MOS管M6的栅极、MOS管M7的栅极、MOS管M8的栅极和MOS管M13的漏极连接；
所述MOS管M6的源极与MOS管M1的漏极连接，MOS管M7的源极与MOS管M2的漏极连接，MOS管M8的源极与MOS管M3的漏极连接。
6.根据权利要求5所述的共源极放大器控制的带隙基准电路，其特征在于，所述MOS管M10的漏极同时与MOS管M6的漏极和MOS管M10的栅极连接，所述MOS管M10的栅极与MOS管M11的栅极连接；
电阻R2的一端同时与MOS管M10的源极和MOS管M12的源极连接，电阻R2的另一端与PNP三极管Q0的发射连接；
PNP三极管Q0的基极、PNP三极管Q0的集电极、PNP三极管Q1的集电极、PNP三极管Q2的基极和PNP三极管Q2的集电极同时与MOS管M14的源极连接；
PNP三极管Q1的基极与PNP三极管Q0的基极连接，PNP三极管Q1的发射极与MOS管M11的源极连接；
PNP三极管Q2的发射极与电阻R3的一端连接，电阻R3的另一端同时与MOS管M8的漏极和基准电压Vbg连接。
7.根据权利要求6所述的共源极放大器控制的带隙基准电路，其特征在于，所述MOS管MO的源极与电源电压Vdd连接。
8.根据权利要求7所述的共源极放大器控制的带隙基准电路，其特征在于，所述PNP三极管Q0的集电极与地线gnd相接。
CN202011450670.5A 2020-12-09 2020-12-09 一种共源极放大器控制的带隙基准电路 Pending CN112486240A (zh)

Priority Applications (1)

Application Number Priority Date Filing Date Title
CN202011450670.5A CN112486240A (zh) 2020-12-09 2020-12-09 一种共源极放大器控制的带隙基准电路

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
CN202011450670.5A CN112486240A (zh) 2020-12-09 2020-12-09 一种共源极放大器控制的带隙基准电路

Publications (1)

Publication Number Publication Date
CN112486240A true CN112486240A (zh) 2021-03-12

Family

ID=74941513

Family Applications (1)

Application Number Title Priority Date Filing Date
CN202011450670.5A Pending CN112486240A (zh) 2020-12-09 2020-12-09 一种共源极放大器控制的带隙基准电路

Country Status (1)

Country Link
CN (1) CN112486240A (zh)

Citations (6)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
CN102200795A (zh) * 2010-03-25 2011-09-28 上海沙丘微电子有限公司 高压带隙基准及其启动电路
CN104122918A (zh) * 2013-04-26 2014-10-29 中国科学院深圳先进技术研究院 带隙基准电路
CN104977963A (zh) * 2015-07-08 2015-10-14 北京兆易创新科技股份有限公司 一种无运放低功耗高电源抑制比的带隙基准电路
CN205485709U (zh) * 2016-04-05 2016-08-17 厦门新页微电子技术有限公司 一种无需运算放大器的带隙基准电路
CN107870649A (zh) * 2017-12-19 2018-04-03 峰岹科技（深圳）有限公司 基准电压电路与集成电路
CN110888485A (zh) * 2019-10-09 2020-03-17 芯创智（北京）微电子有限公司 一种自偏置的带隙基准电路

Patent Citations (6)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
CN102200795A (zh) * 2010-03-25 2011-09-28 上海沙丘微电子有限公司 高压带隙基准及其启动电路
CN104122918A (zh) * 2013-04-26 2014-10-29 中国科学院深圳先进技术研究院 带隙基准电路
CN104977963A (zh) * 2015-07-08 2015-10-14 北京兆易创新科技股份有限公司 一种无运放低功耗高电源抑制比的带隙基准电路
CN205485709U (zh) * 2016-04-05 2016-08-17 厦门新页微电子技术有限公司 一种无需运算放大器的带隙基准电路
CN107870649A (zh) * 2017-12-19 2018-04-03 峰岹科技（深圳）有限公司 基准电压电路与集成电路
CN110888485A (zh) * 2019-10-09 2020-03-17 芯创智（北京）微电子有限公司 一种自偏置的带隙基准电路

Similar Documents

Publication Publication Date Title
CN108235744B (zh) 低压差线性稳压电路
CN110362144B (zh) 基于指数补偿的低温漂高电源抑制比带隙基准电路
WO2019104467A1 (zh) 稳压器以及电源
Ng et al. A Sub-1 V, 26$\mu $ W, Low-Output-Impedance CMOS Bandgap Reference With a Low Dropout or Source Follower Mode
WO2020156588A1 (zh) 电压基准源电路及低功耗电源***
CN111190453A (zh) 高电源抑制比基准电路
CN109491433B (zh) 一种适用于图像传感器的基准电压源电路结构
CN112181036B (zh) 一种用于抗辐射场景的电压和电流基准电路
CN113377147A (zh) 一种亚阈值带隙基准电压源电路
JPH06326528A (ja) 差動増幅器およびそれを備えたバンドギャップ電圧発生器
CN112462835B (zh) 低压线性稳压器
CN108227815B (zh) 应用于低电压输出的自适应动态偏置ldo电路
TWI716323B (zh) 電壓產生器
CN116382402B (zh) 带隙基准电压产生电路和集成电路
CN111293876B (zh) 一种电荷泵的线性化电路
CN219016862U (zh) 一种指数型温度补偿的无运放带隙基准电路
CN115079762B (zh) 低压差线性稳压器电路
CN111381625A (zh) 一种基准源电路
CN101364122B (zh) 同时提供精准电压与精准电流的参考电路
CN112486240A (zh) 一种共源极放大器控制的带隙基准电路
CN115840486A (zh) 一种曲率补偿带隙基准电路
Cao et al. A 2.47-10V curvature-corrected bandgap reference for LDO
CN114489213A (zh) 线性稳压电路
CN114661086A (zh) 一种带隙基准电压源电路
CN113031694B (zh) 一种低功耗的低压差线性稳压器及其控制电路

Legal Events

Date Code Title Description
PB01 Publication
PB01 Publication
SE01 Entry into force of request for substantive examination
SE01 Entry into force of request for substantive examination
WD01 Invention patent application deemed withdrawn after publication
WD01 Invention patent application deemed withdrawn after publication

Application publication date: 20210312