CN112445744A - I2c通信 - Google Patents

I2c通信 Download PDF

Info

Publication number
CN112445744A
CN112445744A CN202010883545.7A CN202010883545A CN112445744A CN 112445744 A CN112445744 A CN 112445744A CN 202010883545 A CN202010883545 A CN 202010883545A CN 112445744 A CN112445744 A CN 112445744A
Authority
CN
China
Prior art keywords
communication
rising edge
receiving device
clock signal
register
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Granted
Application number
CN202010883545.7A
Other languages
English (en)
Other versions
CN112445744B (zh
Inventor
Y·马尼奥
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
STMicroelectronics Grand Ouest SAS
Original Assignee
STMicroelectronics Grand Ouest SAS
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by STMicroelectronics Grand Ouest SAS filed Critical STMicroelectronics Grand Ouest SAS
Publication of CN112445744A publication Critical patent/CN112445744A/zh
Application granted granted Critical
Publication of CN112445744B publication Critical patent/CN112445744B/zh
Active legal-status Critical Current
Anticipated expiration legal-status Critical

Links

Images

Classifications

    • G—PHYSICS
    • G06—COMPUTING; CALCULATING OR COUNTING
    • G06F—ELECTRIC DIGITAL DATA PROCESSING
    • G06F13/00—Interconnection of, or transfer of information or other signals between, memories, input/output devices or central processing units
    • G06F13/38—Information transfer, e.g. on bus
    • G06F13/42—Bus transfer protocol, e.g. handshake; Synchronisation
    • G06F13/4282—Bus transfer protocol, e.g. handshake; Synchronisation on a serial bus, e.g. I2C bus, SPI bus
    • G06F13/4291—Bus transfer protocol, e.g. handshake; Synchronisation on a serial bus, e.g. I2C bus, SPI bus using a clocked protocol
    • G—PHYSICS
    • G06—COMPUTING; CALCULATING OR COUNTING
    • G06F—ELECTRIC DIGITAL DATA PROCESSING
    • G06F13/00—Interconnection of, or transfer of information or other signals between, memories, input/output devices or central processing units
    • G06F13/38—Information transfer, e.g. on bus
    • G06F13/42—Bus transfer protocol, e.g. handshake; Synchronisation
    • G06F13/4282—Bus transfer protocol, e.g. handshake; Synchronisation on a serial bus, e.g. I2C bus, SPI bus
    • G—PHYSICS
    • G06—COMPUTING; CALCULATING OR COUNTING
    • G06F—ELECTRIC DIGITAL DATA PROCESSING
    • G06F1/00—Details not covered by groups G06F3/00 - G06F13/00 and G06F21/00
    • G06F1/04—Generating or distributing clock signals or signals derived directly therefrom
    • G—PHYSICS
    • G06—COMPUTING; CALCULATING OR COUNTING
    • G06F—ELECTRIC DIGITAL DATA PROCESSING
    • G06F13/00—Interconnection of, or transfer of information or other signals between, memories, input/output devices or central processing units
    • G06F13/14—Handling requests for interconnection or transfer
    • G06F13/20—Handling requests for interconnection or transfer for access to input/output bus
    • G06F13/24—Handling requests for interconnection or transfer for access to input/output bus using interrupt
    • G—PHYSICS
    • G06—COMPUTING; CALCULATING OR COUNTING
    • G06F—ELECTRIC DIGITAL DATA PROCESSING
    • G06F9/00—Arrangements for program control, e.g. control units
    • G06F9/06—Arrangements for program control, e.g. control units using stored programs, i.e. using an internal store of processing equipment to receive or retain programs
    • G06F9/30—Arrangements for executing machine instructions, e.g. instruction decode
    • G06F9/30098—Register arrangements
    • G06F9/30101—Special purpose registers
    • G—PHYSICS
    • G06—COMPUTING; CALCULATING OR COUNTING
    • G06F—ELECTRIC DIGITAL DATA PROCESSING
    • G06F9/00—Arrangements for program control, e.g. control units
    • G06F9/06—Arrangements for program control, e.g. control units using stored programs, i.e. using an internal store of processing equipment to receive or retain programs
    • G06F9/46—Multiprogramming arrangements
    • G06F9/48—Program initiating; Program switching, e.g. by interrupt
    • G06F9/4806—Task transfer initiation or dispatching
    • G06F9/4812—Task transfer initiation or dispatching by interrupt, e.g. masked
    • G06F9/4825—Interrupt from clock, e.g. time of day
    • G—PHYSICS
    • G06—COMPUTING; CALCULATING OR COUNTING
    • G06F—ELECTRIC DIGITAL DATA PROCESSING
    • G06F2213/00—Indexing scheme relating to interconnection of, or transfer of information or other signals between, memories, input/output devices or central processing units
    • G06F2213/0016—Inter-integrated circuit (I2C)

Landscapes

  • Engineering & Computer Science (AREA)
  • Theoretical Computer Science (AREA)
  • Physics & Mathematics (AREA)
  • General Engineering & Computer Science (AREA)
  • General Physics & Mathematics (AREA)
  • Software Systems (AREA)
  • Information Transfer Systems (AREA)
  • Dc Digital Transmission (AREA)
  • Small-Scale Networks (AREA)

Abstract

本公开涉及I2C通信。一种通过I2C总线在发射设备和接收设备之间的通信方法，其中：记录I2C总线的时钟信号的上升沿，该上升沿紧接在I2C通信的起始条件之后；并且当在接收设备内产生中断时，接收设备验证是否记录了上升沿。

Description

I2C通信
相关申请的交叉引用
本申请要求2019年8月28日提交的法国专利申请第1909470号的权益，该申请通过引用结合于此。
技术领域
本公开总体上涉及通信，并且尤其涉及I2C通信。
背景技术
计算机总线是几个电子设备之间的数据传输设备，例如在同一电子***的几个部件之间。总线通常包括一条或多条适合于传输不同类型的信号，例如地址信号、数据信号、时钟信号等的电缆。每个数据总线由定义逻辑数据如何在设备之间交换的通信协议来实现。
在现有的不同通信总线和协议中，I2C(Inter-Integrated Circuit)技术是包括双向串行总线的通信技术。发送或接收的几个电子设备可以连接到这条总线。配置用于I2C技术的总线使用两根数据传输电缆。
希望能够至少部分地改进使用配置用于I2C通信的总线的已知通信技术。
发明内容
本公开总体上涉及电子设备和***。更具体地，本说明书涉及电子设备和/或***之间的通信方法。
本申请的实施例提供了更可靠的通信技术，并且提供了使用配置用于I2C通信的总线的可靠通信技术。
一个实施例使用配置用于I2C通信的总线来解决已知通信技术的所有或一些缺点。
一个实施例提供了一种通过I2C总线在发射设备和接收设备之间的通信方法，其中：记录I2C总线的时钟信号的上升沿，该上升沿紧接在I2C通信的起始条件之后；并且当在接收设备内产生中断时，接收设备验证在接收设备中断时是否记录了上升沿。
根据一个实施例，起始条件是在时钟信号的高状态期间数据信号的下降沿。
根据一个实施例，当接收设备接收到被发送到I2C通信的每个起始条件的软件中断时，在接收设备内产生中断。
根据一个实施例，如果接收设备检测到上升沿没有被记录，则接收设备读取数据信号的数据。
根据一个实施例，如果接收设备检测到上升沿已经被记录，则接收设备等待I2C通信的停止条件。
根据一个实施例，停止条件是在时钟信号的高状态期间数据信号的上升沿。
根据一个实施例，上升沿被存储在寄存器中。
根据一个实施例，寄存器是属于***的通用输入/输出寄存器的寄存器。
根据一个实施例，发射设备和接收设备属于该***。
根据一个实施例，该***是微处理器。
附图说明
上述特征和优点以及其它特征和优点将在以下参考附图以说明而非限制的方式给出的特定实施例的描述中详细描述，在附图中：
图1以框图形式示意性地示出了I2C通信；
图2示出了示意图1的I2C通信的步骤的流程图；
图3示出了图1的I2C通信的信号时序图；和
图4以框图形式示意性地示出了I2C通信的实施例。
具体实施方式
在各附图中，相同的特征已经由相同的参考标号标出。特别地，在各种实施例中共同的结构和/或功能特征可以具有相同的参考标号，并且可以设置相同的结构、尺寸和材料特性。
为了清楚起见，仅详细说明和描述了对理解在本文中描述的实施例有用的操作和元件。
除非另有指示，当提及连接在一起的两个元件时，这表示没有除导体之外的任何中间元件的直接连接，并且当提及耦接在一起的两个元件时，这表示这两个元件可以连接或者它们可以经由一个或多个其它元件耦接。
在以下公开中，除非另有指示，当参考诸如术语“前”、“后”、“上”、“下”、“左”、“右”等的绝对位置限定符，或诸如术语“在…上”，“在…下”，“高于”，“低于”等的相对位置限定符，或诸如“水平”、“垂直”等的定向限定符时，参考图中所示的定向。
除非另有说明，表达“大约”、“大致”，“基本上”和“以…的顺序”表示在10％以内，并且优选在5％以内。
在本说明书中提到的信号是包括分别对应于逻辑数据“1”和“0”的高状态和低状态的模拟信号。除非另有说明，否则高状态表示例如等于电源电压的高电压电平。除非另有说明，否则低状态表示低电压电平，例如等于参考电压，例如地。
在本说明书的其余部分中，I2C通信是指通过配置用于I2C技术的总线(下文中表示为I2C总线)链接的两个电子设备之间的通信。
图1以框图形式示意性地示出了两个电子设备1和2之间的I2C通信。
设备1(主(MASTER))是I2C通信中的发射设备或主设备，并且设备2(从(SLAVE))是I2C通信中的接收设备或从设备。发射设备是向接收设备发送命令，例如数据读或写命令的设备。设备1和2例如是相同电路的部件，或者是相同电子***的两个电子电路。
两个设备通过I2C总线3连接，在图1中用虚线表示。总线3包括两条传输信号SCL和SDA的电缆。在通信I2C期间，信号SCL是其时钟频率由发射设备1施加的时钟信号。在I2C通信期间，信号SDA是双向数据信号，即发送不相关地来自设备1或设备2的数据的信号。
根据一种变体，I2C总线可以链接两个以上的设备。例如，I2C总线可以将多个从设备链接到一个主设备，或将多个主设备链接到一个从设备，或将多个从设备链接到多个主设备。
图2示出了一流程图，该流程图示出了结合图1描述的设备1和2之间的I2C通信的步骤。
在设备1和2之间的I2C通信开始之前，信号SCL和SDA不被使用，并且保持在高电平，例如通过上拉电阻(图2中未显示)。
在初始步骤10(起始条件)中，设备1和2之间的I2C通信开始。为此，发射设备1发送起始条件。例如，当信号SCL处于高电平时，通过信号SDA的下降沿来定义I2C通信的起始条件。
由发射设备1施加的起始条件在接收设备2中产生软件中断。该中断导致通知接收设备2I2C通信正在开始。换句话说，中断导致“唤醒”设备2。
一旦起始条件已经通过，设备1就经由信号SCL发送时钟信号。因此，信号SCL在起始条件之后具有第一下降沿并变为低电平。起始条件与信号SCL的第一个下降沿之间的持续时间d(如图3所示)取决于设备1和所使用的I2C通信模式。有几种I2C通信模式，每种模式对应于不同的时钟频率。作为示例，在标准模式下，时钟频率例如为100kHz数量级，在快速模式下，时钟频率例如为400kHz数量级，并且在快速模式+下，时钟频率为1000kHz数量级。持续时间d例如在快速模式下约为600ns。持续时间d通常非常短，因此验证起始条件的实现可能是困难的。
在步骤11(地址)中，发射设备1经由信号SDA发送发射设备1希望与其通信的接收设备的地址。作为示例，设备1发送以7比特编码的地址数据。为了读取该数据，接收设备2在信号SCL的每个上升沿读取信号SDA的数据。
在步骤12(操作)中，发射设备1向其地址在步骤11中被发送的接收设备发送数据，该数据指示发射设备1将被要求执行的操作。作为示例，设备1经由信号SDA发送包括1比特的数据。作为示例，设备1可以请求的操作是数据的读取和写入。
在步骤13(确认？)中，如果设备1在步骤11中发送的地址对应于设备2的地址，则设备2向设备1发送确认数据(输出Y)。接下来的步骤是步骤14(通信)。否则(输出N)，设备不发送确认数据，并且通信停止，接下来的步骤是步骤15(结束条件)。由设备2发送的确认数据例如是信号SDA的低状态的放置。
在步骤14中，设备1和2例如通过交换命令和数据进行通信。
在步骤15中，设备1和2已经完成数据和命令的交换，发射设备1发送停止条件。例如，当信号SCL处于高电平时，通过信号SDA的上升沿来定义I2C通信的停止条件。然后完成设备1和2之间的I2C通信。
图3示出了设备1和2之间示例I2C通信开始期间信号SCL和SDA的时序图。
在初始时刻t0，信号SCL和SDA处于高电平。
在时刻t1，设备1发送起始条件，且信号SDA进入低状态。在接收设备2内产生中断。持续时间d如图3所示。
在时刻t2，信号SCL具有第一上升沿。设备2开始读取由发射设备1发送的地址。在时刻t2、t3、t4、t5、t6、t7和t8读取以下数据，每个时刻对应于信号SCL的上升沿。在图3的示例中，设备1经由信号SDA发送的二进制数据是“0101110”，该数据是地址。该地址后面是指定要执行的操作的位，在图1的情况下，该位是“0”，例如，它指定写入操作。
在某些情况下，接收设备2可能不会对发射设备1的起始条件所发送的干预作出快速反应。作为示例，设备2可以处于待机模式或其不能被中断的模式中，或者其可以处于执行不能被中断的操作的过程中。当接收设备2对起始条件反应较晚时，它可能错过信号SCL的第一下降沿和上升沿，并且因此仅读取发射设备1发送的数据的一部分，并且特别是地址的一部分。结合图4描述的实施例使得解决该缺点成为可能。
图4以框图形式示意性地示出了两个电子设备4和5之间的I2C通信的实施例。
设备4(主)是I2C通信中的发射设备或主设备，并且设备5(从)是I2C通信中的接收设备或从设备。设备4和5例如是同一电路的部件，或者是同一电子***的两个电子电路。
两个设备4和5通过I2C总线6链接，在图4中用虚线表示。总线6与参照图1描述的总线3相同，并且因此包括两条传输信号SCL和SDA的电缆。
接收设备5还被配置为读取写入寄存器7(REGISTER)中的数据。寄存器7被配置为根据I2C通信的起始条件检测并记录信号SCL的第一上升沿。
根据一个实施例，寄存器7在设备4和5之外。寄存器7例如可以是设备4和5也属于的电子***的一部分。寄存器7例如可以是微处理器的通用输入/输出(GPIO)寄存器的一部分。
设备4和5之间的I2C通信以类似于关于图2和图3所描述的方式工作，不同之处在于，每次接收设备5接收到中断时，它都验证寄存器7的状态，以便确定信号SCL在起始条件之后的第一个上升沿是否已经发生。
本实施例的一个优点在于，每次接收设备5接收到来自I2C通信的起始条件的中断时，它可以验证信号SCL的第一上升沿是否已经发生。如果还没有发生，这意味着设备5及时发出了警报，并且一比特都没有漏掉。如果已经发生，这意味着设备5发出警报太晚，在这种情况下，它必须等待I2C通信的停止条件。接收设备5不再监视由数据信号SDA发送的数据，因为它已经太晚地发出了警报，它可能已经丢失了部分发送的数据，或者它可能进入了本不打算用于它的通信。
结合图4描述的实施例具有另一优点。在某些情况下，几个接收设备可以通过I2C总线连接到一个发射设备。当其中一个接收设备对起始条件反应较晚，并取一系列位作为其地址时，可能会发生错误。在这种情况下，它可能会干扰与它无关的通信，这会导致故障。对于图4所述的实施例，响应较晚的接收设备知道其延迟，并且不会将一系列位误认为是其地址。
已经描述了各种实施例和变型。本领域技术人员将理解，可以组合这些实施例的某些特征，并且本领域技术人员将容易想到其它变型。
最后，本文描述的实施例和变型的实际实现在本领域技术人员基于上文提供的功能描述的能力范围内。

Claims (20)

1.一种通过集成电路间(I2C)总线在发射设备和接收设备之间的通信方法，所述方法包括：
记录紧接在I2C通信的起始条件之后的、所述I2C总线的时钟信号的上升沿；以及
当在所述接收设备内产生中断时，由所述接收设备验证所述上升沿是否被记录。
2.根据权利要求1所述的方法，其中所述起始条件是在所述时钟信号的高状态期间数据信号的下降沿。
3.根据权利要求1所述的方法，其中当所述接收设备接收到被发送到I2C通信的每个起始条件的软件中断时，中断在所述接收设备内被产生。
4.根据权利要求1所述的方法，其中响应于确定所述上升沿未被记录，读取数据信号的数据。
5.根据权利要求1所述的方法，其中响应于确定所述上升沿已经被记录，等待所述I2C通信的停止条件。
6.根据权利要求5所述的方法，其中所述停止条件是在所述时钟信号的高状态期间数据信号的上升沿。
7.根据权利要求1所述的方法，其中所述上升沿被存储在寄存器中。
8.根据权利要求7所述的方法，其中所述寄存器是属于***的通用输入/输出寄存器的寄存器。
9.根据权利要求8所述的方法，其中所述发射设备和所述接收设备属于***。
10.根据权利要求9所述的方法，其中所述***是微处理器。
11.一种通过集成电路间(I2C)总线在发射设备和接收设备之间的通信方法，所述方法包括：
在检测到所述I2C通信的数据信号的下降沿之后产生中断；
基于存储在寄存器中的值，确定是否发生了指示所述I2C总线上的时钟信号的上升沿的事件；以及
响应于确定指示所述时钟信号的上升沿的事件没有发生，读取所述数据信号的数据。
12.根据权利要求11所述的方法，还包括：
存储紧接在I2C通信的起始条件之后的、所述I2C总线上的所述时钟信号的上升沿的检测，其中所述起始条件是在所述时钟信号的高状态期间所述数据信号的下降沿。
13.根据权利要求11所述的方法，其中当所述接收设备接收到被发送到I2C通信的每个起始条件的软件中断时，所述中断在所述接收设备内被生成。
14.根据权利要求11所述的方法，其中响应于确定指示所述时钟信号的所述上升沿的所述事件已经发生，等待所述I2C通信的停止条件。
15.根据权利要求14所述的方法，其中所述停止条件是在所述时钟信号的高状态期间所述数据信号的上升沿。
16.根据权利要求11所述的方法，其中所述寄存器是属于***的通用输入/输出寄存器的寄存器，其中所述发射设备和所述接收设备属于***，并且其中所述***是微处理器。
17.一种电子部件，包括：
接收设备，通过集成电路间(I2C)总线被耦接到发射设备；
寄存器，存储指示所述I2C总线上的时钟信号的上升沿的出现的值；
处理器；
存储器，存储要在所述处理器中执行的程序，所述程序包括指令，以使所述处理器：
在检测到所述I2C通信的数据信号的下降沿之后产生中断；
基于存储在所述寄存器中的值，确定指示所述I2C总线上的所述时钟信号的上升沿的事件是否已经发生；
响应于确定指示所述时钟信号的上升沿的事件没有发生，读取所述数据信号的数据。
18.根据权利要求17所述的电子部件，其中响应于确定指示所述时钟信号的上升沿的事件已经发生，等待所述I2C通信的停止条件。
19.根据权利要求18所述的电子部件，其中所述停止条件是在所述时钟信号的高状态期间所述数据信号的上升沿。
20.根据权利要求17所述的电子部件，其中所述寄存器是属于包括所述发射设备和所述接收设备的***的通用输入/输出寄存器的硬件寄存器。
CN202010883545.7A 2019-08-28 2020-08-28 I2c通信 Active CN112445744B (zh)

Applications Claiming Priority (2)

Application Number Priority Date Filing Date Title
FR1909470 2019-08-28
FR1909470A FR3100349B1 (fr) 2019-08-28 2019-08-28 Communication sur bus I2C

Publications (2)

Publication Number Publication Date
CN112445744A true CN112445744A (zh) 2021-03-05
CN112445744B CN112445744B (zh) 2024-04-02

Family

ID=68582003

Family Applications (1)

Application Number Title Priority Date Filing Date
CN202010883545.7A Active CN112445744B (zh) 2019-08-28 2020-08-28 I2c通信

Country Status (3)

Country Link
US (1) US11580052B2 (zh)
CN (1) CN112445744B (zh)
FR (1) FR3100349B1 (zh)

Families Citing this family (1)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
CN114020679B (zh) * 2021-11-12 2023-11-07 中国船舶集团有限公司第七一一研究所 I2c总线控制电路及用于船舶的电路***

Citations (6)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
CN1821914A (zh) * 2006-01-13 2006-08-23 深圳创维－Rgb电子有限公司 I2c总线从控制器软实现方法
US20080195783A1 (en) * 2005-04-29 2008-08-14 Nxp B.V. 12c Slave/Master Interface Enhancement Using State Machines
CN101399635A (zh) * 2008-09-28 2009-04-01 中兴通讯股份有限公司 通讯波特率自适应方法、装置以及主机
CN101969721A (zh) * 2010-09-16 2011-02-09 深圳市明微电子股份有限公司 双线数据传输的方法及装置
US20120311211A1 (en) * 2010-01-18 2012-12-06 Zte Corporation Method and system for controlling inter-integrated circuit (i2c) bus
US20190155776A1 (en) * 2017-11-20 2019-05-23 Fujitsu Limited Transmission apparatus and transmission method

Family Cites Families (8)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US7171461B2 (en) * 1996-07-23 2007-01-30 Server Technology, Inc. Network remote power management outlet strip
KR100684553B1 (ko) * 2006-01-12 2007-02-22 엠텍비젼 주식회사 듀얼 포트 메모리와 결합되는 마이크로 프로세서
DE102006004346A1 (de) * 2006-01-30 2007-10-18 Deutsche Thomson-Brandt Gmbh Datenbusschnittstelle mit abschaltbarem Takt
TWI397896B (zh) * 2009-01-14 2013-06-01 Novatek Microelectronics Corp 使用單一資料致能訊號來控制顯示器時序之方法及相關時序控制電路
WO2013052886A2 (en) * 2011-10-05 2013-04-11 Analog Devices, Inc. Two-wire communication system for high-speed data and power distribution
JP2016004388A (ja) * 2014-06-16 2016-01-12 富士通株式会社 通信システム及び電子回路
GB2537856A (en) * 2015-04-28 2016-11-02 Nordic Semiconductor Asa Communication between intergrated circuits
CN105426338A (zh) * 2015-10-30 2016-03-23 深圳市芯海科技有限公司 一种i2c唤醒mcu电路及唤醒方法

Patent Citations (6)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US20080195783A1 (en) * 2005-04-29 2008-08-14 Nxp B.V. 12c Slave/Master Interface Enhancement Using State Machines
CN1821914A (zh) * 2006-01-13 2006-08-23 深圳创维－Rgb电子有限公司 I2c总线从控制器软实现方法
CN101399635A (zh) * 2008-09-28 2009-04-01 中兴通讯股份有限公司 通讯波特率自适应方法、装置以及主机
US20120311211A1 (en) * 2010-01-18 2012-12-06 Zte Corporation Method and system for controlling inter-integrated circuit (i2c) bus
CN101969721A (zh) * 2010-09-16 2011-02-09 深圳市明微电子股份有限公司 双线数据传输的方法及装置
US20190155776A1 (en) * 2017-11-20 2019-05-23 Fujitsu Limited Transmission apparatus and transmission method

Non-Patent Citations (1)

* Cited by examiner, † Cited by third party
Title
颜学超: "一种实时时钟芯片的设计", 《中国优秀博硕士学位论文全文数据库 (硕士) 信息科技辑》, 15 May 2006 (2006-05-15), pages 135 - 131 *

Also Published As

Publication number Publication date
US20210064567A1 (en) 2021-03-04
CN112445744B (zh) 2024-04-02
US11580052B2 (en) 2023-02-14
FR3100349A1 (fr) 2021-03-05
FR3100349B1 (fr) 2022-07-08

Similar Documents

Publication Publication Date Title
CN106681953B (zh) 使用i2c总线与主机连接的从机及其通信方法
US6205501B1 (en) Apparatus and method for handling universal serial bus control transfers
US6842806B2 (en) Method and apparatus for interconnecting wired-AND buses
US6157975A (en) Apparatus and method for providing an interface to a compound Universal Serial Bus controller
EP1764703B1 (en) A system for providing access to multiple data buffers of a data retaining and processing device
US7562172B2 (en) I2C Slave/master interface enhancement using state machines
JP6629215B2 (ja) マルチマスターバスプロトコルのための方法および装置
US9645898B2 (en) Storage control device and control device for detecting abnormality of signal line
CN111061587A (zh) 一种i2c总线的通信控制方法、装置、设备及存储介质
CN110896372B (zh) 一种i2c链路切换方法、终端及存储介质
JPH06324977A (ja) データ転送方法
US9542251B2 (en) Error detection on a low pin count bus
WO2012046634A1 (ja) 電子装置およびシリアルデータ通信方法
WO2007030978A1 (fr) Procede, appareil de reinitialisation et equipement pour effectuer la reinitialisation d'un dispositif maitre dans un bus i2c
CN112445744B (zh) I2c通信
US20080244129A1 (en) Master device of two-wire bus providing release function for clock line and method thereof
WO2011106016A1 (en) Restoring stability to an unstable bus
TW202031039A (zh) 應用在主裝置與從裝置之間的資料傳輸及處理方法、應用於從裝置的資料處理方法、以及用於資料處理的從裝置
US7945714B2 (en) Apparatus and method of tracing descriptors in host controller
US11023023B2 (en) Start-and-stop detecting apparatus and method for I3C bus
EP2075943B1 (en) Methods and systems for error detection of data transmission
EP3459189B1 (en) Communication apparatus, communication method, program, and communication system
KR101260313B1 (ko) 전자장치 및 그 데이터 송수신방법과, 슬레이브 장치 및복수의 장치 간의 통신방법
JP2000231539A (ja) データ転送システムおよびデータ転送方法
CN111581140B (zh) 数据传输及处理方法以及从装置

Legal Events

Date Code Title Description
PB01 Publication
PB01 Publication
SE01 Entry into force of request for substantive examination
SE01 Entry into force of request for substantive examination
GR01 Patent grant
GR01 Patent grant