CN112436748A - 一种基于cpld的数字式正弦波电路 - Google Patents

一种基于cpld的数字式正弦波电路 Download PDF

Info

Publication number
CN112436748A
CN112436748A CN202011287712.8A CN202011287712A CN112436748A CN 112436748 A CN112436748 A CN 112436748A CN 202011287712 A CN202011287712 A CN 202011287712A CN 112436748 A CN112436748 A CN 112436748A
Authority
CN
China
Prior art keywords
cpld
sine wave
filter circuit
signal
output
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Granted
Application number
CN202011287712.8A
Other languages
English (en)
Other versions
CN112436748B (zh
Inventor
张海宝
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Tianjin Jinhang Computing Technology Research Institute
Original Assignee
Tianjin Jinhang Computing Technology Research Institute
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Tianjin Jinhang Computing Technology Research Institute filed Critical Tianjin Jinhang Computing Technology Research Institute
Priority to CN202011287712.8A priority Critical patent/CN112436748B/zh
Publication of CN112436748A publication Critical patent/CN112436748A/zh
Application granted granted Critical
Publication of CN112436748B publication Critical patent/CN112436748B/zh
Active legal-status Critical Current
Anticipated expiration legal-status Critical

Links

Images

Classifications

    • H—ELECTRICITY
    • H02—GENERATION; CONVERSION OR DISTRIBUTION OF ELECTRIC POWER
    • H02M—APPARATUS FOR CONVERSION BETWEEN AC AND AC, BETWEEN AC AND DC, OR BETWEEN DC AND DC, AND FOR USE WITH MAINS OR SIMILAR POWER SUPPLY SYSTEMS; CONVERSION OF DC OR AC INPUT POWER INTO SURGE OUTPUT POWER; CONTROL OR REGULATION THEREOF
    • H02M7/00—Conversion of ac power input into dc power output; Conversion of dc power input into ac power output
    • H02M7/42—Conversion of dc power input into ac power output without possibility of reversal
    • H02M7/44—Conversion of dc power input into ac power output without possibility of reversal by static converters
    • H02M7/48—Conversion of dc power input into ac power output without possibility of reversal by static converters using discharge tubes with control electrode or semiconductor devices with control electrode
    • H02M7/501—Conversion of dc power input into ac power output without possibility of reversal by static converters using discharge tubes with control electrode or semiconductor devices with control electrode sinusoidal output voltages being obtained by the combination of several pulse-voltages having different amplitude and width
    • H—ELECTRICITY
    • H02—GENERATION; CONVERSION OR DISTRIBUTION OF ELECTRIC POWER
    • H02M—APPARATUS FOR CONVERSION BETWEEN AC AND AC, BETWEEN AC AND DC, OR BETWEEN DC AND DC, AND FOR USE WITH MAINS OR SIMILAR POWER SUPPLY SYSTEMS; CONVERSION OF DC OR AC INPUT POWER INTO SURGE OUTPUT POWER; CONTROL OR REGULATION THEREOF
    • H02M1/00—Details of apparatus for conversion
    • H02M1/12—Arrangements for reducing harmonics from ac input or output
    • H—ELECTRICITY
    • H02—GENERATION; CONVERSION OR DISTRIBUTION OF ELECTRIC POWER
    • H02M—APPARATUS FOR CONVERSION BETWEEN AC AND AC, BETWEEN AC AND DC, OR BETWEEN DC AND DC, AND FOR USE WITH MAINS OR SIMILAR POWER SUPPLY SYSTEMS; CONVERSION OF DC OR AC INPUT POWER INTO SURGE OUTPUT POWER; CONTROL OR REGULATION THEREOF
    • H02M7/00—Conversion of ac power input into dc power output; Conversion of dc power input into ac power output
    • H02M7/42—Conversion of dc power input into ac power output without possibility of reversal
    • H02M7/44—Conversion of dc power input into ac power output without possibility of reversal by static converters
    • H02M7/48—Conversion of dc power input into ac power output without possibility of reversal by static converters using discharge tubes with control electrode or semiconductor devices with control electrode
    • H02M7/53—Conversion of dc power input into ac power output without possibility of reversal by static converters using discharge tubes with control electrode or semiconductor devices with control electrode using devices of a triode or transistor type requiring continuous application of a control signal
    • H02M7/537—Conversion of dc power input into ac power output without possibility of reversal by static converters using discharge tubes with control electrode or semiconductor devices with control electrode using devices of a triode or transistor type requiring continuous application of a control signal using semiconductor devices only, e.g. single switched pulse inverters
    • H02M7/539—Conversion of dc power input into ac power output without possibility of reversal by static converters using discharge tubes with control electrode or semiconductor devices with control electrode using devices of a triode or transistor type requiring continuous application of a control signal using semiconductor devices only, e.g. single switched pulse inverters with automatic control of output wave form or frequency
    • H02M7/5395—Conversion of dc power input into ac power output without possibility of reversal by static converters using discharge tubes with control electrode or semiconductor devices with control electrode using devices of a triode or transistor type requiring continuous application of a control signal using semiconductor devices only, e.g. single switched pulse inverters with automatic control of output wave form or frequency by pulse-width modulation

Landscapes

  • Engineering & Computer Science (AREA)
  • Power Engineering (AREA)
  • Networks Using Active Elements (AREA)
  • Manipulation Of Pulses (AREA)

Abstract

本发明公开了一种基于CPLD的数字式正弦波电路，包括CPLD单元、RC加权滤波电路和有源滤波电路，CPLD单元输入端接收外部基准时钟信号、外部同步信号和预设的初始相位，输出端连接RC加权滤波电路的输入端，RC加权滤波电路的输出端连接有源滤波电路的输入端。本发明所产生的正弦信号具有频率、幅值、相位、波形系数等参数高度稳定准确和波形失真度小的优点，可设置正弦波形的初始相位，接收外部同步信号，与外部主机保持一个预置的相位差。同时该电路还具有受环境温度影响小的优点，可作为单相或三相逆变器的参考基准信号，满足较宽温度范围的使用。

Description

一种基于CPLD的数字式正弦波电路
技术领域
本发明属于逆变器技术领域，涉及一种基于CPLD的数字式正弦波电路，具体地说是一种由CPLD产生的作为单相或三相逆变器基准正弦波的电路。
背景技术
目前单相和三相的逆变器都需要具有一个正弦基准信号来作为输出电压的参考信号，根据参考信号多输出电压进行调制，使其输出电压的波形接近于参考信号。正弦基准信号的产生有文氏桥电路、移位寄存器电路、单片机加D/A芯片等多种方式。其中文氏桥电路受温度影响较大，在宽温度的环境条件下不适用，移位寄存器电路的所用器件较多，需要占用的线路板面积较大，单片机加D/A芯片的方式在可靠性方面要低于CPLD的数字式正弦波发生电路。CPLD的数字式正弦波发生电路具有器件少，受温度影响小，可实现初始相位设置、与外部输入信号进行同步等复杂功能。
发明内容
(一)发明目的
本发明的目的是：提供一种基于CPLD的数字式正弦波电路，解决传统正弦产生电路受温度影响较大，在宽温度的环境条件下不适用，所用器件较多，需要占用的线路板面积较大等问题，同时为了提高正弦产生电路的可靠性。
(二)技术方案
为了解决上述技术问题，本发明提供一种基于CPLD的数字式正弦波电路，其包括CPLD单元、RC加权滤波电路和有源滤波电路，CPLD单元输入端接收外部基准时钟信号、外部同步信号和预设的初始相位，输出端连接RC加权滤波电路的输入端，RC加权滤波电路的输出端连接有源滤波电路的输入端；CPLD单元根据预设的初始相位、输入的外部基准时钟信号、外部同步信号对输出的正弦信号相位、频率进行调整，RC加权滤波电路调整CPLD单元输出引脚所接的电阻对正弦信号的波形进行调整，降低正弦波形失真度，最后波形经过运放构成的有源滤波电路，减少谐波，为逆变器提供一个良好的基准正弦波。
(三)有益效果
上述技术方案所提供的基于CPLD的数字式正弦波电路，实现了一种较小的占板面积，适合较宽的环境温度范围使用的基准正弦波发生电路，同时具有可预置相位、与外部主机进行单周期同步、组合成为三相基准正弦波的功能，具有很高的实用价值。
附图说明
图1是本发明一种基于CPLD的数字式正弦波电路的原理框图。
图2是本发明一种基于CPLD的数字式正弦波电路图。
图3是本发明一种基于CPLD的数字式正弦波电路的流程图。
具体实施方式
为使本发明的目的、内容、和优点更加清楚，下面结合附图和实施例，对本发明的具体实施方式作进一步详细描述。
本发明设计了基于CPLD的数字式正弦波电路，参照图1所示，该电路包括CPLD单元、RC加权滤波电路和有源滤波电路，CPLD单元输入端接收外部基准时钟信号、外部同步信号和预设的初始相位，输出端连接RC加权滤波电路的输入端，RC加权滤波电路的输出端连接有源滤波电路的输入端；CPLD单元根据预设的初始相位、输入的外部基准时钟信号、外部同步信号对输出的正弦信号相位、频率进行调整，RC加权滤波电路调整CPLD单元输出引脚所接的电阻对正弦信号的波形进行调整，降低正弦波形失真度，最后波形经过运放构成的有源滤波电路，减少谐波，为逆变器提供一个良好的基准正弦波。
参照图3所示，CPLD主要通过以下步骤实现数字式正弦波输出：
1)获取正弦波初始相位设置信号
2)获取外部同步信号状态上升沿
3)根据正弦波初始相位设置信号输出IO信号给RC加权滤波电路
4)根据外部基准时钟信号对输出IO信号进行移位操作
5)当再次收到外部同步信号上升沿后重复第3、4步骤的操作
步骤1)依据三相交流电源任意两相之间的相位差为120°或240°两种情况中一种，在CPLD的输入信号中设置两个引脚作为正弦波初始相位设置信号，当两路离散量信号为00时，正弦波初始相位为0°，当两路离散量信号为01时，正弦波初始相位为120°，当两路离散量信号为10时，正弦波初始相位为240°，根据正弦波初始相位值，给CPLD输出端的RC加权滤波电路进行预置输出。
步骤2)每个CPLD时钟的上升沿均获取外部同步信号状态，并存入缓存变量，当下一个CPLD时钟的上升沿到来时将缓存中的外部同步信号状态与新获取的进行对比，判断是否出现0→1的电平变化。
步骤3)当接收到外部同步信号上升沿后，根据步骤1获取的正弦波初始相位设置信号状态，对输出给RC加权滤波电路的9路IO信号(D1～D9)进行设置。外部同步信号用于对CPLD输出给RC加权滤波电路的数字信号进行复位，每次复位后根据正弦波初始相位值，给CPLD输出端的RC加权滤波电路进行预置输出，复位的频率与输出正弦波的频率相同，防止CPLD输出的正弦波基准信号与外部主机正弦波之间的相位差出现累积误差。
步骤4)当接收到外部基准时钟信号上升沿后对输出给RC加权滤波电路的9路IO信号(IO5～IO13)进行移位操作，移位的顺序为IO5→IO6、IO6→IO7、IO7→IO8、IO8→IO9、IO9→IO10、IO10→IO11、IO11→IO12、IO12→IO13、(！IO13)→IO5，每接收到一个外部基准时钟信号上升沿就进行一次移位操作。
步骤5)根据接收到的接收到外部基准时钟信号连续进行移位操作，直到再次收到外部同步信号上升沿后重复第3、4步骤的操作。
按照图2所示连接以下器件：CPLD芯片U1作为正弦波控制芯片，监测外部输入的基准时钟信号(IO1)、同步信号(IO2)和初始相位设置信号(IO3、IO4)，根据以上的三种信号控制IO5～IO13的输出高低电平。每接收到一个外部输入的基准时钟信号上升沿后，IO5～IO13进行一次移位操作，移位顺序为IO5→IO6、IO6→IO7、IO7→IO8、IO8→IO9、IO9→IO10、IO10→IO11、IO11→IO12、IO12→IO13、(！IO13)→IO5，电阻R1～R9、电容C1组成RC加权滤波电路，其中电阻R1～R9决定了正弦波形的波形系数，可通过调节R1～R9的电阻值改变输出正弦波形。电容C2起隔直作用，将C1上正弦波的直流成分滤除。电阻R10～R13、电容C3和C4、运放U2共同组成一个二阶低通滤波器，将经过C2的正弦波中高频谐波成分滤除，输出一个含有较低谐波的标准正弦波。
由上述技术方案可以看出，本发明所产生的正弦信号具有频率、幅值、相位、波形系数等参数高度稳定准确和波形失真度小的优点，可设置正弦波形的初始相位，接收外部同步信号，与外部主机保持一个预置的相位差。同时该电路还具有受环境温度影响小的优点，可作为单相或三相逆变器的参考基准信号，满足较宽温度范围的使用。
以上所述仅是本发明的优选实施方式，应当指出，对于本技术领域的普通技术人员来说，在不脱离本发明技术原理的前提下，还可以做出若干改进和变形，这些改进和变形也应视为本发明的保护范围。

Claims (10)

1.一种基于CPLD的数字式正弦波电路，其特征在于，包括CPLD单元、RC加权滤波电路和有源滤波电路，CPLD单元输入端接收外部基准时钟信号、外部同步信号和预设的初始相位，输出端连接RC加权滤波电路的输入端，RC加权滤波电路的输出端连接有源滤波电路的输入端；CPLD单元根据预设的初始相位、输入的外部基准时钟信号、外部同步信号对输出的正弦信号相位、频率进行调整，RC加权滤波电路调整CPLD单元输出引脚所接的电阻对正弦信号的波形进行调整，降低正弦波形失真度，最后波形经过运放构成的有源滤波电路，减少谐波，为逆变器提供一个良好的基准正弦波。
2.如权利要求1所述的基于CPLD的数字式正弦波电路，其特征在于，所述CPLD单元包括CPLD芯片U1，CPLD芯片U1作为正弦波控制芯片，监测外部输入的外部基准时钟信号、外部同步信号和预设的初始相位设置信号，根据以上三种信号控制九个输出端输出高低电平。
3.如权利要求2所述的基于CPLD的数字式正弦波电路，其特征在于，所述CPLD芯片U1的九个输出端记为IO5～IO13，CPLD芯片U1每接收到一个外部输入的基准时钟信号上升沿后，IO5～IO13进行一次移位操作，移位顺序为IO5→IO6、IO6→IO7、IO7→IO8、IO8→IO9、IO9→IO10、IO10→IO11、IO11→IO12、IO12→IO13、(！IO13)→IO5。
4.如权利要求3所述的基于CPLD的数字式正弦波电路，其特征在于，所述RC加权滤波电路包括九个电阻R1～R9和一个电容C1，CPLD芯片U1的九个输出端分别对应连接电阻R1～R9的一端，电阻R1～R9的另一端均连接电容C1的一端，电容C1的另一端接地，电阻R1～R9决定了正弦波形的波形系数，通过调节电阻R1～R9的电阻值改变输出正弦波形。
5.如权利要求4所述的基于CPLD的数字式正弦波电路，其特征在于，所述电阻R1～R9的另一端和电容C1的一端还同时连接电容C2的一端，电容C2的另一端连接有源滤波电路，电容C2起隔直作用，将C1上正弦波的直流成分滤除。
6.如权利要求5所述的基于CPLD的数字式正弦波电路，其特征在于，所述有源滤波电路包括一个二阶低通滤波器，将经过电容C2的正弦波中高频谐波成分滤除，输出一个含有较低谐波的标准正弦波。
7.如权利要求6所述的基于CPLD的数字式正弦波电路，其特征在于，所述二阶低通滤波器包括电阻R10、电阻R11、电阻R12、电阻R13、电容C3、电容C4、运放U2；电阻R10的一端连接电容C2的另一端，电阻R10的另一端连接电阻R11的一端、电阻R12的一端、电容C3的一端，电容C3的另一端接地，电阻R11的另一端连接运放U2的负输入端，电阻R13的一端接地，另一端连接运放U2的正输入端，电容C4的一端连接在电阻R11另一端和运放U2负输入端之间，电容C4另一端、电阻R12另一端连接在运放U2的输出端。
8.如权利要求7所述的基于CPLD的数字式正弦波电路，其特征在于，所述CPLD芯片U1的输入信号中设置两个引脚作为正弦波初始相位设置信号，当两路离散量信号为00时，正弦波初始相位为0°，当两路离散量信号为01时，正弦波初始相位为120°，当两路离散量信号为10时，正弦波初始相位为240°，根据正弦波初始相位值，给CPLD输出端的RC加权滤波电路进行预置输出。
9.如权利要求8所述的基于CPLD的数字式正弦波电路，其特征在于，所述CPLD芯片U1中，每个CPLD时钟的上升沿均获取外部同步信号状态，并存入缓存变量，当下一个CPLD时钟的上升沿到来时将缓存中的外部同步信号状态与新获取的进行对比，判断是否出现0→1的电平变化；当接收到外部同步信号上升沿后，根据获取的正弦波初始相位设置信号状态，对输出给RC加权滤波电路的9路IO信号进行设置，外部同步信号用于对CPLD芯片U1输出给RC加权滤波电路的数字信号进行复位，每次复位后根据正弦波初始相位值，给CPLD输出端的RC加权滤波电路进行预置输出，复位的频率与输出正弦波的频率相同，防止CPLD输出的正弦波基准信号与外部主机正弦波之间的相位差出现累积误差。
10.如权利要求1-9中任一项所述的基于CPLD的数字式正弦波电路在逆变器技术领域中的应用。
CN202011287712.8A 2020-11-17 2020-11-17 一种基于cpld的数字式正弦波电路 Active CN112436748B (zh)

Priority Applications (1)

Application Number Priority Date Filing Date Title
CN202011287712.8A CN112436748B (zh) 2020-11-17 2020-11-17 一种基于cpld的数字式正弦波电路

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
CN202011287712.8A CN112436748B (zh) 2020-11-17 2020-11-17 一种基于cpld的数字式正弦波电路

Publications (2)

Publication Number Publication Date
CN112436748A true CN112436748A (zh) 2021-03-02
CN112436748B CN112436748B (zh) 2022-09-30

Family

ID=74700289

Family Applications (1)

Application Number Title Priority Date Filing Date
CN202011287712.8A Active CN112436748B (zh) 2020-11-17 2020-11-17 一种基于cpld的数字式正弦波电路

Country Status (1)

Country Link
CN (1) CN112436748B (zh)

Citations (13)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
CN1694345A (zh) * 2005-06-03 2005-11-09 孙力 步进电动机正弦波驱动器
CN201063116Y (zh) * 2007-07-30 2008-05-21 河北师范大学 任意波形低频信号源
CN202304840U (zh) * 2011-11-10 2012-07-04 河北汉光重工有限责任公司 挠性陀螺再平衡回路板
CN103095260A (zh) * 2013-01-11 2013-05-08 河南科技大学 两相对称pwm信号发生器及两相正弦信号生成单元
CN103095218A (zh) * 2011-11-07 2013-05-08 天津长城科安电子科技有限公司 正弦信号发生器
CN103607174A (zh) * 2013-12-02 2014-02-26 哈尔滨理工大学 一种多通道正弦信号发生器及多通道正弦信号发生方法
CN205158057U (zh) * 2015-11-26 2016-04-13 黑龙江大学 一种变频余弦信号发生装置
CN205405150U (zh) * 2016-02-24 2016-07-27 济南朗瑞电气有限公司 一种基准正弦信号产生电路
CN205427032U (zh) * 2015-09-18 2016-08-03 南京信息工程大学 一种基于锁相环的弱信号检测装置
CN206363618U (zh) * 2017-01-03 2017-07-28 南京信息工程大学 一种基于cpld的李萨如图形演示装置
CN206363629U (zh) * 2016-12-20 2017-07-28 南京信息工程大学 一种新型的李萨如图形演示装置
US10404445B1 (en) * 2018-07-03 2019-09-03 Xilinx, Inc. Data receiver circuit and method of receiving data
CN209375583U (zh) * 2018-11-19 2019-09-10 哈尔滨理工大学 一种300MHz正弦波信号发生电路

Patent Citations (13)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
CN1694345A (zh) * 2005-06-03 2005-11-09 孙力 步进电动机正弦波驱动器
CN201063116Y (zh) * 2007-07-30 2008-05-21 河北师范大学 任意波形低频信号源
CN103095218A (zh) * 2011-11-07 2013-05-08 天津长城科安电子科技有限公司 正弦信号发生器
CN202304840U (zh) * 2011-11-10 2012-07-04 河北汉光重工有限责任公司 挠性陀螺再平衡回路板
CN103095260A (zh) * 2013-01-11 2013-05-08 河南科技大学 两相对称pwm信号发生器及两相正弦信号生成单元
CN103607174A (zh) * 2013-12-02 2014-02-26 哈尔滨理工大学 一种多通道正弦信号发生器及多通道正弦信号发生方法
CN205427032U (zh) * 2015-09-18 2016-08-03 南京信息工程大学 一种基于锁相环的弱信号检测装置
CN205158057U (zh) * 2015-11-26 2016-04-13 黑龙江大学 一种变频余弦信号发生装置
CN205405150U (zh) * 2016-02-24 2016-07-27 济南朗瑞电气有限公司 一种基准正弦信号产生电路
CN206363629U (zh) * 2016-12-20 2017-07-28 南京信息工程大学 一种新型的李萨如图形演示装置
CN206363618U (zh) * 2017-01-03 2017-07-28 南京信息工程大学 一种基于cpld的李萨如图形演示装置
US10404445B1 (en) * 2018-07-03 2019-09-03 Xilinx, Inc. Data receiver circuit and method of receiving data
CN209375583U (zh) * 2018-11-19 2019-09-10 哈尔滨理工大学 一种300MHz正弦波信号发生电路

Non-Patent Citations (1)

* Cited by examiner, † Cited by third party
Title
孔冬莲: ""基于CPLD器件的正弦信号发生器的设计"", 《鄂州大学学报》 *

Also Published As

Publication number Publication date
CN112436748B (zh) 2022-09-30

Similar Documents

Publication Publication Date Title
TW480825B (en) Low jitter phase-locked loop with duty-cycle control
CA2425496C (en) Fast phase synchronization and retrieval of sequence components in three-phase networks
US4816830A (en) Waveform shaping apparatus and method
US20140086364A1 (en) Apparatus and methods for quadrature clock signal generation
US10116286B2 (en) Reference clock signal generators and methods for generating a reference clock signal
US7915941B1 (en) Phase interpolator circuits and methods
US9018996B1 (en) Circuits, architectures, apparatuses, algorithms and methods for providing quadrature outputs using a plurality of divide-by-n dividers
CN113434006B (zh) 一种基于dds的高分辨率脉冲波形产生装置
CN110798212A (zh) 一种时域交织波形合成时序失配校准装置及方法
CN106160737A (zh) 一种相移控制方法及装置
Metin et al. A novel floating lossy inductance realization topology with NICs using current conveyors
CN112436748B (zh) 一种基于cpld的数字式正弦波电路
TWI521869B (zh) 具相位調諧之多相濾波器
CN114124041A (zh) 晶体振荡器与其相位噪声抑制方法
CN107154790B (zh) 基于fpga的反馈信号控制方法、***及光模块调制器
CN113094022A (zh) 一种模拟乘法器
US20110121893A1 (en) Charge domain filter
CN103595373B (zh) 一种九分量混合信号发生器及九分量混合信号发生方法
US20160321212A1 (en) Generation of High-Rate Sinusoidal Sequences
US20160020753A1 (en) Generation of High-Rate Sinusoidal Sequences
JP2993822B2 (ja) 回線特性測定装置
Jia et al. Design and analysis of a hardware-efficient compressed sensing architecture for data compression in power quality data acquisition
Sotner et al. Electronically linearly voltage controlled second-order harmonic oscillator with multiples of π/4 phase shifts
Gamet et al. A simple clock-fault detection analog circuit for high-speed crystal oscillators
CN106330140B (zh) 相位内插器及时脉与数据恢复电路

Legal Events

Date Code Title Description
PB01 Publication
PB01 Publication
SE01 Entry into force of request for substantive examination
SE01 Entry into force of request for substantive examination
GR01 Patent grant
GR01 Patent grant