CN112436025A - 半导体器件及其制作方法 - Google Patents
半导体器件及其制作方法 Download PDFInfo
- Publication number
- CN112436025A CN112436025A CN202011324007.0A CN202011324007A CN112436025A CN 112436025 A CN112436025 A CN 112436025A CN 202011324007 A CN202011324007 A CN 202011324007A CN 112436025 A CN112436025 A CN 112436025A
- Authority
- CN
- China
- Prior art keywords
- layer
- substrate
- dielectric layer
- isolation
- semiconductor device
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Pending
Links
- 239000004065 semiconductor Substances 0.000 title claims abstract description 50
- 238000004519 manufacturing process Methods 0.000 title claims abstract description 18
- 238000000034 method Methods 0.000 title claims description 22
- 238000002955 isolation Methods 0.000 claims abstract description 164
- 239000000758 substrate Substances 0.000 claims abstract description 96
- 239000002184 metal Substances 0.000 claims abstract description 60
- 229910052751 metal Inorganic materials 0.000 claims abstract description 60
- 125000006850 spacer group Chemical group 0.000 claims abstract description 31
- 230000000149 penetrating effect Effects 0.000 claims abstract description 12
- 238000005530 etching Methods 0.000 claims description 20
- 239000000463 material Substances 0.000 claims description 12
- 239000007769 metal material Substances 0.000 claims description 6
- 230000003287 optical effect Effects 0.000 abstract description 8
- 230000000694 effects Effects 0.000 abstract description 7
- WFKWXMTUELFFGS-UHFFFAOYSA-N tungsten Chemical compound [W] WFKWXMTUELFFGS-UHFFFAOYSA-N 0.000 description 6
- 229910052721 tungsten Inorganic materials 0.000 description 6
- 239000010937 tungsten Substances 0.000 description 6
- 238000000231 atomic layer deposition Methods 0.000 description 4
- 238000010586 diagram Methods 0.000 description 4
- 238000001312 dry etching Methods 0.000 description 3
- 230000000903 blocking effect Effects 0.000 description 2
- 238000000151 deposition Methods 0.000 description 2
- 230000008021 deposition Effects 0.000 description 2
- 229910000577 Silicon-germanium Inorganic materials 0.000 description 1
- 230000009286 beneficial effect Effects 0.000 description 1
- 150000001875 compounds Chemical class 0.000 description 1
- 230000015654 memory Effects 0.000 description 1
- 238000012986 modification Methods 0.000 description 1
- 230000004048 modification Effects 0.000 description 1
Images
Classifications
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L27/00—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate
- H01L27/14—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components sensitive to infrared radiation, light, electromagnetic radiation of shorter wavelength or corpuscular radiation and specially adapted either for the conversion of the energy of such radiation into electrical energy or for the control of electrical energy by such radiation
- H01L27/144—Devices controlled by radiation
- H01L27/146—Imager structures
- H01L27/14601—Structural or functional details thereof
- H01L27/14603—Special geometry or disposition of pixel-elements, address-lines or gate-electrodes
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L27/00—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate
- H01L27/14—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components sensitive to infrared radiation, light, electromagnetic radiation of shorter wavelength or corpuscular radiation and specially adapted either for the conversion of the energy of such radiation into electrical energy or for the control of electrical energy by such radiation
- H01L27/144—Devices controlled by radiation
- H01L27/146—Imager structures
- H01L27/14601—Structural or functional details thereof
- H01L27/1463—Pixel isolation structures
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L27/00—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate
- H01L27/14—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components sensitive to infrared radiation, light, electromagnetic radiation of shorter wavelength or corpuscular radiation and specially adapted either for the conversion of the energy of such radiation into electrical energy or for the control of electrical energy by such radiation
- H01L27/144—Devices controlled by radiation
- H01L27/146—Imager structures
- H01L27/14601—Structural or functional details thereof
- H01L27/14632—Wafer-level processed structures
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L27/00—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate
- H01L27/14—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components sensitive to infrared radiation, light, electromagnetic radiation of shorter wavelength or corpuscular radiation and specially adapted either for the conversion of the energy of such radiation into electrical energy or for the control of electrical energy by such radiation
- H01L27/144—Devices controlled by radiation
- H01L27/146—Imager structures
- H01L27/14683—Processes or apparatus peculiar to the manufacture or treatment of these devices or parts thereof
- H01L27/14687—Wafer level processing
Landscapes
- Physics & Mathematics (AREA)
- Engineering & Computer Science (AREA)
- Power Engineering (AREA)
- Electromagnetism (AREA)
- Condensed Matter Physics & Semiconductors (AREA)
- General Physics & Mathematics (AREA)
- Computer Hardware Design (AREA)
- Microelectronics & Electronic Packaging (AREA)
- Solid State Image Pick-Up Elements (AREA)
Abstract
本发明公开了一种半导体器件及其制作方法。所述半导体器件包括多个像素单元区以及位于所述多个像素单元区之间的间隔区，所述半导体器件包括：衬底；位于所述衬底背面的介质层；于所述间隔区贯穿所述介质层并纵向至少延伸至所述衬底内部的深隔离结构，所述深隔离结构包括至少贯穿所述介质层的光子隔离层以及围绕所述光子隔离层设置的电子隔离层；以及，位于所述深隔离结构顶部并与所述光子隔离层连接的金属栅格结构。本发明能够防止入射光子串扰到在相邻像素单元，提高光学隔离效果，进而提高半导体器件的性能。
Description
技术领域
本发明涉及半导体技术领域，尤其涉及一种半导体器件及其制作方法。
背景技术
背照式图像传感器(BSI,Back-Side Illuminated)是目前应用最广泛的CMOS图像传感器，相较于正照式图像传感器(FSI,Front-Side Illuninated)，BSI的工艺特点是将具有像素单元的晶圆翻面，使入射光直接照射在衬底背面，不用穿过衬底正面的绝缘层和金属布线层，提高了像素设计的自由度。为了解决光子在相邻像素之间的串扰，会在衬底背面引入DTI(Deep Trench Isolation,深沟槽隔离)，从而减少背面光子在不同像素单元之间的串扰。
现有的DTI顶部还设有介质层，但是介质层一般为氧化物，只能用于电子隔离，对于衬底背面未转化为电子的入射光子没有防串扰能力，入射光子可以通过介质层发生串扰，造成传感器的性能损失。
发明内容
本发明提供一种半导体器件及其制作方法，能够防止入射光子串扰到相邻像素单元，提高光学隔离效果，进而提高半导体器件的性能。
本发明提供了一种半导体器件，包括多个像素单元区以及位于所述多个像素单元区之间的间隔区，所述半导体器件包括：
衬底；
位于所述衬底背面的介质层；
于所述间隔区贯穿所述介质层并纵向至少延伸至所述衬底内部的深隔离结构，所述深隔离结构包括至少贯穿所述介质层的光子隔离层以及围绕所述光子隔离层设置的电子隔离层；以及，
位于所述深隔离结构顶部并与所述光子隔离层连接的金属栅格结构。
进一步优选的，所述深隔离结构还延伸至所述衬底的正面。
进一步优选的，所述光子隔离层还延伸至所述衬底的内部。
进一步优选的，所述深隔离结构的纵截面呈Y形。
进一步优选的，所述光子隔离层的材料为金属材料，所述电子隔离层和所述介质层的材料为氧化物。
相应地，本发明还提供了一种半导体器件的制作方法，所述半导体器件包括多个像素单元区以及位于所述多个像素单元区之间的间隔区，所述方法包括：
在衬底的背面形成介质层；
于所述间隔区刻蚀所述介质层和所述衬底，以形成贯穿所述介质层并纵向至少延伸至所述衬底内部的深沟槽；
在所述深沟槽的下部分及侧壁形成电子隔离层，在所述电子隔离层的表面形成光子隔离层，使深隔离结构包括至少贯穿所述介质层的光子隔离层以及围绕所述光子隔离层的电子隔离层，形成所述光子隔离层时，同时形成覆盖所述介质层表面的金属层；
刻蚀所述介质层表面的所述金属层以形成金属栅格结构。
进一步优选的，所述于所述间隔区刻蚀所述介质层和所述衬底，以形成贯穿所述介质层并纵向至少延伸至所述衬底内部的深沟槽的步骤，包括：
在所述介质层上形成第一掩膜层，并使所述第一掩膜层的图案与所述间隔区的位置相对应；
通过所述第一掩膜层的图案，于所述间隔区刻蚀所述介质层和所述衬底，以形成贯穿所述介质层并纵向至少延伸至所述衬底内部的深沟槽。
进一步优选的，所述方法还包括：
将所述深隔离结构延伸至所述衬底的正面。
进一步优选的，所述光子隔离层还延伸至所述衬底的内部。
进一步优选的，所述刻蚀所述介质层表面的所述金属层以形成金属栅格结构的步骤，包括：
在所述金属层上形成第二掩膜层，并使所述第二掩膜层的图案与所述像素单元区的位置相对应；
通过所述第二掩膜层的图案，刻蚀所述像素单元区的金属层，保留的金属层构成所述金属栅格结构。
进一步优选的，所述光子隔离层的材料为金属材料，所述电子隔离层和所述介质层的材料为氧化物。
本发明的有益效果为：在多个像素单元区之间的间隔区中形成贯穿介质层并纵向至少延伸至衬底内部的深隔离结构，且深隔离结构包括至少贯穿介质层的光子隔离层以及围绕光子隔离层设置的电子隔离层，并在深隔离结构顶部形成于光子隔离层连接的金属栅格结构，有效防止入射光子串扰到相邻像素单元，提高光学隔离效果，进而提高半导体器件的性能，另外简化深隔离结构和金属栅格结构的制作工艺，节约成本。
附图说明
为了更清楚地说明实施例或现有技术中的技术方案，下面将对实施例或现有技术描述中所需要使用的附图作简单介绍，显而易见地，下面描述中的附图仅仅是发明的一些实施例，对于本领域普通技术人员来讲，在不付出创造性劳动的前提下，还可以根据这些附图获得其他的附图。
图1为本发明实施例提供的半导体器件的第一个结构示意图；
图2为本发明实施例提供的半导体器件的第二个结构示意图；
图3为本发明实施例提供的半导体器件的第三个结构示意图；
图4为本发明实施例提供的半导体器件的第四个结构示意图；
图5为本发明实施例提供的半导体器件的制作方法的一个流程示意图；
图6a至图6f为本发明实施例提供的半导体器件的制作方法的结构示意图。
具体实施方式
这里所公开的具体结构和功能细节仅仅是代表性的，并且是用于描述本发明的示例性实施例的目的。但是本发明可以通过许多替换形式来具体实现，并且不应当被解释成仅仅受限于这里所阐述的实施例。
在本发明的描述中，需要理解的是，术语“中心”、“横向”、“上”、“下”、“左”、“右”、“竖直”、“水平”、“顶”、“底”、“内”、“外”等指示的方位或位置关系为基于附图所示的方位或位置关系，仅是为了便于描述本发明和简化描述，而不是指示或暗示所指的装置或元件必须具有特定的方位、以特定的方位构造和操作，因此不能理解为对本发明的限制。此外，术语“第一”、“第二”仅用于描述目的，而不能理解为指示或暗示相对重要性或者隐含指明所指示的技术特征的数量。由此，限定有“第一”、“第二”的特征可以明示或者隐含地包括一个或者更多个该特征。在本发明的描述中，除非另有说明，“多个”的含义是两个或两个以上。另外，术语“包括”及其任何变形，意图在于覆盖不排他的包含。
在本发明的描述中，需要说明的是，除非另有明确的规定和限定，术语“安装”、“相连”、“连接”应做广义理解，例如，可以是固定连接，也可以是可拆卸连接，或一体地连接；可以是机械连接，也可以是电连接；可以是直接相连，也可以通过中间媒介间接相连，可以是两个元件内部的连通。对于本领域的普通技术人员而言，可以具体情况理解上述术语在本发明中的具体含义。
这里所使用的术语仅仅是为了描述具体实施例而不意图限制示例性实施例。除非上下文明确地另有所指，否则这里所使用的单数形式“一个”、“一项”还意图包括复数。还应当理解的是，这里所使用的术语“包括”和/或“包含”规定所陈述的特征、整数、步骤、操作、单元和/或组件的存在，而不排除存在或添加一个或更多其他特征、整数、步骤、操作、单元、组件和/或其组合。
参见图1，是本发明实施例提供的半导体器件的结构示意图。
如图1所示，本发明实施例提供的半导体器件包括多个像素单元区11以及位于多个像素单元区之间的间隔区12，即多个像素单元区11间隔设置，间隔区12为多个像素单元区11之间的间隙区域。
半导体器件包括衬底2，衬底2的像素单元区11可以设置像素单元的部分元件。衬底2可以是半导体衬底，如Si衬底、Ge衬底、SiGe衬底等，还可以是包括其他元素或化合物的半导体衬底。衬底2的正面可以形成有器件层20，器件层20可以包括MOS晶体管、传感器、存储器或其他无源器件等。本实施例的半导体器件构成背照式图像传感器。
半导体器件还包括介质层3，介质层3位于衬底2的背面，即介质层3位于衬底2背离器件层20的一侧。介质层3的材料可以为氧化物。
半导体器件还包括位于间隔区12的深隔离结构4，深隔离结构4贯穿介质层3并纵向至少延伸至衬底2的内部，其中纵向是指垂直于衬底2的方向，如图1所示。深隔离结构4包括电子隔离层41和光子隔离层42，光子隔离层42至少贯穿介质层3，以防止未转化为电子的入射光子通过介质层3串扰相邻像素单元。电子隔离层41至少从介质层3纵向延伸至衬底2的内部，以防止电子通过衬底2串扰相邻像素单元。
如图2所示，在深隔离结构4纵向延伸至衬底2的内部时，光子隔离层42也可以延伸至衬底2的内部，且光子隔离层42在衬底2的内部被电子隔离层41所围绕，以保证光子隔离层42与衬底2相隔离。将光子隔离层42延伸至衬底2的内部可以进一步提高光学隔离效果，防止入射光子串扰相邻像素单元。
如图3和4所示，深隔离结构4还可以纵向延伸至衬底2的正面，光子隔离层42可以延伸至衬底2的内部，且光子隔离层42在衬底2的内部被电子隔离层41所围绕，且电子隔离层41纵向延伸至衬底2的正面，以进一步提高光学隔离效果，防止电子串扰相邻像素单元。
其中，光子隔离层42的材料可以包括金属材料，由于金属钨具有较好的填充能力，可以填充于深宽比大于等于30：1的深沟槽中，因此光子隔离层42的材料优选为金属钨。电子隔离层41的材料可以为氧化物。
以附图1-3为例，深隔离结构4的纵截面可以呈Y形，即深隔离结构4在介质层3中的横截面大于深隔离结构4在衬底2中的横截面。由于在制作深隔离结构4时，先在介质层3和衬底2中形成电子隔离层41，再在电子隔离层41的表面形成光子隔离层42，因此深隔离结构4的纵截面呈Y形，能够保证电子隔离层41形成之后，介质层3中具有一定的空间形成光子隔离层42，从而保证光子隔离层42至少贯穿介质层3，以防止未转化为电子的入射光子通过介质层3串扰相邻像素单元。
以附图4为例，深隔离结构4的纵截面可以呈矩形，先在介质层3和衬底2中形成一层较薄的电子隔离层41，再在电子隔离层41的表面形成光子隔离层42，使光子隔离层42贯穿介质层3并延伸至衬底2的内部，从而防止未转化为电子的入射光子通过介质层3串扰相邻像素单元。
半导体器件还包括金属栅格结构5，金属栅格结构5位于深隔离结构4的顶部，即金属栅格结构5位于深隔离结构4背离器件层20的一侧。金属栅格结构5与深隔离结构4中的光子隔离层42连接，以进一步提高像素单元间的光学隔离效果。另外，金属栅格结构5位于间隔区12内，以避免金属栅格结构5遮挡入射至像素单元的光子，影响像素单元的性能。
由上述可知，本发明实施例提供的半导体器件，能够在多个像素单元区11之间的间隔区12中形成贯穿介质层3并纵向至少延伸至衬底2内部的深隔离结构4，且深隔离结构4包括至少贯穿介质层3的光子隔离层42以及围绕光子隔离层42设置的电子隔离层41，并在深隔离结构4顶部形成与光子隔离层42连接的金属栅格结构5，有效防止入射光子串扰到相邻像素单元，提高光学隔离效果，进而提高半导体器件的性能。
相应地，本发明实施例还提供一种半导体器件的制作方法，能够制作上述实施例中的半导体器件。
参见图5，是本发明实施例提供的半导体器件的制作方法的流程示意图。
如图5所示，本实施例提供一种半导体器件的制作方法，所述方法包括步骤101至步骤103，具体如下：
步骤101、在衬底的背面形成介质层。
如图6a所示，半导体器件可以包括多个像素单元区11以及位于多个像素单元区之间的间隔区12，衬底2的像素单元区11可以设置像素单元的部分元件。
在衬底2的正面形成器件层(图中未示出)之后，将衬底2的正面与承载基板进行临时键合，并作为一个整体纵向翻转180°，使衬底2的背面朝上。然后，在衬底2的背面形成介质层3。介质层3的材料可以为氧化物。
步骤102、于间隔区刻蚀所述介质层和所述衬底，以形成贯穿所述介质层并纵向至少延伸至所述衬底内部的深沟槽。
本发明实施例中，在衬底背面形成介质层后，可以在间隔区的介质层和衬底中形成深沟槽，深沟槽贯穿介质层并至少延伸至衬底的内部。
其中，深沟槽可以通过干法蚀刻的方式形成。具体地，于所述间隔区刻蚀所述介质层和所述衬底，以形成贯穿所述介质层并纵向至少延伸至所述衬底内部的深沟槽的步骤，包括：
在所述介质层上形成第一掩膜层，并使所述第一掩膜层的图案与所述间隔区的位置相对应；
通过所述第一掩膜层的图案，于所述间隔区刻蚀所述介质层和所述衬底，以形成贯穿所述介质层并纵向至少延伸至所述衬底内部的深沟槽。
在一个实施方式中，如图6b所示，先在介质层3上形成第一掩膜层31，第一掩膜层31具有图案32，且图案32与间隔区12的位置相对应，以暴露间隔区12的介质层3。如图6c所示，通过干法蚀刻，从暴露的介质层3开始蚀刻，并蚀刻至衬底2的内部，以形成贯穿介质层3并至少延伸至衬底2内部的深沟槽40。深沟槽40的纵截面可以呈Y形，即深沟槽40顶部的横截面大于底部的横截面。在形成深沟槽40后，去除第一掩膜层31。
在另一个实施方式中，所述方法还包括：
将所述深沟槽延伸至所述衬底的正面。
其中，深沟槽贯穿介质层并纵向延伸至衬底的正面，即深沟槽贯穿介质层和衬底。
具体地，先在介质层3上形成掩膜层，使掩膜层的图案与间隔区12的位置相对应，进而通过该掩膜层的图案，形成贯穿介质层3和衬底2的深沟槽，从而将深沟槽延伸至衬底2的正面，然后去除掩膜层。
步骤103、在所述深沟槽的下部分及侧壁形成电子隔离层，在所述电子隔离层的表面形成光子隔离层，使深隔离结构包括至少贯穿所述介质层的光子隔离层以及围绕所述光子隔离层的电子隔离层，形成所述光子隔离层时，同时形成覆盖所述介质层表面的金属层。
在形成深沟槽40后，在深沟槽40中形成深隔离结构4。如图6d所示，在深沟槽40延伸至衬底2内部时，先采用原子层沉积(Atomic Layer Deposition，ALD)工艺，在深沟槽40的侧壁和底部进行沉积，形成电子隔离层41。由于深沟槽40的纵截面呈Y形，使得深沟槽40底部经沉积后被电子隔离层41填满，而深沟槽40顶部未被电子隔离层41填满。然后，在电子隔离层41的表面形成光子隔离层42，即继续在深沟槽40中填充光子隔离层42。通过增大深沟槽40的尺寸，可以使光子隔离层42至少贯穿介质层3，例如光子隔离层42可以仅贯穿介质层，或者光子隔离层42贯穿介质层3并延伸至衬底2的内部。
在深沟槽40的横截面为圆形时，深沟槽40的尺寸可以为深沟槽40顶部的直径。需要说明的是，深沟槽40需要位于间隔区12内，即深沟槽40的尺寸不能无限增大，避免深隔离结构4遮挡射入像素单元的光子，从而影响半导体器件的光学性能。
在深沟槽40延伸至衬底2的正面时，深沟槽的纵截面可以呈矩形，采用ALD工艺在深沟槽的侧壁和底壁进行沉积，形成电子隔离层41，然后在电子隔离层41的表面形成光子隔离层42，使得光子隔离层42能够贯穿介质层3并延伸至衬底2的内部，如图4所示。
在深沟槽40延伸至衬底2的正面时，深沟槽的纵截面也可以呈Y形，采用ALD工艺，在深沟槽的侧壁和底部进行沉积，形成电子隔离层。深沟槽下部经沉积后被电子隔离层41填满，而深沟槽上部未被电子隔离层41填满。然后，在电子隔离层41的表面形成光子隔离层42，使得光子隔离层42能够贯穿介质层3并延伸至衬底2的内部，如图3所示。
其中，光子隔离层42的材料可以为金属材料，由于金属钨具有较好的填充能力，可以填充于深宽比为30：1的深沟槽中，因此光子隔离层42的材料优选为金属钨。电子隔离层41的材料可以为氧化物。
由于光子隔离层42的材料为金属材料，因此在深沟槽中填充光子隔离层42的同时，还在介质层3上形成金属层50，即在介质层3背离衬底2的一侧沉积金属层50，如图6d所示。
步骤104、刻蚀所述介质层表面的所述金属层以形成金属栅格结构。
通过对金属层50进行蚀刻，可以在深隔离结构4的顶部形成金属栅格结构5。具体地，刻蚀所述介质层表面的所述金属层以形成金属栅格结构的步骤，包括：
在所述金属层上形成第二掩膜层，并使所述第二掩膜层的图案与所述像素单元区的位置相对应；
通过所述第二掩膜层的图案，刻蚀所述像素单元区的金属层，保留的金属层构成所述金属栅格结构。
如图6e所示，先在金属层50上形成第二掩膜层51，第二掩膜层51具有图案52，且第二掩膜层51的图案52与像素单元区11的位置相对应，以暴露像素单元区11中的金属层50。如图6f所示，通过干法蚀刻，去除暴露的金属层50，仅保留间隔区12中的金属层50，而间隔区12中的金属层50位于深隔离结构4的顶部。然后，去除第二掩膜层51，深隔离结构4顶部保留的金属层50即构成金属栅格结构5，且金属栅格结构5与深隔离结构4中的光子隔离层42连接。
在形成光子隔离层的同时在介质层上形成金属层，然后刻蚀金属层形成金属栅格结构，简化了工艺，降低了成本。
本发明实施例提供的半导体器件的制作方法，能够在多个像素单元区11之间的间隔区12中形成贯穿介质层3并纵向至少延伸至衬底2内部的深隔离结构4，且深隔离结构4包括至少贯穿介质层3的光子隔离层42以及围绕光子隔离层42设置的电子隔离层41，并在深隔离结构4顶部形成于光子隔离层42连接的金属栅格结构5，有效防止入射光子串扰到相邻像素单元，提高光学隔离效果，进而提高半导体器件的性能，另外简化深隔离结构4和金属栅格结构5的制作工艺，节约成本。
综上所述，虽然本发明已以优选实施例揭露如上，但上述优选实施例并非用以限制本发明，本领域的普通技术人员，在不脱离本发明的精神和范围内，均可作各种更动与润饰，因此本发明的保护范围以权利要求界定的范围为准。
Claims (10)
1.一种半导体器件，其特征在于，包括多个像素单元区以及位于所述多个像素单元区之间的间隔区，所述半导体器件包括：
衬底；
位于所述衬底背面的介质层；
于所述间隔区贯穿所述介质层并纵向至少延伸至所述衬底内部的深隔离结构，所述深隔离结构包括至少贯穿所述介质层的光子隔离层以及围绕所述光子隔离层设置的电子隔离层；以及，
位于所述深隔离结构顶部并与所述光子隔离层连接的金属栅格结构。
2.根据权利要求1所述的半导体器件，其特征在于，所述深隔离结构还延伸至所述衬底的正面。
3.根据权利要求1或2所述的半导体器件，其特征在于，所述光子隔离层还延伸至所述衬底的内部。
4.根据权利要求1所述的半导体器件，其特征在于，所述深隔离结构的纵截面呈Y形。
5.根据权利要求1所述的半导体器件，其特征在于，所述光子隔离层的材料为金属材料，所述电子隔离层和所述介质层的材料为氧化物。
6.一种半导体器件的制作方法，其特征在于，所述半导体器件包括多个像素单元区以及位于所述多个像素单元区之间的间隔区，所述方法包括：
在衬底的背面形成介质层；
于所述间隔区刻蚀所述介质层和所述衬底，以形成贯穿所述介质层并纵向至少延伸至所述衬底内部的深沟槽；
在所述深沟槽的下部分及侧壁形成电子隔离层，在所述电子隔离层的表面形成光子隔离层，使深隔离结构包括至少贯穿所述介质层的光子隔离层以及围绕所述光子隔离层的电子隔离层，形成所述光子隔离层时，同时形成覆盖所述介质层表面的金属层；
刻蚀所述介质层表面的所述金属层以形成金属栅格结构。
7.根据权利要求6所述的半导体器件的制作方法，其特征在于，所述于所述间隔区刻蚀所述介质层和所述衬底，以形成贯穿所述介质层并纵向至少延伸至所述衬底内部的深沟槽的步骤，包括：
在所述介质层上形成第一掩膜层，并使所述第一掩膜层的图案与所述间隔区的位置相对应；
通过所述第一掩膜层的图案，于所述间隔区刻蚀所述介质层和所述衬底，以形成贯穿所述介质层并纵向至少延伸至所述衬底内部的深沟槽。
8.根据权利要求6所述的半导体器件的制作方法，其特征在于，所述方法还包括：
将所述深沟槽延伸至所述衬底的正面。
9.根据权利要求6或8所述的半导体器件的制作方法，其特征在于，所述光子隔离层还延伸至所述衬底的内部。
10.根据权利要求6所述的半导体器件的制作方法，其特征在于，所述刻蚀所述介质层表面的所述金属层以形成金属栅格结构的步骤，包括：
在所述金属层上形成第二掩膜层，并使所述第二掩膜层的图案与所述像素单元区的位置相对应；
通过所述第二掩膜层的图案，刻蚀所述像素单元区的金属层，保留的金属层构成所述金属栅格结构。
Priority Applications (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| CN202011324007.0A CN112436025A (zh) | 2020-11-23 | 2020-11-23 | 半导体器件及其制作方法 |
Applications Claiming Priority (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| CN202011324007.0A CN112436025A (zh) | 2020-11-23 | 2020-11-23 | 半导体器件及其制作方法 |
Publications (1)
| Publication Number | Publication Date |
|---|---|
| CN112436025A true CN112436025A (zh) | 2021-03-02 |
Family
ID=74693673
Family Applications (1)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| CN202011324007.0A Pending CN112436025A (zh) | 2020-11-23 | 2020-11-23 | 半导体器件及其制作方法 |
Country Status (1)
| Country | Link |
|---|---|
| CN (1) | CN112436025A (zh) |
Cited By (1)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| CN116053288A (zh) * | 2023-01-28 | 2023-05-02 | 合肥晶合集成电路股份有限公司 | 一种图像传感器及其制作方法 |
Citations (5)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| CN107039468A (zh) * | 2015-08-06 | 2017-08-11 | 联华电子股份有限公司 | 影像感测器及其制作方法 |
| CN109817654A (zh) * | 2019-02-14 | 2019-05-28 | 德淮半导体有限公司 | 图像传感器及其形成方法 |
| CN110473889A (zh) * | 2019-09-03 | 2019-11-19 | 豪威科技(上海)有限公司 | 一种图像传感器及其制备方法 |
| CN110634897A (zh) * | 2019-09-05 | 2019-12-31 | 成都微光集电科技有限公司 | 一种背照式近红外像素单元及其制备方法 |
| CN110634898A (zh) * | 2019-09-23 | 2019-12-31 | 上海华力微电子有限公司 | 一种用于背照式图像传感器的深硅槽及其形成方法 |
-
2020
- 2020-11-23 CN CN202011324007.0A patent/CN112436025A/zh active Pending
Patent Citations (5)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| CN107039468A (zh) * | 2015-08-06 | 2017-08-11 | 联华电子股份有限公司 | 影像感测器及其制作方法 |
| CN109817654A (zh) * | 2019-02-14 | 2019-05-28 | 德淮半导体有限公司 | 图像传感器及其形成方法 |
| CN110473889A (zh) * | 2019-09-03 | 2019-11-19 | 豪威科技(上海)有限公司 | 一种图像传感器及其制备方法 |
| CN110634897A (zh) * | 2019-09-05 | 2019-12-31 | 成都微光集电科技有限公司 | 一种背照式近红外像素单元及其制备方法 |
| CN110634898A (zh) * | 2019-09-23 | 2019-12-31 | 上海华力微电子有限公司 | 一种用于背照式图像传感器的深硅槽及其形成方法 |
Cited By (1)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| CN116053288A (zh) * | 2023-01-28 | 2023-05-02 | 合肥晶合集成电路股份有限公司 | 一种图像传感器及其制作方法 |
Similar Documents
| Publication | Publication Date | Title |
|---|---|---|
| CN109427832B (zh) | 影像感应器集成芯片 | |
| US8552516B2 (en) | Solid state image capture device and method for manufacturing same | |
| US7608872B2 (en) | Complementary metal oxide semiconductor image sensor and method for fabricating the same | |
| JP3065597B2 (ja) | 感光素子及びこれの製造方法 | |
| CN103325801A (zh) | 固体拍摄装置以及照相机 | |
| CN102760743B (zh) | 固体拍摄装置及其制造方法 | |
| US7256469B2 (en) | Solid-state image pickup device | |
| CN104701334A (zh) | 采用深沟槽隔离的堆叠图像传感器的制作方法 | |
| EP2884537B1 (en) | Semiconductor device and semiconductor device manufacturing method | |
| KR20030030949A (ko) | 반도체 장치의 제조 방법 및 반도체 장치 | |
| CN115084180A (zh) | 背照式图像传感器及其制作方法 | |
| CN112436025A (zh) | 半导体器件及其制作方法 | |
| CN112349740A (zh) | 背照式图像传感器及其形成方法 | |
| JP2011243656A (ja) | 固体撮像装置およびその製造方法 | |
| CN115666132A (zh) | 半导体结构的制备方法及半导体结构 | |
| CN115000113B (zh) | 背照式图像传感器及其制作方法 | |
| CN113193046B (zh) | 半导体器件及其制备方法 | |
| US20010023949A1 (en) | SOI active pixel cell design with grounded body contact | |
| US7714382B2 (en) | Trench gate semiconductor with NPN junctions beneath shallow trench isolation structures | |
| CN115224057A (zh) | 图像传感器 | |
| CN113892169A (zh) | 半导体器件的制作方法及半导体器件 | |
| KR100327929B1 (ko) | 반도체 장치 및 그 제조 방법 | |
| CN1277307C (zh) | 具有垂直型晶体管与沟槽电容器的存储器装置的制造方法 | |
| US6953725B2 (en) | Method for fabricating memory device having a deep trench capacitor | |
| CN117497552B (zh) | 图像传感器及其制作方法 |
Legal Events
| Date | Code | Title | Description |
|---|---|---|---|
| PB01 | Publication | ||
| PB01 | Publication | ||
| SE01 | Entry into force of request for substantive examination | ||
| SE01 | Entry into force of request for substantive examination |