CN112420812A - 一种高压功率芯片的深结复合终端结构及其制备方法 - Google Patents
一种高压功率芯片的深结复合终端结构及其制备方法 Download PDFInfo
- Publication number
- CN112420812A CN112420812A CN202011292087.6A CN202011292087A CN112420812A CN 112420812 A CN112420812 A CN 112420812A CN 202011292087 A CN202011292087 A CN 202011292087A CN 112420812 A CN112420812 A CN 112420812A
- Authority
- CN
- China
- Prior art keywords
- region
- junction
- doping region
- terminal
- variable doping
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Pending
Links
- 239000002131 composite material Substances 0.000 title claims abstract description 36
- 238000002360 preparation method Methods 0.000 title claims description 7
- 229910052782 aluminium Inorganic materials 0.000 claims abstract description 19
- 150000002500 ions Chemical class 0.000 claims abstract description 16
- 238000009792 diffusion process Methods 0.000 claims abstract description 14
- -1 aluminum ions Chemical class 0.000 claims abstract description 12
- 238000005468 ion implantation Methods 0.000 claims description 13
- 238000000137 annealing Methods 0.000 claims description 8
- XAGFODPZIPBFFR-UHFFFAOYSA-N aluminium Chemical compound [Al] XAGFODPZIPBFFR-UHFFFAOYSA-N 0.000 claims description 7
- 238000007740 vapor deposition Methods 0.000 claims description 4
- 230000015556 catabolic process Effects 0.000 abstract description 14
- 239000004065 semiconductor Substances 0.000 description 9
- 230000005684 electric field Effects 0.000 description 8
- 238000000034 method Methods 0.000 description 8
- 238000013461 design Methods 0.000 description 6
- 238000004088 simulation Methods 0.000 description 6
- XUIMIQQOPSSXEZ-UHFFFAOYSA-N Silicon Chemical compound [Si] XUIMIQQOPSSXEZ-UHFFFAOYSA-N 0.000 description 5
- 229910021420 polycrystalline silicon Inorganic materials 0.000 description 5
- 229920005591 polysilicon Polymers 0.000 description 5
- 229910052710 silicon Inorganic materials 0.000 description 5
- 239000010703 silicon Substances 0.000 description 5
- QVGXLLKOCUKJST-UHFFFAOYSA-N atomic oxygen Chemical compound [O] QVGXLLKOCUKJST-UHFFFAOYSA-N 0.000 description 4
- 238000004519 manufacturing process Methods 0.000 description 4
- 229910052760 oxygen Inorganic materials 0.000 description 4
- 239000001301 oxygen Substances 0.000 description 4
- 238000011109 contamination Methods 0.000 description 3
- 238000010586 diagram Methods 0.000 description 3
- 230000000694 effects Effects 0.000 description 3
- 238000005516 engineering process Methods 0.000 description 3
- 238000002161 passivation Methods 0.000 description 3
- 239000000758 substrate Substances 0.000 description 3
- 238000009825 accumulation Methods 0.000 description 2
- 230000004888 barrier function Effects 0.000 description 2
- 238000011161 development Methods 0.000 description 2
- 238000009826 distribution Methods 0.000 description 2
- 239000012535 impurity Substances 0.000 description 2
- 238000004458 analytical method Methods 0.000 description 1
- 238000005260 corrosion Methods 0.000 description 1
- 230000007797 corrosion Effects 0.000 description 1
- 230000007547 defect Effects 0.000 description 1
- 238000011982 device technology Methods 0.000 description 1
- 230000000873 masking effect Effects 0.000 description 1
- 230000007935 neutral effect Effects 0.000 description 1
- 230000000750 progressive effect Effects 0.000 description 1
- 239000000126 substance Substances 0.000 description 1
- 238000012360 testing method Methods 0.000 description 1
Images
Classifications
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L29/00—Semiconductor devices specially adapted for rectifying, amplifying, oscillating or switching and having potential barriers; Capacitors or resistors having potential barriers, e.g. a PN-junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof ; Multistep manufacturing processes therefor
- H01L29/02—Semiconductor bodies ; Multistep manufacturing processes therefor
- H01L29/06—Semiconductor bodies ; Multistep manufacturing processes therefor characterised by their shape; characterised by the shapes, relative sizes, or dispositions of the semiconductor regions ; characterised by the concentration or distribution of impurities within semiconductor regions
- H01L29/0603—Semiconductor bodies ; Multistep manufacturing processes therefor characterised by their shape; characterised by the shapes, relative sizes, or dispositions of the semiconductor regions ; characterised by the concentration or distribution of impurities within semiconductor regions characterised by particular constructional design considerations, e.g. for preventing surface leakage, for controlling electric field concentration or for internal isolations regions
- H01L29/0607—Semiconductor bodies ; Multistep manufacturing processes therefor characterised by their shape; characterised by the shapes, relative sizes, or dispositions of the semiconductor regions ; characterised by the concentration or distribution of impurities within semiconductor regions characterised by particular constructional design considerations, e.g. for preventing surface leakage, for controlling electric field concentration or for internal isolations regions for preventing surface leakage or controlling electric field concentration
- H01L29/0611—Semiconductor bodies ; Multistep manufacturing processes therefor characterised by their shape; characterised by the shapes, relative sizes, or dispositions of the semiconductor regions ; characterised by the concentration or distribution of impurities within semiconductor regions characterised by particular constructional design considerations, e.g. for preventing surface leakage, for controlling electric field concentration or for internal isolations regions for preventing surface leakage or controlling electric field concentration for increasing or controlling the breakdown voltage of reverse biased devices
- H01L29/0615—Semiconductor bodies ; Multistep manufacturing processes therefor characterised by their shape; characterised by the shapes, relative sizes, or dispositions of the semiconductor regions ; characterised by the concentration or distribution of impurities within semiconductor regions characterised by particular constructional design considerations, e.g. for preventing surface leakage, for controlling electric field concentration or for internal isolations regions for preventing surface leakage or controlling electric field concentration for increasing or controlling the breakdown voltage of reverse biased devices by the doping profile or the shape or the arrangement of the PN junction, or with supplementary regions, e.g. junction termination extension [JTE]
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L29/00—Semiconductor devices specially adapted for rectifying, amplifying, oscillating or switching and having potential barriers; Capacitors or resistors having potential barriers, e.g. a PN-junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof ; Multistep manufacturing processes therefor
- H01L29/02—Semiconductor bodies ; Multistep manufacturing processes therefor
- H01L29/06—Semiconductor bodies ; Multistep manufacturing processes therefor characterised by their shape; characterised by the shapes, relative sizes, or dispositions of the semiconductor regions ; characterised by the concentration or distribution of impurities within semiconductor regions
- H01L29/0684—Semiconductor bodies ; Multistep manufacturing processes therefor characterised by their shape; characterised by the shapes, relative sizes, or dispositions of the semiconductor regions ; characterised by the concentration or distribution of impurities within semiconductor regions characterised by the shape, relative sizes or dispositions of the semiconductor regions or junctions between the regions
Landscapes
- Engineering & Computer Science (AREA)
- Microelectronics & Electronic Packaging (AREA)
- Power Engineering (AREA)
- Physics & Mathematics (AREA)
- Ceramic Engineering (AREA)
- Condensed Matter Physics & Semiconductors (AREA)
- General Physics & Mathematics (AREA)
- Computer Hardware Design (AREA)
- Electrodes Of Semiconductors (AREA)
- Insulated Gate Type Field-Effect Transistor (AREA)
Abstract
本发明公开了一种高压功率芯片的深结复合终端结构，所述复合终端结构包括:横向变掺杂区域、结终端延伸区域和SIPOS结构；所述横向变掺杂区域为在多个不同渐变掺杂区窗口的遮掩下注入铝离子，再经高温扩散形成的区域；所述结终端延伸区域设置在所述横向变掺杂区域(VLD)的末端，并与所述横向变掺杂区域呈部分交叠设置，所述结终端延伸区域(JTE)为棚离子在高温下扩散形成的区域；所述SIPOS结构设置在所述横向变掺杂区域和结终端延伸区域的上部。本发明将SIPOS结构覆盖于横向变掺杂区域和结终端延伸区域之上来减少终端区的面积，提高其终端效率，降低界面电荷对终端结构击穿电压的影响，达到在存在界面电荷的情况下满足3.3kV等级的耐压要求。
Description
技术领域
本发明涉及半导体器件设计技术领域，特别涉及一种高压功率芯片的深结复合终端结构及其制备方法。
背景技术
终端结构的设计是半导体器件的关键技术之一，与器件的击穿电压密切相关。
在半导体器件反偏耐压时，器件内部的pn结扩展延伸致表面，使表面的峰值电场高于体内，导致击穿发生在表面，同时，当碰撞电离在表面发生时，电离过程产生的热载流子易进入钝化层，在钝化层内部形成固定电荷,改变电场分布，使器件性能不稳定，可靠性下降。终端技术是降低表面电场、提高终端耐压的直接方法。目前，对于功率半导体器件来讲，终端区的结构设计主要是场环结构、场板加场环复合结构等但是场环结构占用芯片面积大且受界面电荷影响较大，场板加场环复合结构设计复杂。并且对于高压深结功率器件，VLD末端仍存在曲率集中的问题，而VLD与JTE结构受界面电荷影响较大。因此，减少终端区的面积，提高其终端效率，降低界面电荷对终端结构击穿电压的影响也是目前功率器件技术发展的重要方向之一。
发明内容
本发明的目的是提供一种高压功率芯片的深结复合终端结构及其制备方法，以减少终端区的面积，提高其终端效率，降低界面电荷对终端结构击穿电压的影响。
为实现上述目的，本发明提供了如下方案：
一种高压功率芯片的深结复合终端结构，所述复合终端结构包括:横向变掺杂区域、结终端延伸区域和SIPOS结构；
所述横向变掺杂区域为在多个不同渐变掺杂区窗口的遮掩下注入铝离子，再经高温扩散形成的区域；
所述结终端延伸区域设置在所述横向变掺杂区域的末端，并与所述横向变掺杂区域呈部分交叠设置，所述结终端延伸区域为棚离子在高温下扩散形成的区域；
所述SIPOS结构设置在所述横向变掺杂区域和结终端延伸区域的上部。
可选的，多个不同渐变掺杂区窗口分别为80μm渐变掺杂区窗口、70μm渐变掺杂区窗口、60μm渐变掺杂区窗口、50μm渐变掺杂区窗口、40μm渐变掺杂区窗口、30μm渐变掺杂区窗口和10μm渐变掺杂区窗口。
可选的，所述渐变掺杂区窗口的长度与遮掩的长度的和为85μm。
可选的，所述横向变掺杂区域的结深最大深度为127μm，所述横向变掺杂区域的长度为720μm。
可选的，所述结终端延伸区域的结深为13μm，所述横向变掺杂区域的长度为280μm，所述横向变掺杂区域与所述结终端延伸区域交叠的部分的长度为140μm。
可选的，所述SIPOS结构的厚度为3μm，介电常数为9，电阻率为1e10Ω·m。
可选的，所述复合终端结构包括截止环，所述截止环设置在终端结构的终端区域的最边缘处。
一种高压功率芯片的深结复合终端结构的制备方法，所述制备方法包括如下步骤：
在终端结构的终端区域选取铝离子注入位置和棚离子注入位置；
在所述铝离子注入位置，在多个不同渐变掺杂区窗口的遮掩下注入铝离子，并高温退火第一预设时间，形成横向变掺杂区域；
在所述棚离子注入位置注入棚离子，并高温退火第二预设时间，形成结终端延伸区域；
在所述横向变掺杂区域和所述结终端延伸区域的上表面，采用气相沉淀的方式制备SIPOS结构。
可选的，所述第一预设时间为3000min，所述第二预设时间为240min。
可选的，所述铝离子浓度为5.0e14cm-2，所述棚离子的浓度为1e11cm-2。
根据本发明提供的具体实施例，本发明公开了以下技术效果：
本发明公开了一种高压功率芯片的深结复合终端结构，所述复合终端结构包括:横向变掺杂区域、结终端延伸区域和SIPOS结构；所述横向变掺杂区域为在多个不同渐变掺杂区窗口的遮掩下注入铝离子，再经高温扩散形成的区域；所述结终端延伸区域设置在所述横向变掺杂区域的末端，并与所述横向变掺杂区域呈部分交叠设置，所述结终端延伸区域为棚离子在高温下扩散形成的区域；所述SIPOS结构设置在所述横向变掺杂区域和结终端延伸区域的上部。本发明将SIPOS结构覆盖于横向变掺杂区域和结终端延伸区域之上来减少终端区的面积，提高其终端效率，降低界面电荷对终端结构击穿电压的影响，达到在存在界面电荷的情况下满足3.3kV等级的耐压要求。
附图说明
为了更清楚地说明本发明实施例或现有技术中的技术方案，下面将对实施例中所需要使用的附图作简单地介绍，显而易见地，下面描述中的附图仅仅是本发明的一些实施例，对于本领域普通技术人员来讲，在不付出创造性劳动性的前提下，还可以根据这些附图获得其他的附图。
图1为本发明提供的一种高压功率芯片的深结复合终端结构的结构示意图；
图2为本发明提供的一种高压功率芯片的深结复合终端结构的结构仿真图；
图3为本发明提供的一种高压功率芯片的深结复合终端结构的制备方法的流程图；
图4为本发明提供的近表面掺杂浓度分布图；
图5为本发明提供的本发明的高压功率芯片的深结复合终端结构与现有结构的击穿电压对比图。
具体实施方式
本发明的目的是提供一种高压功率芯片的深结复合终端结构及其制备方法，以减少终端区的面积，提高其终端效率，降低界面电荷对终端结构击穿电压的影响。
为使本发明的上述目的、特征和优点能够更加明显易懂，下面结合附图和具体实施方式对发明作进一步详细的说明。
绝缘性氧化膜无法有效防止器件表面电荷的积累和离子玷污，这些电荷在靠近硅衬底表面可以感应出极性相反的电荷，使器件表面电场发生改变，导致PN结反向击穿电压发生改变。
SIPOS结构具有其他特点：电中性、与硅接触的界面不存在高能势垒、膜内有高密度陷阱。相对于绝缘性氧化膜，SIPOS结构不仅可以防止外界有害杂质离子沾污，而且能缓和已经沾污在表面的离子引起的电场对硅表面的影响。另，SIPOS结构被离子沾污后，会在表面附近感应出相反极性的电荷，这些电荷漂移到SIPOS结构内将和外表面电荷中和，或被钝化层内的陷阱捕获，从而形成一个空间电荷区，这层空间电荷区对外加电场具有屏蔽作用。故当采用SIPOS结构时，由于其半绝缘性，一方面起到了阻性场板的作用，另一方面对钝化也有贡献。
复合终端结构可以避免单一的终端结构所存在的明显缺陷，因此复合终端结构也是未来功率器件终端的发展趋势。目前的芯片制造工艺，界面电荷始终无法被完全消除。故只能通过不断的改进制造工艺和改进终端结构来减弱界面电荷对器件带来的影响。SIPOS结构因其自身的特性可以很好的减弱界面电荷对器件带来的影响。故SIPOS结构与复合终端结构的结合可以成为终端设计的一个思路。
基于上述构思，本发明提供一种高压功率芯片的深结复合终端结构，如图1和2所示，所述复合终端结构包括:横向变掺杂区域(Variation ofLateral Doping,VLD)、结终端延伸区域(Junction terminal extension，JTE)和SIPOS(Semi-insulatedpolysilicon，半绝缘含氧多晶硅)结构；所述横向变掺杂区域为在多个不同渐变掺杂区窗口的遮掩下注入铝离子，再经高温扩散形成的区域；所述结终端延伸区域设置在所述横向变掺杂区域的末端，并与所述横向变掺杂区域呈部分交叠设置，所述结终端延伸区域为棚离子在高温下扩散形成的区域；所述SIPOS结构设置在所述横向变掺杂区域和结终端延伸区域的上部。所述横向变掺杂区域的结深最大深度为127μm，所述横向变掺杂区域的长度为720μm。所述结终端延伸区域的结深为13μm，所述横向变掺杂区域的长度为280μm，所述横向变掺杂区域与所述结终端延伸区域交叠的部分的长度为140μm。所述SIPOS结构的厚度为3μm，介电常数为9，电阻率为1e10Ω·m。所述复合终端结构包括截止环，所述截止环设置在终端结构的终端区域的最边缘处。
其中，多个不同渐变掺杂区窗口分别为80μm渐变掺杂区窗口、70μm渐变掺杂区窗口、60μm渐变掺杂区窗口、50μm渐变掺杂区窗口、40μm渐变掺杂区窗口、30μm渐变掺杂区窗口和10μm渐变掺杂区窗口。所述渐变掺杂区窗口的长度与遮掩的长度的和为85μm。
如图3所示，本发明还提供一种高压功率芯片的深结复合终端结构的制备方法，所述制备方法包括如下步骤：
步骤301，在终端结构的终端区域选取铝离子注入位置和棚离子注入位置。
步骤302，在所述铝离子注入位置，在多个不同渐变掺杂区窗口的遮掩下注入铝离子，并高温退火第一预设时间，形成横向变掺杂区域。所述第一预设时间为3000min。
即，VLD区是在多个渐变掺杂区窗口的遮掩下，通过铝离子扩散以及高温退火3000min形成。每个遮掩长度加扩散窗口之和固定为85μm，扩散窗口依次为80μm、70μm、60μm、50μm、40μm、30μm、10μm。所述铝离子浓度为5.0e14cm-2。
步骤303，在所述棚离子注入位置注入棚离子，并高温退火第二预设时间，形成结终端延伸区域。所述第二预设时间为240min。
即，JTE区采用浓度为1e11cm-2的棚离子注入，并在高温下退火240min形成一个结深为13μm的JTE区域，该区域部分位于VLD区域内部。
步骤304，在所述横向变掺杂区域和所述结终端延伸区域的上表面，采用气相沉淀的方式制备SIPOS结构。
SIPOS结构是在多晶硅POLY(polysilicon)的工艺基础上制做的。但气相淀积SIPOS的工艺中要添加一股N20气流，通过控制N20的浓度来控制SIPOS中的含氧量，掺氧多晶硅的含氧量决定了SIPOS结构的各种物理化学性质、生长速率、腐蚀速率等，通过控制含氧量来获得介电常数为9、电阻率为1e10Ω·m的SIPOS结构。
本发明主要针对3.3kV高压深结半导体器件的终端结构在存在界面电荷的情况下进行耐压试验仿真，因此要求整个结构的耐压要在界面电荷4e11cm-2时承受最高4kV的耐压强度(保留百分之二十的裕量)，整个结构保证在界面电荷4e11cm-2时承受4kV而不发生击穿现象。
本发明针对3.3kV等级深结半导体功率器件的终端结构进行设计，承受电压为4kV。VLD区相对与传统的场环结构可以有效的提高芯片利用率。由于高压深结器件大多采用铝扩散工艺，JTE区可以有效的缓解VLD区末端因曲率过大造成的电场强度集中问题。引入JTE区后，可以大大提高终端结构的击穿电压，相对于超结终端结构，VLD+单区JTE在工艺上更容易控制。而离子注入退火和硅表面热生长氧化物过程中引入的杂质电荷离子会改变衬底内部的电场分布，使耗尽层发生变化。由于深结VLD区的末端曲率过大，虽然针对VLD结构增加了JTE区域，但由于常用的绝缘性氧化膜SiO2无法有效防止器件表面电荷的积累和离子玷污，这些电荷在靠近硅衬底表面感应处极性相反的电荷，使器件表面电场发生改变，导致PN结反向击穿电压发生改变。因此，引入SIPOS结构来改善界面电荷对VLD-JTE结构的影响。
SIPOS结构可以减小VLD-JTE复合结构的耐压受界面电荷的影响，另外，SIPOS结构对钝化也有帮助。为了验证存在界面电荷时终端结构的耐压效果，搭建了VLD-JTE-SiO2仿真模型，对存在相同浓度的界面电荷下的VLD-JTE-SiO2模型与VLD-JTE-SIPOS模型进行了仿真对比，掺杂浓度分布情况如图4所示，图5给出了两个结构在存在界面电荷的情况下击穿电压的仿真结果图。从结果中可以看出通过本发明的终端结构，可以实现3.3kV等级深结半导体功率器件终端的耐压要求，同时减少了界面电荷对终端耐压的影响。
本发明针对高压深结半导体功率器件，提出了一种复合终端结构，所述复合终端结构包括：VLD区、JTE区及SIPOS结构，通过选用介电常数为9，电阻率为1e10Ω·m的SIPOS结构覆盖于VLD和JTE区之上来达到在存在界面电荷的情况下满足3.3kV等级的耐压要求，通过仿真分析，可以看出所提出的结构，可以满足3.3kV等级的耐压要求，同时减小了界面电荷对终端击穿电压的影响，为高压深结半导体功率器件的终端结构设计提供了指导。
本说明书中各个实施例采用递进的方式描述，每个实施例重点说明的都是与其他实施例的不同之处，各个实施例之间相同相似部分互相参见即可。
本文中应用了具体个例对发明的原理及实施方式进行了阐述，以上实施例的说明只是用于帮助理解本发明的方法及其核心思想，所描述的实施例仅仅是本发明的一部分实施例，而不是全部的实施例，基于本发明中的实施例，本领域普通技术人员在没有做出创造性劳动前提下所获得的所有其他实施例，都属于本发明保护的范围。
Claims (10)
1.一种高压功率芯片的深结复合终端结构，其特征在于，所述复合终端结构包括:横向变掺杂区域、结终端延伸区域和SIPOS结构；
所述横向变掺杂区域为在多个不同渐变掺杂区窗口的遮掩下注入铝离子，再经高温扩散形成的区域；
所述结终端延伸区域设置在所述横向变掺杂区域的末端，并与所述横向变掺杂区域呈部分交叠设置，所述结终端延伸区域为棚离子在高温下扩散形成的区域；
所述SIPOS结构设置在所述横向变掺杂区域和结终端延伸区域的上部。
2.根据权利要求1所述的高压功率芯片的深结复合终端结构，其特征在于，多个不同渐变掺杂区窗口分别为80μm渐变掺杂区窗口、70μm渐变掺杂区窗口、60μm渐变掺杂区窗口、50μm渐变掺杂区窗口、40μm渐变掺杂区窗口、30μm渐变掺杂区窗口和10μm渐变掺杂区窗口。
3.根据权利要求1所述的高压功率芯片的深结复合终端结构，其特征在于，所述渐变掺杂区窗口的长度与遮掩的长度的和为85μm。
4.根据权利要求1所述的高压功率芯片的深结复合终端结构，其特征在于，所述横向变掺杂区域的结深最大深度为127μm，所述横向变掺杂区域的长度为720μm。
5.根据权利要求1所述的高压功率芯片的深结复合终端结构，其特征在于，所述结终端延伸区域的结深为13μm，所述横向变掺杂区域的长度为280μm，所述横向变掺杂区域与所述结终端延伸区域交叠的部分的长度为140μm。
6.根据权利要求1所述的高压功率芯片的深结复合终端结构，其特征在于，所述SIPOS结构的厚度为3μm，介电常数为9，电阻率为1e10Ω·m。
7.根据权利要求1所述的高压功率芯片的深结复合终端结构，其特征在于，所述复合终端结构包括截止环，所述截止环设置在终端结构的终端区域的最边缘处。
8.一种高压功率芯片的深结复合终端结构的制备方法，其特征在于，所述制备方法包括如下步骤：
在终端结构的终端区域选取铝离子注入位置和棚离子注入位置；
在所述铝离子注入位置，在多个不同渐变掺杂区窗口的遮掩下注入铝离子，并高温退火第一预设时间，形成横向变掺杂区域；
在所述棚离子注入位置注入棚离子，并高温退火第二预设时间，形成结终端延伸区域；
在所述横向变掺杂区域和所述结终端延伸区域的上表面，采用气相沉淀的方式制备SIPOS结构。
9.根据权利要求8所述的高压功率芯片的深结复合终端结构，其特征在于，所述第一预设时间为3000min，所述第二预设时间为240min。
10.根据权利要求8所述的高压功率芯片的深结复合终端结构，其特征在于，所述铝离子浓度为5.0e14cm-2，所述棚离子的浓度为1e11cm-2。
Priority Applications (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| CN202011292087.6A CN112420812A (zh) | 2020-11-18 | 2020-11-18 | 一种高压功率芯片的深结复合终端结构及其制备方法 |
Applications Claiming Priority (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| CN202011292087.6A CN112420812A (zh) | 2020-11-18 | 2020-11-18 | 一种高压功率芯片的深结复合终端结构及其制备方法 |
Publications (1)
| Publication Number | Publication Date |
|---|---|
| CN112420812A true CN112420812A (zh) | 2021-02-26 |
Family
ID=74831731
Family Applications (1)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| CN202011292087.6A Pending CN112420812A (zh) | 2020-11-18 | 2020-11-18 | 一种高压功率芯片的深结复合终端结构及其制备方法 |
Country Status (1)
| Country | Link |
|---|---|
| CN (1) | CN112420812A (zh) |
Citations (6)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| CN102856352A (zh) * | 2011-06-27 | 2013-01-02 | 中国科学院微电子研究所 | 绝缘栅双极晶体管终端及其制作方法 |
| US8476691B1 (en) * | 2010-02-18 | 2013-07-02 | Microsemi Corporation | High reliability-high voltage junction termination with charge dissipation layer |
| CN103208531A (zh) * | 2013-04-07 | 2013-07-17 | 株洲南车时代电气股份有限公司 | 一种快恢复二极管frd芯片及其制作方法 |
| CN204632762U (zh) * | 2015-02-06 | 2015-09-09 | 中国科学院微电子研究所 | 结终端延伸的终端版图结构及其终端结构 |
| CN108598150A (zh) * | 2018-04-25 | 2018-09-28 | 西安理工大学 | 一种横向变掺杂-结终端延伸复合终端结构及其制造方法 |
| CN111755503A (zh) * | 2020-07-10 | 2020-10-09 | 嘉兴斯达半导体股份有限公司 | 一种可变横向掺杂的终端结构及其制作方法 |
-
2020
- 2020-11-18 CN CN202011292087.6A patent/CN112420812A/zh active Pending
Patent Citations (6)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| US8476691B1 (en) * | 2010-02-18 | 2013-07-02 | Microsemi Corporation | High reliability-high voltage junction termination with charge dissipation layer |
| CN102856352A (zh) * | 2011-06-27 | 2013-01-02 | 中国科学院微电子研究所 | 绝缘栅双极晶体管终端及其制作方法 |
| CN103208531A (zh) * | 2013-04-07 | 2013-07-17 | 株洲南车时代电气股份有限公司 | 一种快恢复二极管frd芯片及其制作方法 |
| CN204632762U (zh) * | 2015-02-06 | 2015-09-09 | 中国科学院微电子研究所 | 结终端延伸的终端版图结构及其终端结构 |
| CN108598150A (zh) * | 2018-04-25 | 2018-09-28 | 西安理工大学 | 一种横向变掺杂-结终端延伸复合终端结构及其制造方法 |
| CN111755503A (zh) * | 2020-07-10 | 2020-10-09 | 嘉兴斯达半导体股份有限公司 | 一种可变横向掺杂的终端结构及其制作方法 |
Similar Documents
| Publication | Publication Date | Title |
|---|---|---|
| CN103035732B (zh) | 一种vdmos晶体管及其制备方法 | |
| EP1566843B1 (en) | Manufacturing method of a silicon carbide semiconductor device | |
| US9397206B2 (en) | Semiconductor device and method for manufacturing the same | |
| JP4971595B2 (ja) | 半導体装置 | |
| EP1394860A2 (en) | Power devices with improved breakdown voltages | |
| WO2017105414A1 (en) | Edge termination designs for silicon carbide super-junction power devices | |
| US6376875B1 (en) | Semiconductor component with compensation implantation | |
| US8525302B2 (en) | Bipolar punch-through semiconductor device and method for manufacturing such a semiconductor device | |
| CN108598151B (zh) | 能提高耐压能力的半导体器件终端结构及其制造方法 | |
| KR20130124560A (ko) | 반도체 장치 및 반도체 장치의 제조 방법 | |
| CN111200025A (zh) | 超结器件及其制造方法 | |
| CN112420812A (zh) | 一种高压功率芯片的深结复合终端结构及其制备方法 | |
| CN112349771A (zh) | 一种碳化硅器件埋层型终端结构及其制备方法 | |
| US20010026982A1 (en) | Method for fabricating semiconductor device using a cvd insulator film | |
| CN114361242B (zh) | 一种可调节阈值电压的平面型碳化硅mosfet及其制备方法 | |
| CN114335154B (zh) | 一种半导体器件、终端结构及其制造方法 | |
| CN109962104B (zh) | 一种功率半导体器件 | |
| CN103165659A (zh) | 齐纳二极管及其制造方法 | |
| KR101779224B1 (ko) | 펀치스루 반도체 디바이스 및 그의 제조 방법 | |
| CN114530504A (zh) | 一种高阈值SiC MOSFET器件及其制造方法 | |
| KR0149705B1 (ko) | 절연게이트 바이폴라 트랜지스터의 구조 및 그 제조방법 | |
| CN113964190B (zh) | 高迁移率的p型多晶硅栅LDMOS器件及其制作方法 | |
| KR100289055B1 (ko) | 피-채널 이중확산 전력소자의 제조방법 | |
| EP3916800A1 (en) | Power mosfet with reduced current leakage and method of fabricating the power mosfet | |
| CN114582960B (zh) | 多次外延屏蔽栅功率器件及其制造方法 |
Legal Events
| Date | Code | Title | Description |
|---|---|---|---|
| PB01 | Publication | ||
| PB01 | Publication | ||
| SE01 | Entry into force of request for substantive examination | ||
| SE01 | Entry into force of request for substantive examination | ||
| RJ01 | Rejection of invention patent application after publication |
Application publication date: 20210226 |
|
| RJ01 | Rejection of invention patent application after publication |