CN112416445B - 确定板卡主备的设备和方法 - Google Patents
确定板卡主备的设备和方法 Download PDFInfo
- Publication number
- CN112416445B CN112416445B CN202011300683.4A CN202011300683A CN112416445B CN 112416445 B CN112416445 B CN 112416445B CN 202011300683 A CN202011300683 A CN 202011300683A CN 112416445 B CN112416445 B CN 112416445B
- Authority
- CN
- China
- Prior art keywords
- level
- board card
- output
- input
- interface
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Active
Links
Images
Classifications
-
- G—PHYSICS
- G06—COMPUTING; CALCULATING OR COUNTING
- G06F—ELECTRIC DIGITAL DATA PROCESSING
- G06F9/00—Arrangements for program control, e.g. control units
- G06F9/06—Arrangements for program control, e.g. control units using stored programs, i.e. using an internal store of processing equipment to receive or retain programs
- G06F9/44—Arrangements for executing specific programs
- G06F9/4401—Bootstrapping
- G06F9/4411—Configuring for operating with peripheral devices; Loading of device drivers
-
- G—PHYSICS
- G06—COMPUTING; CALCULATING OR COUNTING
- G06F—ELECTRIC DIGITAL DATA PROCESSING
- G06F13/00—Interconnection of, or transfer of information or other signals between, memories, input/output devices or central processing units
- G06F13/10—Program control for peripheral devices
- G06F13/12—Program control for peripheral devices using hardware independent of the central processor, e.g. channel or peripheral processor
- G06F13/122—Program control for peripheral devices using hardware independent of the central processor, e.g. channel or peripheral processor where hardware performs an I/O function other than control of data transfer
Landscapes
- Engineering & Computer Science (AREA)
- Theoretical Computer Science (AREA)
- Software Systems (AREA)
- Physics & Mathematics (AREA)
- General Engineering & Computer Science (AREA)
- General Physics & Mathematics (AREA)
- Computer Security & Cryptography (AREA)
- Hardware Redundancy (AREA)
Abstract
本公开提供一种确定板卡主备的设备和方法。该设备包括:第一板卡和第二板卡,第一板卡包括第一输入接口和第一输出接口,第二板卡包括第二输入接口和第二输出接口,第一输出接口和第二输入接口连接,第二输出接口和第一输入接口连接;第一板卡用于:获取第一时刻的第一输入接口的第一输入电平;在第二时刻完成根据第一输入电平反配第一输出接口输出第一输出电平;获取第三时刻第一输入接口的第二输入电平和第一输出接口的第二输出电平;若第二输出电平与第二输入电平不同,根据第二输入电平和第二输出电平,确定第一板卡是否为主控板卡;其中,第三时刻距离第二时刻的时间长度小于等于预设时长,预设时长为第二时刻和第一时刻的时间差。
Description
技术领域
本公开涉及计算机技术领域,尤其涉及一种确定板卡主备的设备和方法。
背景技术
随着计算机技术的发展以及对设备功能、性能要求的不断提高,***中的重要设备通常设置主备冗余运行机制,即一个设备中设置有相同的两个板卡,其中一个为主控板卡,另一个为备控板卡,因此在确定板卡主备的设备启动时,需要对两个板卡进行主备选举,从而确定出主控板卡和备控板卡。
在确定板卡主备的设备中需要冗余配置的两个板卡,通过带外通道相互发送交互报文,以确定对方板卡的启动状态,从而决策出本板卡的主备状态。
然而,这种进行主备选举的方式,需要在带外通道的接口初始化后,才能开始发送交互报文,且发送交互报文的这种应答机制,将耗费大量的时间,主备选举效率不高。
发明内容
为了解决上述技术问题或者至少部分地解决上述技术问题,本公开提供了一种确定板卡主备的设备和方法。
第一方面,本公开提供一种确定板卡主备的设备,包括:第一板卡和第二板卡,所述第一板卡包括第一输入接口和第一输出接口,所述第二板卡包括第二输入接口和第二输出接口,所述第一输出接口和所述第二输入接口连接,所述第二输出接口和所述第一输入接口连接;
所述第一板卡用于:获取第一时刻的第一输入接口的第一输入电平;在第二时刻完成根据所述第一输入电平反配所述第一输出接口输出第一输出电平;获取第三时刻所述第一输入接口的第二输入电平和所述第一输出接口的第二输出电平;若所述第二输出电平与所述第二输入电平不同,根据所述第二输入电平和所述第二输出电平,确定所述第一板卡是否为主控板卡;其中,所述第三时刻距离所述第二时刻的时间长度小于等于预设时长,所述预设时长为所述第二时刻和所述第一时刻的时间差;
所述第二板卡用于:获取第四时刻的第二输入接口的第三输入电平;在第五时刻完成根据所述第三输入电平反配所述第二输出接口输出第三输出电平;获取第六时刻所述第二输入接口的第四输入电平和所述第一输出接口的第四输出电平;若所述第四输出电平与所述第四输入电平不同,根据所述第四输入电平和所述第四输出电平,确定所述第二板卡是否为主控板卡;其中,所述第六时刻距离所述第五时刻的时间长度小于等于预设时长,所述预设时长为所述第五时刻和所述第四时刻的时间差。
可选的,所述若所述第二输出电平与所述第二输入电平不同,根据所述第二输入电平和所述第二输出电平,确定所述第一板卡是否为主控板卡,包括:
若所述第二输出电平为高电平,所述第二输入电平为低电平,确定所述第一板卡为主控板卡;
若所述第二输出电平为低电平,所述第二输入电平为高电平,确定所述第一板卡为备控板卡;
所述若所述第四输出电平与所述第四输入电平不同,根据所述第四输入电平和所述第四输出电平,确定所述第二板卡是否为主控板卡,包括:
若所述第四输出电平为高电平,所述第四输入电平为低电平,确定所述第二板卡为主控板卡;
若所述第四输出电平为低电平,所述第四输入电平为高电平,确定所述第二板卡为备控板卡。
可选的,所述第一板卡还用于:若所述第二输出电平为高电平,所述第二输入电平为高电平,根据所述第一板卡和所述第二板卡的板卡信息,确定所述第一板卡是否为主控板卡;
所述第二板卡还用于:若所述第四输出电平为高电平,所述第四输入电平为高电平,根据所述第一板卡和所述第二板卡的板卡信息,确定所述第二板卡是否为主控板卡。
可选的,所述第一板卡还用于:若确定所述第一板卡是主控板卡,则在所述第一输出接口输出高电平;若确定所述第一板卡是备控板卡,则在所述第一输出接口输出低电平;
所述第二板卡还用于:若确定所述第二板卡是主控板卡,则在所述第二输出接口输出高电平;若确定所述第二板卡是备控板卡,则在所述第二输出接口输出低电平。
可选的,所述第一板卡的板卡信息为所述第一板卡的第一槽位标号,所述第二板卡的板卡信息为所述第二板卡的第二槽位标号。
可选的,所述根据所述第一板卡和所述第二板卡的板卡信息,确定所述第一板卡是否为主控板卡,包括:
若所述第一槽位标号小于所述第二槽位标号,确定所述第一板卡为主控板卡;
若所述第一槽位标号大于所述第二槽位标号,确定所述第一板卡为备控板卡;
所述根据所述第一板卡和所述第二板卡的板卡信息,确定所述第二板卡是否为主控板卡,包括:
若所述第一槽位标号小于所述第二槽位标号,确定所述第二板卡为备控板卡;
若所述第一槽位标号大于所述第二槽位标号,确定所述第二板卡为主控板卡。
可选的,所述第一板卡还包括:第一处理器,所述第一处理器包括所述第一输入接口和所述第一输出接口;
所述第二板卡还包括:第二处理器,所述第二处理器包括所述第二输入接口和所述第二输出接口;
所述第一处理器用于:获取第一时刻的第一输入接口的第一输入电平;在第二时刻完成根据所述第一输入电平反配所述第一输出接口输出第一输出电平;获取第三时刻所述第一输入接口的第二输入电平和所述第一输出接口的第二输出电平;若所述第二输出电平与所述第二输入电平不同,根据所述第二输入电平和所述第二输出电平,确定所述第一板卡是否为主控板卡;其中,所述第三时刻距离所述第二时刻的时间长度小于等于预设时长,所述预设时长为所述第二时刻和所述第一时刻的时间差;
所述第二处理器用于:获取第四时刻的第二输入接口的第三输入电平;在第五时刻完成根据所述第三输入电平反配所述第二输出接口输出第三输出电平;获取第六时刻所述第二输入接口的第四输入电平和所述第一输出接口的第四输出电平;若所述第四输出电平与所述第四输入电平不同,根据所述第四输入电平和所述第四输出电平,确定所述第二板卡是否为主控板卡;其中,所述第六时刻距离所述第五时刻的时间长度小于等于预设时长,所述预设时长为所述第五时刻和所述第四时刻的时间差。
可选的,所述第一板卡还包括:第一可编程逻辑器件,所述第一可编程逻辑器件包括所述第一输入接口和所述第一输出接口;
所述第二板卡还包括:第二可编程逻辑器件,所述第二可编程逻辑器件包括所述第二输入接口和所述第二输出接口;
所述第一可编程逻辑器件用于:获取第一时刻的第一输入接口的第一输入电平;在第二时刻完成根据所述第一输入电平反配所述第一输出接口输出第一输出电平;获取第三时刻所述第一输入接口的第二输入电平和所述第一输出接口的第二输出电平;若所述第二输出电平与所述第二输入电平不同,根据所述第二输入电平和所述第二输出电平,确定所述第一板卡是否为主控板卡;其中,所述第三时刻距离所述第二时刻的时间长度小于等于预设时长,所述预设时长为所述第二时刻和所述第一时刻的时间差;
所述第二可编程逻辑器件用于:获取第四时刻的第二输入接口的第三输入电平;在第五时刻完成根据所述第三输入电平反配所述第二输出接口输出第三输出电平;获取第六时刻所述第二输入接口的第四输入电平和所述第一输出接口的第四输出电平;若所述第四输出电平与所述第四输入电平不同,根据所述第四输入电平和所述第四输出电平,确定所述第二板卡是否为主控板卡;其中,所述第六时刻距离所述第五时刻的时间长度小于等于预设时长,所述预设时长为所述第五时刻和所述第四时刻的时间差。
可选的,所述第一板卡还用于:
每隔预设时间段,获取所述第一输入接口的第五输入电平,和所述第一输出接口的第五输出电平;根据所述第五输入电平和所述第五输出电平,确定所述第一板卡是否为主控板卡;
每隔预设时间段,获取所述第一输入接口的第六输入电平,和所述第一输出接口的第六输出电平;根据所述第六输入电平和所述第六输出电平,确定所述第一板卡是否为主控板卡。
第二方面,本公开提供一种确定板卡主备的方法,所述方法应用于确定板卡主备的设备,所述设备包括:第一板卡和第二板卡,所述第一板卡包括第一输入接口和第一输出接口,所述第二板卡包括第二输入接口和第二输出接口,所述第一输出接口和所述第二输入接口连接,所述第二输出接口和所述第一输入接口连接;所述方法包括:
所述第一板卡获取第一时刻的第一输入接口的第一输入电平;在第二时刻完成根据所述第一输入电平反配所述第一输出接口输出第一输出电平;获取第三时刻所述第一输入接口的第二输入电平和所述第一输出接口的第二输出电平;若所述第二输出电平与所述第二输入电平不同,根据所述第二输入电平和所述第二输出电平,确定所述第一板卡是否为主控板卡;其中,所述第三时刻距离所述第二时刻的时间长度小于等于预设时长,所述预设时长为所述第二时刻和所述第一时刻的时间差;
所述第二板卡获取第四时刻的第二输入接口的第三输入电平;在第五时刻完成根据所述第三输入电平反配所述第二输出接口输出第三输出电平;获取第六时刻所述第二输入接口的第四输入电平和所述第一输出接口的第四输出电平;若所述第四输出电平与所述第四输入电平不同,根据所述第四输入电平和所述第四输出电平,确定所述第二板卡是否为主控板卡;其中,所述第六时刻距离所述第五时刻的时间长度小于等于预设时长,所述预设时长为所述第五时刻和所述第四时刻的时间差。
本公开实施例提供的技术方案与现有技术相比具有如下优点:
将需要选举主备控板卡的第一板卡和第二板卡通过四个接口之间通过两根线连接起来,针对每个板卡,输出电平为输入电平的相反输出,从而可以根据两个接口的电平情况,确定板卡是否是主控板卡,这种方法能够快速进行主备选举,提高主备选举效率。
附图说明
此处的附图被并入说明书中并构成本说明书的一部分,示出了符合本公开的实施例,并与说明书一起用于解释本公开的原理。
为了更清楚地说明本公开实施例或现有技术中的技术方案,下面将对实施例或现有技术描述中所需要使用的附图作简单地介绍,显而易见地,对于本领域普通技术人员而言,在不付出创造性劳动性的前提下,还可以根据这些附图获得其他的附图。
图1为本公开实施例提供的一种确定板卡主备的设备的结构示意图;
图2为本公开实施例提供的另一种确定板卡主备的设备的结构示意图;
图3为本公开实施例提供的一种确定板卡主备的方法的流程示意图;
图4为本公开实施例提供的另一种确定板卡主备的方法的流程示意图;
附图标记说明:
1:确定板卡主备的设备;
11:第一板卡;
12:第二板卡;
111:第一处理器;
121:第二处理器;
1111:第一输出接口;
1112:第一输入接口;
1211:第二输出接口;
1212:第二输入接口。
具体实施方式
为了能够更清楚地理解本公开的上述目的、特征和优点,下面将对本公开的方案进行进一步描述。需要说明的是,在不冲突的情况下,本公开的实施例及实施例中的特征可以相互组合。
在下面的描述中阐述了很多具体细节以便于充分理解本公开,但本公开还可以采用其他不同于在此描述的方式来实施;显然,说明书中的实施例只是本公开的一部分实施例,而不是全部的实施例。
首先对本发明所涉及的名词进行解释:
主备选举:在两个冗余配置的板卡中确定主控板卡和备控板卡。
本发明具体的应用场景:随着计算机技术的发展以及对设备功能、性能要求的不断提高,不同应用领域中的不同***的重要设备中通常设置主备板卡冗余运行机制,即一个设备中设置相同的两个板卡,其中一个为主控板卡,另一个为备控板卡,因此在确定板卡主备的设备启动时,需要对两个板卡进行主备选举,从而确定出主控板卡和备控板卡,然后才能按照该主备板卡配置实现设备的正常运行。
下面以在网络技术领域中的分布式处理架构的网络***中的机框式设备为例,说明本公开的一种具体的应用场景,随着网络技术的发展以及对网络设备功能、性能要求的不断提高,针对分布式处理架构的机框式网络设备中的板卡采用主备冗余机制。主备选举技术是提高通信设备可运维性的重要解决方案。
在一些场景中,确定板卡主备的设备包括两个板卡,分别为板卡A和板卡B,其中,板卡A和板卡B通过带外通道连接,以传输控制协议(Transmission Control Protocol,TCP)进行主备板间信息交互,设备启动时,带外通道的接口进行初始化,然后通过带外通道建立TCP连接,板卡之间成功建立连接以后,通过发送报文来确定对端板卡的启动状态,从而对两个板卡完成主备选举。
然而,这种方式需要等待接口初始化,需要消耗一定的时间,TCP传输由于协议本身的建立连接、确认、重传、拥塞等机制都将消耗大量时间来进行信息传输,需要消耗大量时间,使得主备选举耗时长,效率不高。
为解决如上技术问题,本公开提供一种确定板卡主备的设备,第一板卡和第二板卡,第一板卡包括第一输入接口和第一输出接口,第二板卡包括第二输入接口和第二输出接口,第一输出接口和第二输入接口连接,第二输出接口和第一输入接口连接;第一板卡用于:获取第一时刻的第一输入接口的第一输入电平;在第二时刻完成根据第一输入电平反配第一输出接口输出第一输出电平;获取第三时刻第一输入接口的第二输入电平和第一输出接口的第二输出电平;若第二输出电平与第二输入电平不同,根据第二输入电平和第二输出电平,确定第一板卡是否为主控板卡。将需要选举主备板卡的第一板卡和第二板卡通过四个接口之间通过两根线连接起来,针对每个板卡,输出电平为输入电平的相反输出,从而可以根据两个接口的电平情况,确定板卡是否是主控板卡,这种方法能够快速进行主备选举,提高主备选举效率。
下面以具体的实施例来说明本公开的技术方案以及本公开的技术方案如何解决上述技术问题。
图1为本公开实施例提供的一种确定板卡主备的设备的结构示意图,如图1所示,确定板卡主备的设备为机框式设备,确定板卡主备的设备1包括:第一板卡11和第二板卡12,第一板卡11包括第一输入接口1112和第一输出接口1111,第二板卡12包括第二输入接口1212和第二输出接口1211,第一输出接口1111和第二输入接口1212连接,第二输出接口1211和第一输入接口1112连接。
第一板卡11用于:获取第一时刻的第一输入接口1112的第一输入电平;在第二时刻完成根据第一输入电平反配第一输出接口1111输出第一输出电平;获取第三时刻第一输入接口1112的第二输入电平和第一输出接口1111的第二输出电平;若第二输出电平与第二输入电平不同,根据第二输入电平和第二输出电平,确定第一板卡11是否为主控板卡;其中,第三时刻距离第二时刻的时间长度小于等于预设时长,预设时长为第二时刻和第一时刻的时间差;
第二板卡12用于:获取第四时刻的第二输入接口1212的第三输入电平;在第五时刻完成根据第三输入电平反配第二输出接口1211输出第三输出电平;获取第六时刻第二输入接口1212的第四输入电平和第一输出接口1111的第四输出电平;若第四输出电平与第四输入电平不同,根据第四输入电平和第四输出电平,确定第二板卡12是否为主控板卡;其中,第六时刻距离第五时刻的时间长度小于等于预设时长,预设时长为第五时刻和第四时刻的时间差。
本实施例中,第一板卡11和第二板卡12的启动时的主备选举处理流程相同,下面以第一板卡11为例进行说明,在第一板卡11启动时,首先获取第一输入接口1112的第一输入电平,此时记为第一时刻,根据第一输入电平取反得到第一输出接口1111的第一输出电平,然后第一输出接口1111输出第一输出电平,记为第二时刻。例如,如果第一输入接口1112的第一输入电平为高电平,则第一输出接口1111的第一输出电平为低电平,如果第一输入接口1112的第一输入电平为低电平,则第一输出接口1111的第一输出电平为高电平。第一输入接口1112、第二输入接口1212、第一输出接口1111、第二输出接口1211分别的输入/输出电平为高电平或者低电平。第二时刻晚于第一时刻。第二时刻和第一时刻的时间差可以理解为根据第一输入接口1112的输入电压反配第一输出接口1111的输出电压所需的时间。
可选的,上述根据第一输入接口1112反配第二输出接口1211的输出电平的过程,在第二时刻以后一直在持续进行。
在第三时刻获取第一输入接口1112的第二输入电平和第一输出接口1111的第二输出电平。可以理解,第二输出电平与第一输出电平相同。其中,第三时刻晚于第二时刻。
其中,第一板卡11执行上述步骤时按照时间顺序执行,一个步骤执行完就立即执行下一个步骤。
若第二输出电平与第二输入电平不同,根据第二输入电平和第二输出电平,即可以确定第一板卡11是否为主控板卡。第二板卡12与第一板卡11的实现原理类似,此处不再赘述。
主备选举方案需要稳定、高效、可靠的处理主备选举过程中出现的每一种情况,保证主控板卡与备控板卡的唯一性,避免出现双主控板卡或双备控的情况。第二输出电平和第二输入电平的可能的组合情况如下:
情况一、第二输出电平为高电平,第二输入电平为低电平;
情况二、第二输出电平为低电平,第二输入电平为高电平;
情况三、第二输出电平为高电平,第二输入电平为高电平;
情况四、第二输出电平为低电平,第二输入电平为低电平。
针对情况一和情况二,可选的,若第二输出电平与第二输入电平不同,根据第二输入电平和第二输出电平,确定第一板卡11是否为主控板卡,可以包括以下两种情况:
若第二输出电平为高电平,第二输入电平为低电平,确定第一板卡11为主控板卡。
若第二输出电平为低电平,第二输入电平为高电平,确定第一板卡11为备控板卡。
针对情况三,可选的,第一板卡11还用于:若第二输出电平为高电平,第二输入电平为高电平,根据第一板卡11和第二板卡12的板卡信息,确定第一板卡11是否为主控板卡。
第二板卡12还用于:若第四输出电平为高电平,第四输入电平为高电平,根据第一板卡11和第二板卡12的板卡信息,确定第二板卡12是否为主控板卡。
进一步地,根据第一板卡11和第二板卡12的板卡信息确定第一板卡11是否为主控板卡以后,第一板卡11还用于:若确定第一板卡11是主控板卡,则在第一输出接口1111输出高电平;若确定第一板卡11是备控板卡,则在第一输出接口1111输出低电平;
根据第一板卡11和第二板卡12的板卡信息确定第二板卡12是否为主控板卡以后,第二板卡12还用于:若确定第二板卡12是主控板卡,则在第二输出接口1211输出高电平;若确定第二板卡12是备控板卡,则在第二输出接口1211输出低电平。
进一步地,板卡信息可以为槽位标号,第一板卡11的板卡信息为第一板卡11的第一槽位标号,第二板卡12的板卡信息为第二板卡12的第二槽位标号。
通过槽位标号的大小来确定第一板卡11为主控板卡或者备控板卡。进一步地,若第一槽位标号小于第二槽位标号,确定第一板卡11为主控板卡;
若第一槽位标号大于第二槽位标号,确定第一板卡11为备控板卡;
根据第一板卡11和第二板卡12的板卡信息,确定第二板卡12是否为主控板卡,包括:
若第一槽位标号小于第二槽位标号,确定第二板卡12为备控板卡;
若第一槽位标号大于第二槽位标号,确定第二板卡12为主控板卡。
通过槽位标号来确定板卡是否是主控板卡,能够快速完成设备的主备选举。
针对情况四,可选的,第一板卡11还用于:若第二输出电平为低电平,第二输入电平为低电平,则确定第一板卡11故障,可以在重新获取第一输出接口1111和第一输入接口1112的电平,执行上述判断步骤。
第二板卡12还用于:若第四输出电平为低电平,第四输入电平为低电平,则确定第二板卡12故障,可以在重新获取第一输出接口1111和第一输入接口1112的电平,执行上述判断步骤。
本实施例,确定板卡主备的设备包括:第一板卡和第二板卡,第一板卡包括第一输入接口和第一输出接口,第二板卡包括第二输入接口和第二输出接口,第一输出接口和第二输入接口连接,第二输出接口和第一输入接口连接;第一板卡用于:获取第一时刻的第一输入接口的第一输入电平;在第二时刻完成根据第一输入电平反配第一输出接口输出第一输出电平;获取第三时刻第一输入接口的第二输入电平和第一输出接口的第二输出电平;若第二输出电平与第二输入电平不同,根据第二输入电平和第二输出电平,确定第一板卡是否为主控板卡。将需要选举主备控板卡的第一板卡和第二板卡通过四个接口之间通过两根线连接起来,针对每个板卡,输出电平为输入电平的相反输出,从而可以根据两个接口的电平情况,确定板卡是否是主控板卡,从而快速进行主备选举,提高主备选举效率。
在上述实施例的基础上,进一步地,第一板卡11还用于:
每隔预设时间段,获取第一输入接口1112的第五输入电平,和第一输出接口1111的第五输出电平;根据第五输入电平和第五输出电平,确定第一板卡11是否为主控板卡;
本实施例中,若确定第一板卡11为主控板卡,则第一板卡11可以按照主控板卡运行,第一板卡11可以每隔预设时间段通过第一输入接口1112和第一输出接口1111的电平情况来判断当前主控板卡的主备状态是否变化。若确定第一板卡11为备控板卡,则第一板卡11可以按照备控板卡运行,第一板卡11可以每隔预设时间段通过第一输入接口1112和第一输出接口1111的电平情况来判断当前备控板卡的主备状态是否变化。
进一步地,每隔预设时间段,获取第一输入接口1112的第六输入电平,和第一输出接口1111的第六输出电平;根据第六输入电平和第六输出电平,确定第一板卡11是否为主控板卡。
第二板卡12的实现原理与第一板卡11类似,此处不再赘述。
下面以具体的例子进行说明,确定板卡主备的设备1启动时,根据第一板卡11和第二板卡12启动的先后顺序的不同情况可以对第一板卡11和第二板卡12进行主备选举,可能存在的启动情况为:
第一种情况、第一板卡11比第二板卡12先启动;
第二种情况、第二板卡12比第一板卡11先启动;
第三种情况、第一板卡11和第二板卡12同时启动。
针对第一种情况,若第一板卡11比第二板卡12先启动,由于此时第二板卡12还未启动,与第一输入接口1112连接的第二板卡12的第二输出接口1211没有电压输出,则此时第一输入接口1112无电压输入,第一板卡11读取到第一输入接口1112的第一输入电平为低电平,对低电平取反得到高电平,在第一输出接口1111输出高电平,由于第二板卡12还未启动,第一输入接口1112的输入电平并未变化,此时获取第一输入接口1112的第二输入电平为低电平,则根据第二输入电平为低电平,第一输出电平为高电平,确定第一板卡11为主控板卡。在第一板卡11启动以后,第二板卡12启动,此时与第二板卡12的第二输入接口1212连接的第一输出接口1111输出为高电平,则第二板卡12获取到的第三输入电平为高电平,对高电平取反得到低电平,在第二输出接口1211输出低电平,由于第一板卡11的第一输出接口1111持续输出高电平,则此时获取第二输入接口1212的第四输入电平为高电平,第二板卡12根据第二输出接口1211的第二输出电平为低电平,第二输入接口1212的第四输入电平为高电平,确定第二板卡12为备控板卡。可以理解,第一板卡11确定为主控板卡,第二板卡12确定为备控板卡以后,由于第一板卡11的第一输出接口1111根据第一输入接口1112的输入电平取反得到,所以第一板卡11的第一输出接口1111持续输出高电平,由于第二板卡12的第二输出接口1211根据第二输入接口1212的输入电平取反得到,所以第二板卡12的第二输出接口1211持续输出低电平,第一板卡11和第二板卡12的主备状态是稳定的,其分别包括的两个接口的电平状态不变。
针对上述第二种情况,与第一种情况类似,此处不再赘述。
针对上述第三种情况,第一板卡11和第二板卡12同时启动,第一输入接口1112和第二输入接口1212均没有电压输入,在同一时刻,第一板卡11读取到第一输入接口1112的第一输入电平为低电平,第二板卡12读取到第二输入接口1212的第三输入电平为低电平,第一板卡11和第二板卡12均对低电平取反得到高电平,第一板卡11在第一输出接口1111输出高电平,第二备在第二输出接口1211输出高电平,则相应的第二板卡12的第二输入接口1212由低电平跳转到高电平,第一板卡11的第一输入接口1112由低电平跳转到高电平,在第一板卡11将第一输入接口1112跳转以后的高电平反配第一输出接口1111为低电平之前,获取第一输入接口1112的第二输入电平为高电平,则根据第二输入电平为高电平,第一输出电平为高电平,此时第一板卡11无法根据上述电平情况判断自身是主控板卡还是备控板卡,同样的,在第二板卡12将第二输入接口1212跳转以后的高电平反配第二输出接口1211为低电平之前,获取第二输入接口1212的第四输入电平为高电平,则根据第四输入电平为高电平,第二输出电平为高电平,此时第二板卡12也无法根据上述电平情况判断自身是主控板卡还是备控板卡,所以通过输入输出均为高电平可以判断出当前是两个板卡同时启动的情况,可以通过其他信息确定第一板卡11的主备状态。
在上述实施例的基础上,一种可能的设计中,第一板卡11还包括:第一处理器111,第二板卡12还包括:第二处理器121,第一输入接口1112和第一输出接口1111分别为定义的第一处理器111的通用型输入输出(General-purpose input/output,简称GPIO)引脚,上述第一板卡11中进行主备选举的方法可以通过第一处理器111进行处理。第二输入接口1212和第二输出接口1211分别为定义的第二处理器121的通用型输入输出(General-purposeinput/output,简称GPIO)引脚,上述第二板卡12中进行主备选举的方法可以通过第二处理器121进行处理。下面以图2所示实施例进行说明。
图2为本公开实施例提供的另一种确定板卡主备的设备的结构示意图,图2是在图1所示实施例的基础上,进一步地,如图2所示,第一板卡11还包括:第一处理器111,第一处理器111:包括第一输入接口1112和第一输出接口1111;
第二板卡12还包括:第二处理器121,第二处理器121:包括第二输入接口1212和第二输出接口1211;
第一处理器111用于:获取第一时刻的第一输入接口1112的第一输入电平;在第二时刻完成根据第一输入电平反配第一输出接口1111输出第一输出电平;获取第三时刻第一输入接口1112的第二输入电平和第一输出接口1111的第二输出电平;若第二输出电平与第二输入电平不同,根据第二输入电平和第二输出电平,确定第一板卡11是否为主控板卡;其中,第三时刻距离第二时刻的时间长度小于等于预设时长,预设时长为第二时刻和第一时刻的时间差。
第二处理器121用于:获取第四时刻的第二输入接口1212的第三输入电平;在第五时刻完成根据第三输入电平反配第二输出接口1211输出第三输出电平;获取第六时刻第二输入接口1212的第四输入电平和第一输出接口1111的第四输出电平;若第四输出电平与第四输入电平不同,根据第四输入电平和第四输出电平,确定第二板卡12是否为主控板卡;其中,第六时刻距离第五时刻的时间长度小于等于预设时长,预设时长为第五时刻和第四时刻的时间差。
本实施例,第一板卡中无需增加器件,通过定义两个第一处理器的GPIO引脚,使用第一处理器完成对主备控板卡的选举,开发难度小,易于实现,硬件成本低,并且提高了主备选举的效率。
另一种可能的设计中,第一板卡11还包括:第一可编程逻辑器件,相应的,第一可编程逻辑器件包括:第一输入接口1112和第一输出接口1111。上述第一板卡11中进行主备选举的方法可以通过第一可编程逻辑器件实现。
第二板卡12还包括:第二可编程逻辑器件,相应的,第二可编程逻辑器件包括:第二输入接口1212和第二输出接口1211。上述第二板卡12中进行主备选举的方法可以通过第二可编程逻辑器件实现。
可选的,第一可编程逻辑器件可以为现场可编程逻辑门阵列(FieldProgrammable Gate Array,简称FPGA)或者复杂可编程逻辑器件(Complex Programminglogic device,简称CPLD)等,对此本发明不做限定,第一输入接口1112和第一输出接口1111分别为定义的第一可编程逻辑器件的引脚。
可选的,第二可编程逻辑器件可以为现场可编程逻辑门阵列(FieldProgrammable Gate Array,简称FPGA)或者复杂可编程逻辑器件(Complex Programminglogic device,简称CPLD)等,对此本发明不做限定,第二输入接口1212和第二输出接口1211分别为定义的第二可编程逻辑器件的引脚。
图3为本公开实施例提供的一种确定板卡主备的方法的流程示意图,如图3所示,本实施例提供的方法应用于确定板卡主备的设备中的第一板卡,设备包括:第一板卡和第二板卡,第一板卡包括第一输入接口和第一输出接口,第二板卡包括第二输入接口和第二输出接口,第一输出接口和第二输入接口连接,第二输出接口和第一输入接口连接,本实施例的执行主体为第一板卡,本实施例的方法如下:
S301、获取第一时刻的第一输入接口的第一输入电平;
S302、在第二时刻完成根据第一输入电平反配第一输出接口输出第一输出电平;
S303、获取第三时刻第一输入接口的第二输入电平和第一输出接口的第二输出电平。
S304、判断第二输出电平与第二输入电平是否相同。
若第二输出电平与第二输入电平不同,继续执行S305。
S305、根据第二输入电平和第二输出电平,确定第一板卡是否为主控板卡。
其中,第三时刻距离第二时刻的时间长度小于等于预设时长,预设时长为第二时刻和第一时刻的时间差。
S306、判断是否第二输出电平为高电平,且第二输入电平为高电平。
若第二输出电平为高电平且第二输入电平为高电平,则继续执行S307,若第二输出电平为低电平且第二输入电平为低电平,则继续执行S303。
S307、根据所述第一板卡和所述第二板卡的板卡信息,确定所述第一板卡是否为主控板卡。
图4为本公开实施例提供的另一种确定板卡主备的方法的流程示意图,如图4所示,本实施例提供的方法应用于确定板卡主备的设备中的第一板卡,设备包括:第一板卡和第二板卡,第一板卡包括第一输入接口和第一输出接口,第二板卡包括第二输入接口和第二输出接口,第一输出接口和第二输入接口连接,第二输出接口和第一输入接口连接,本实施例的执行主体为第二板卡,本实施例的方法如下:
S401、获取第四时刻的第二输入接口的第三输入电平。
S402、在第五时刻完成根据第三输入电平反配第二输出接口输出第三输出电平。
S403、获取第六时刻第二输入接口的第四输入电平和第一输出接口的第四输出电平。
S404、判断第四输出电平与第四输入电平是否相同。
若第四输出电平与第四输入电平不同,继续执行S405,若第四输出电平与第四输入电平相同,继续执行S406。
S405、根据第四输入电平和第四输出电平,确定第二板卡是否为主控板卡。
其中,第六时刻距离第五时刻的时间长度小于等于预设时长,预设时长为第五时刻和第四时刻的时间差。
S406、判断是否第四输出电平为高电平,且第四输入电平为高电平。
若第四输出电平为高电平且第四输入电平为高电平,则继续执行S407,若第四输出电平为低电平且第四输入电平为低电平,则继续执行S403。
S407、根据第一板卡和第二板卡的板卡信息,确定第二板卡是否为主控板卡。
上述实施例的方法,可以用于执行上述设备实施例的技术方案,其实现原理和技术效果类似,此处不再赘述。
需要说明的是,在本文中,诸如“第一”和“第二”等之类的关系术语仅仅用来将一个实体或者操作与另一个实体或操作区分开来,而不一定要求或者暗示这些实体或操作之间存在任何这种实际的关系或者顺序。而且,术语“包括”、“包含”或者其任何其他变体意在涵盖非排他性的包含,从而使得包括一系列要素的过程、方法、物品或者设备不仅包括那些要素,而且还包括没有明确列出的其他要素,或者是还包括为这种过程、方法、物品或者设备所固有的要素。在没有更多限制的情况下,由语句“包括一个……”限定的要素,并不排除在包括要素的过程、方法、物品或者设备中还存在另外的相同要素。
以上仅是本公开的具体实施方式,使本领域技术人员能够理解或实现本公开。对这些实施例的多种修改对本领域的技术人员来说将是显而易见的,本文中所定义的一般原理可以在不脱离本公开的精神或范围的情况下,在其它实施例中实现。因此,本公开将不会被限制于本文的这些实施例,而是要符合与本文所公开的原理和新颖特点相一致的最宽的范围。
Claims (10)
1.一种确定板卡主备的设备,其特征在于,包括:第一板卡和第二板卡,所述第一板卡包括第一输入接口和第一输出接口,所述第二板卡包括第二输入接口和第二输出接口,所述第一输出接口和所述第二输入接口连接,所述第二输出接口和所述第一输入接口连接;
所述第一板卡用于:获取第一时刻的第一输入接口的第一输入电平;在第二时刻完成根据所述第一输入电平反配所述第一输出接口输出第一输出电平;获取第三时刻所述第一输入接口的第二输入电平和所述第一输出接口的第二输出电平;若所述第二输出电平与所述第二输入电平不同,根据所述第二输入电平和所述第二输出电平,确定所述第一板卡是否为主控板卡;其中,所述第三时刻距离所述第二时刻的时间长度小于等于预设时长,所述预设时长为所述第二时刻和所述第一时刻的时间差;
所述第二板卡用于:获取第四时刻的第二输入接口的第三输入电平;在第五时刻完成根据所述第三输入电平反配所述第二输出接口输出第三输出电平;获取第六时刻所述第二输入接口的第四输入电平和所述第一输出接口的第四输出电平;若所述第四输出电平与所述第四输入电平不同,根据所述第四输入电平和所述第四输出电平,确定所述第二板卡是否为主控板卡;其中,所述第六时刻距离所述第五时刻的时间长度小于等于预设时长,所述预设时长为所述第五时刻和所述第四时刻的时间差。
2.根据权利要求1所述的设备,其特征在于,所述若所述第二输出电平与所述第二输入电平不同,根据所述第二输入电平和所述第二输出电平,确定所述第一板卡是否为主控板卡,包括:
若所述第二输出电平为高电平,所述第二输入电平为低电平,确定所述第一板卡为主控板卡;
若所述第二输出电平为低电平,所述第二输入电平为高电平,确定所述第一板卡为备控板卡;
所述若所述第四输出电平与所述第四输入电平不同,根据所述第四输入电平和所述第四输出电平,确定所述第二板卡是否为主控板卡,包括:
若所述第四输出电平为高电平,所述第四输入电平为低电平,确定所述第二板卡为主控板卡;
若所述第四输出电平为低电平,所述第四输入电平为高电平,确定所述第二板卡为备控板卡。
3.根据权利要求1所述的设备,其特征在于,所述第一板卡还用于:若所述第二输出电平为高电平,所述第二输入电平为高电平,根据所述第一板卡和所述第二板卡的板卡信息,确定所述第一板卡是否为主控板卡;
所述第二板卡还用于:若所述第四输出电平为高电平,所述第四输入电平为高电平,根据所述第一板卡和所述第二板卡的板卡信息,确定所述第二板卡是否为主控板卡。
4.根据权利要求3所述的设备,其特征在于,所述第一板卡还用于:若确定所述第一板卡是主控板卡,则在所述第一输出接口输出高电平;若确定所述第一板卡是备控板卡,则在所述第一输出接口输出低电平;
所述第二板卡还用于:若确定所述第二板卡是主控板卡,则在所述第二输出接口输出高电平;若确定所述第二板卡是备控板卡,则在所述第二输出接口输出低电平。
5.根据权利要求3所述的设备,其特征在于,所述第一板卡的板卡信息为所述第一板卡的第一槽位标号,所述第二板卡的板卡信息为所述第二板卡的第二槽位标号。
6.根据权利要求5所述的设备,其特征在于,所述根据所述第一板卡和所述第二板卡的板卡信息,确定所述第一板卡是否为主控板卡,包括:
若所述第一槽位标号小于所述第二槽位标号,确定所述第一板卡为主控板卡;
若所述第一槽位标号大于所述第二槽位标号,确定所述第一板卡为备控板卡;
所述根据所述第一板卡和所述第二板卡的板卡信息,确定所述第二板卡是否为主控板卡,包括:
若所述第一槽位标号小于所述第二槽位标号,确定所述第二板卡为备控板卡;
若所述第一槽位标号大于所述第二槽位标号,确定所述第二板卡为主控板卡。
7.根据权利要求1-6任一项所述的设备,其特征在于,所述第一板卡还包括:第一处理器,所述第一处理器包括所述第一输入接口和所述第一输出接口;
所述第二板卡还包括:第二处理器,所述第二处理器包括所述第二输入接口和所述第二输出接口;
所述第一处理器用于:获取第一时刻的第一输入接口的第一输入电平;在第二时刻完成根据所述第一输入电平反配所述第一输出接口输出第一输出电平;获取第三时刻所述第一输入接口的第二输入电平和所述第一输出接口的第二输出电平;若所述第二输出电平与所述第二输入电平不同,根据所述第二输入电平和所述第二输出电平,确定所述第一板卡是否为主控板卡;其中,所述第三时刻距离所述第二时刻的时间长度小于等于预设时长,所述预设时长为所述第二时刻和所述第一时刻的时间差;
所述第二处理器用于:获取第四时刻的第二输入接口的第三输入电平;在第五时刻完成根据所述第三输入电平反配所述第二输出接口输出第三输出电平;获取第六时刻所述第二输入接口的第四输入电平和所述第一输出接口的第四输出电平;若所述第四输出电平与所述第四输入电平不同,根据所述第四输入电平和所述第四输出电平,确定所述第二板卡是否为主控板卡;其中,所述第六时刻距离所述第五时刻的时间长度小于等于预设时长,所述预设时长为所述第五时刻和所述第四时刻的时间差。
8.根据权利要求1-6任一项所述的设备,其特征在于,所述第一板卡还包括:第一可编程逻辑器件,所述第一可编程逻辑器件包括所述第一输入接口和所述第一输出接口;
所述第二板卡还包括:第二可编程逻辑器件,所述第二可编程逻辑器件包括所述第二输入接口和所述第二输出接口;
所述第一可编程逻辑器件用于:获取第一时刻的第一输入接口的第一输入电平;在第二时刻完成根据所述第一输入电平反配所述第一输出接口输出第一输出电平;获取第三时刻所述第一输入接口的第二输入电平和所述第一输出接口的第二输出电平;若所述第二输出电平与所述第二输入电平不同,根据所述第二输入电平和所述第二输出电平,确定所述第一板卡是否为主控板卡;其中,所述第三时刻距离所述第二时刻的时间长度小于等于预设时长,所述预设时长为所述第二时刻和所述第一时刻的时间差;
所述第二可编程逻辑器件用于:获取第四时刻的第二输入接口的第三输入电平;在第五时刻完成根据所述第三输入电平反配所述第二输出接口输出第三输出电平;获取第六时刻所述第二输入接口的第四输入电平和所述第一输出接口的第四输出电平;若所述第四输出电平与所述第四输入电平不同,根据所述第四输入电平和所述第四输出电平,确定所述第二板卡是否为主控板卡;其中,所述第六时刻距离所述第五时刻的时间长度小于等于预设时长,所述预设时长为所述第五时刻和所述第四时刻的时间差。
9.根据权利要求1-6任一项所述的设备,其特征在于,所述第一板卡还用于:
每隔预设时间段,获取所述第一输入接口的第五输入电平,和所述第一输出接口的第五输出电平;根据所述第五输入电平和所述第五输出电平,确定所述第一板卡是否为主控板卡;
每隔预设时间段,获取所述第一输入接口的第六输入电平,和所述第一输出接口的第六输出电平;根据所述第六输入电平和所述第六输出电平,确定所述第一板卡是否为主控板卡。
10.一种确定板卡主备的方法,其特征在于,所述方法应用于确定板卡主备的设备,所述设备包括:第一板卡和第二板卡,所述第一板卡包括第一输入接口和第一输出接口,所述第二板卡包括第二输入接口和第二输出接口,所述第一输出接口和所述第二输入接口连接,所述第二输出接口和所述第一输入接口连接;所述方法包括:
所述第一板卡获取第一时刻的第一输入接口的第一输入电平;
所述第一板卡在第二时刻完成根据所述第一输入电平反配所述第一输出接口输出第一输出电平;
所述第一板卡获取第三时刻所述第一输入接口的第二输入电平和所述第一输出接口的第二输出电平;若所述第二输出电平与所述第二输入电平不同,根据所述第二输入电平和所述第二输出电平,确定所述第一板卡是否为主控板卡;其中,所述第三时刻距离所述第二时刻的时间长度小于等于预设时长,所述预设时长为所述第二时刻和所述第一时刻的时间差;
所述第二板卡获取第四时刻的第二输入接口的第三输入电平;
所述第二板卡在第五时刻完成根据所述第三输入电平反配所述第二输出接口输出第三输出电平;
所述第二板卡获取第六时刻所述第二输入接口的第四输入电平和所述第一输出接口的第四输出电平;若所述第四输出电平与所述第四输入电平不同,根据所述第四输入电平和所述第四输出电平,确定所述第二板卡是否为主控板卡;其中,所述第六时刻距离所述第五时刻的时间长度小于等于预设时长,所述预设时长为所述第五时刻和所述第四时刻的时间差。
Priority Applications (1)
Application Number | Priority Date | Filing Date | Title |
---|---|---|---|
CN202011300683.4A CN112416445B (zh) | 2020-11-19 | 2020-11-19 | 确定板卡主备的设备和方法 |
Applications Claiming Priority (1)
Application Number | Priority Date | Filing Date | Title |
---|---|---|---|
CN202011300683.4A CN112416445B (zh) | 2020-11-19 | 2020-11-19 | 确定板卡主备的设备和方法 |
Publications (2)
Publication Number | Publication Date |
---|---|
CN112416445A CN112416445A (zh) | 2021-02-26 |
CN112416445B true CN112416445B (zh) | 2023-07-04 |
Family
ID=74774596
Family Applications (1)
Application Number | Title | Priority Date | Filing Date |
---|---|---|---|
CN202011300683.4A Active CN112416445B (zh) | 2020-11-19 | 2020-11-19 | 确定板卡主备的设备和方法 |
Country Status (1)
Country | Link |
---|---|
CN (1) | CN112416445B (zh) |
Citations (5)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
CN101938417A (zh) * | 2010-09-01 | 2011-01-05 | 中兴通讯股份有限公司 | 板卡主备配置的实现方法和板卡 |
CN103455005A (zh) * | 2013-09-06 | 2013-12-18 | 北京四方继保自动化股份有限公司 | 一种控制器冗余及切换方法 |
CN107547234A (zh) * | 2016-06-28 | 2018-01-05 | 中兴通讯股份有限公司 | 一种主用板卡和备用板卡管理的方法和装置 |
CN109408297A (zh) * | 2018-10-30 | 2019-03-01 | 北京东土军悦科技有限公司 | 一种主备竞争的方法、装置、设备和储存介质 |
CN111475288A (zh) * | 2020-03-27 | 2020-07-31 | 苏州浪潮智能科技有限公司 | 一种服务器及其供电保护*** |
Family Cites Families (1)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
US9755644B2 (en) * | 2015-09-30 | 2017-09-05 | Lapis Semiconductor Co., Ltd. | Interface circuit |
-
2020
- 2020-11-19 CN CN202011300683.4A patent/CN112416445B/zh active Active
Patent Citations (5)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
CN101938417A (zh) * | 2010-09-01 | 2011-01-05 | 中兴通讯股份有限公司 | 板卡主备配置的实现方法和板卡 |
CN103455005A (zh) * | 2013-09-06 | 2013-12-18 | 北京四方继保自动化股份有限公司 | 一种控制器冗余及切换方法 |
CN107547234A (zh) * | 2016-06-28 | 2018-01-05 | 中兴通讯股份有限公司 | 一种主用板卡和备用板卡管理的方法和装置 |
CN109408297A (zh) * | 2018-10-30 | 2019-03-01 | 北京东土军悦科技有限公司 | 一种主备竞争的方法、装置、设备和储存介质 |
CN111475288A (zh) * | 2020-03-27 | 2020-07-31 | 苏州浪潮智能科技有限公司 | 一种服务器及其供电保护*** |
Also Published As
Publication number | Publication date |
---|---|
CN112416445A (zh) | 2021-02-26 |
Similar Documents
Publication | Publication Date | Title |
---|---|---|
CN106557446B (zh) | 总线*** | |
CN107547281B (zh) | 一种主备竞争方法、装置及应用设备 | |
US11080404B2 (en) | Firmware upgrade method, slave station of robot, and machine readable storage medium | |
CN107070731B (zh) | 一种主从仲裁方法及*** | |
JP5985758B2 (ja) | スプリットアーキテクチャデバイスへのデバイスワイドなケイパビリティ及びパラメータの追加 | |
CN108710597B (zh) | 一种利用gpio优化mcu通信的方法及*** | |
US20100281185A1 (en) | Communication device, control method for communication device, and computer program product | |
CN111147567A (zh) | 服务调用方法、装置、设备及介质 | |
CN111651320A (zh) | 一种高并发连接方法和*** | |
CN112416445B (zh) | 确定板卡主备的设备和方法 | |
CN105677589A (zh) | 一种访问控制方法、装置及*** | |
CN100378703C (zh) | 用于在通信环境中配置和部署输入/输出卡的***和方法 | |
US20230198648A1 (en) | Time synchronization method, device and apparatus, and storage medium | |
JP2005115367A (ja) | ディスプレイの符号を設定するためのシステム、装置及び方法 | |
CN114817107B (zh) | Pcie设备切换***、方法、装置、计算机设备和存储介质 | |
CN101000572A (zh) | 机箱管理***及方法 | |
CN115499300A (zh) | 嵌入式设备集群化运行架构、方法及装置 | |
KR100790747B1 (ko) | 피엘시 시스템 및 그의 통신 제어 방법 | |
CN111147400B (zh) | 一种命令行配置同步的方法、装置及电子设备 | |
CN108369570A (zh) | 音频总线中断 | |
CN115687223A (zh) | 用于嵌入式设备串口通信的方法及装置、嵌入式设备、存储介质 | |
CN113722053A (zh) | 数据访问控制电路、方法、电子设备及计算机可读存储介质 | |
US10083145B2 (en) | Motherboard module having switchable PCI-E lane | |
CN111007753B (zh) | 一种双控制器的主备仲裁方法与装置 | |
JP4220430B2 (ja) | 二重化ネットワーク制御システム |
Legal Events
Date | Code | Title | Description |
---|---|---|---|
PB01 | Publication | ||
PB01 | Publication | ||
SE01 | Entry into force of request for substantive examination | ||
SE01 | Entry into force of request for substantive examination | ||
GR01 | Patent grant | ||
GR01 | Patent grant |