CN1124026C - 用于小屏幕的范围产生电路和方法 - Google Patents
用于小屏幕的范围产生电路和方法 Download PDFInfo
- Publication number
- CN1124026C CN1124026C CN98123063A CN98123063A CN1124026C CN 1124026 C CN1124026 C CN 1124026C CN 98123063 A CN98123063 A CN 98123063A CN 98123063 A CN98123063 A CN 98123063A CN 1124026 C CN1124026 C CN 1124026C
- Authority
- CN
- China
- Prior art keywords
- scope
- image
- template
- generation circuit
- small screen
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Expired - Fee Related
Links
Images
Classifications
-
- H—ELECTRICITY
- H04—ELECTRIC COMMUNICATION TECHNIQUE
- H04N—PICTORIAL COMMUNICATION, e.g. TELEVISION
- H04N1/00—Scanning, transmission or reproduction of documents or the like, e.g. facsimile transmission; Details thereof
- H04N1/41—Bandwidth or redundancy reduction
-
- H—ELECTRICITY
- H04—ELECTRIC COMMUNICATION TECHNIQUE
- H04N—PICTORIAL COMMUNICATION, e.g. TELEVISION
- H04N1/00—Scanning, transmission or reproduction of documents or the like, e.g. facsimile transmission; Details thereof
- H04N1/41—Bandwidth or redundancy reduction
- H04N1/411—Bandwidth or redundancy reduction for the transmission or storage or reproduction of two-tone pictures, e.g. black and white pictures
- H04N1/413—Systems or arrangements allowing the picture to be reproduced without loss or modification of picture-information
- H04N1/417—Systems or arrangements allowing the picture to be reproduced without loss or modification of picture-information using predictive or differential encoding
Landscapes
- Engineering & Computer Science (AREA)
- Multimedia (AREA)
- Signal Processing (AREA)
- Compression Of Band Width Or Redundancy In Fax (AREA)
- Studio Circuits (AREA)
- Image Processing (AREA)
Abstract
本发明提供了一种用于一个小屏幕的范围发生电路及方法,该电路利用2-行和3-行模板能够产生关于一个图像的范围该图像大于该范围的水平尺寸,并将一个修正的2-行模板或修正的3-行模板中与一个输入图像相重叠的位置和寄存器中的对应空间进行组合,并且,该电路通过在修正的2-行模板或修正的3-行模板中没有与该图像相重叠的位置上***数字“0”而产生一个范围。因此,该电路能够有效、高速和可靠地处理一个具有较小水平尺寸的图像。
Description
技术领域
本发明涉及一种图像象素信号处理装置中的范围发生电路(contextgeneration circuit)和方法,该图像属于一个利用联合二值图像专家组(JBIG)标准的图像,特别涉及一种有效生成一个关于较小屏幕的范围的电路和方法,该范围的水平尺寸小于JBIG编码译码器中的范围的水平尺寸。
背景技术
一种图像信号压缩和扩展的编码可能是有损耗的编码或无损耗的编码。无损耗编码用于激光光束打印机(LBP)或传真应用产品以改进输出质量。联合二值图像专家组(JBIG)作为一种二值图像压缩/扩展的标准而建立。
在利用JBIG标准的象素信号处理装置中,通过适应性地应用一个依据周围象素值的概率来对一个当前的象素进行编码,并采用2-行和3-行模板(three-line templates)对达到预定数量的象素(几千个)执行编码。
美国专利No.4,982,292公开了一种用于处理图像中的象素信号的常规方法和装置。这个装置包括两个图像缓冲器,用于存储产生一个范围所必需的延迟象素信息,一个依周围象素的形状而定的窗口处理单元,一个控制单元,用于根据当前象素的位置而选择一个窗口,以及一个用于暂时存储压缩的输出信息的存储器。
即,将由一个图像扫描器读取的信息存入图像缓冲器中,并且根据存储的象素信息确定每个象素的位置。根据确定的位置选择一个适用的窗口。利用选定的窗口,由周围的象素生成一个范围。通过生成的范围,从一个状态表中读出所用的状态信息。将读出的状态信息应用到一个算术编码器中,从而完成编码。这个操作是在多层中执行的,同样也可以应用于单层的应用***。
上述装置的应用领域面向于预定数量或更多的输出象素(几千个),如用于传真中,所以没有特别考虑到一个很小的图像。因此,常规装置对于一个大于一范围的水平尺寸的屏幕来说是有效的。在需要高速操作时,图像缓冲器的写入和读出速度不能满足实际所需的操作速度,从而阻碍了高速操作。
发明内容
为了解决上述问题,本发明的一个目的是在一个利用JBIG的象素信号处理装置中提供一种范围产生电路能够高速处理包括具有水平尺寸小于一范围的水平尺寸的图像的任何尺寸图像范围。
本发明的另一个目的是提供一种用于产生一个任何尺寸图像的范围的方法,其包括一个水平尺寸小于用于状态自适应概率计算的范围的水平尺寸的输入图像。
因此,为了实现第一目的,提供了一种用于小屏幕的范围发生电路,包括第一图像范围发生器,其利用了一个依据输入象素的位置而从多个第一窗口中选出的窗口,来产生图像象素信号的一范围,该图像大于该范围的水平尺寸,其特征在于该电路还包括:第二图像范围发生器,其利用了一个依据输入象素的位置而从多个第二窗口中选出的窗口,来产生一个图像象素信号的范围;该图像小于该范围的水平尺寸;以及一个选择器,用于在一个输入图像小于该范围的水平尺寸时选择由第二图像范围发生器产生的范围,而在其他情况下选择由第一图像范围发生器产生的范围。
为了实现第一目的,还提供了一种用于小屏幕的范围发生电路,该小屏幕的范围发生电路位于用于处理一图像的象素信号的装置中,其中该电路包括第一图像范围发生器,其利用一个2-行模板生成图像的象素信号的范围,该图像大于该范围的水平尺寸,其特征在于该用于小屏幕的范围发生电路包括:第二图像范围发生器,其利用一个修正的2-行模板,来产生一个图像的象素信号的范围,该图像小于该范围的水平尺寸;以及一个第一选择器,用于在输入图像为小于预定水平象素数的小屏幕模式时,选择由第二图像范围发生器产生的范围,而在其他情况下选择由第一图像范围发生器产生的范围。
为了实现第一目的,还提供了一种用于小屏幕的范围发生电路,该小屏幕的范围发生电路位于用于处理一个图像的象素信号的装置中,其中该电路包括第一图像范围发生器,用于利用一个3-行模板生成图像的象素信号的范围,该图像大于该范围的水平尺寸,其特征在于,该用于小屏幕的范围发生电路包括:第二图像范围发生器,用于利用一个修正的3-行模板,产生一个图像的象素信号的范围,该图像小于该范围的水平尺寸;以及一个第一选择器,用于在输入图像为小于预定水平象素数的小屏幕模式时,选择由第二图像范围发生器产生的范围,而在其他情况下选择由第一图像范围发生器产生的范围。
为了实现第一目的,还提供了一种用于小屏幕的范围发生电路,其特征在于该电路包括:第一和第二缓冲存储器,用于依据一个2-行/3-行模板范围发生模式信号(2-行/3-行模式信号)进行操作;与第一缓冲存储器的输入和输出端口相连的第一寄存器,用于在2-行和3-行模式下提供图像的象素信号的范围,该图像大于该范围的水平尺寸;与第二缓冲存储器的输出端口相连的第二寄存器,用于在3-行模式下提供图像的象素信号的范围,该图像大于该范围的水平尺寸;第一选择器,用于根据2-行/3-行模式信号,在2-行模式下选择第一寄存器的输出而在3-行模式下选择第一和第二寄存器的输出;第三寄存器,使用对一图像的修正的2-行和3-行模板该图像小于一范围的水平尺寸,而在2-行模式下存储与修正的2-行模板的输入图像相重叠的象素值,并在3-行模式下存储与修正的3-行模板的输入图像相重叠的象素值;一个图像范围发生电路,用于利用存在第三寄存器中的象素值,生成一个图像的象素信号的2-行和3-行模板范围,该图像小于其对应范围的水平尺寸;以及第二选择器,用于在输入图像为小于预定水平象素数的屏幕模式时,选择由该图像范围发生器产生的范围,而在其他情况下选择由第一选择器提供的范围。
为了实现第二目的,提供了一种用于小屏幕的范围产生方法,包括步骤:利用依据2-行/3-行模式而从2-行和3-行模板中选定的模板,来产生一个图像的象素信号的第一范围,该图象大于该范围的水平尺寸;利用依据2-行/3-行模式而从修正的2-行和修正的3-行模板中选定的模板,来产生一个图像的象素信号的第二范围,该图像小于该范围的水平尺寸;以及在一个输入图像小于该范围的水平尺寸时执行选择第二范围,而在其他情况下执行选择第一范围。
附图说明
通过参照附图对最佳实施例进行的详细描述,本发明的上述目的和有益效果将更为显而易见。其中:
图1是说明一个2-行模板的结构的方框图;
图2是说明依据本发明的一个实施例的范围产生电路的电路图;
图3是说明图2所示的小图像范围发生器的方框图;
图4说明图3所示的一象素范围发生器的操作;
图5说明应用到图3所示的每个象素范围发生器上的修正的2-行模板寄存器;
图6说明图3所示的二象素范围发生器的操作;
图7A,7B和7C说明在一个水平屏幕的尺寸为4时,根据一个当前象素的位置所用的寄存器的内容;
图8说明一个3-行模板的结构;
图9是依据本发明的另一个实施例的范围发生电路的电路图;
图10是图9所示的小图像范围发生器的方框图;
图11说明应用到图10所示的每个象素范围发生器上的经修改的3-行模板寄存器;
图12是依据本发明的另一个实施例的范围发生电路的电路图;以及
图13是图12所示的小图像范围发生器的方框图。
具体实施方式
图1示出了基于联合二值图像专家组(JBIG)标准的一个2-行模板的结构。这里,用一个问号标记符号(?)表示一个当前正在被处理的象素。通过适应性地应用一个基于从0到9的10个象素的值的概率,对这个象素进行编码,从而产生一个范围。这里,一个模板可被称为一个窗口。
图2是说明依据本发明的一个实施例的2-行模板范围发生电路的电路图。
参照图2,以一个写地址WADDR和一个读地址RADDR控制一个行存储器(line memory)110以支持两行。通过利用行存储器110和2-行模板寄存器121和122的通用处理产生一个水平象素尺寸大于该范围的图像的范围。
为了处理一个水平象素数小于一个范围的小图像,还包括一个寄存器130,一个小图像范围发生器140和一个选择器150。
即,如果一个输入屏幕足够小,使得水平象素数小于一个范围,选择器150就选择由小图像范围发生器140产生的用于一个2-行模板的小图像范围,否则选择由寄存器121和122依据一个小屏幕模式信号Small_Pic而产生的一个范围。
如图3所示,用于2-行模板的小图像范围发生器140是由1-象素至6-象素范围发生器141至146以及一个多路转换器147构成的,其中多路转换器147用于根据一个图像的水平尺寸选择1-象素至6-象素范围发生器141至146的输出中的一个。
即,由于2-行模板结构最多需要如图1所示的6个象素的延迟,所以小图像范围发生器140能够处理一个水平尺寸为6个象素的小图像。对于水平尺寸大于6个象素的图像,应用利用了行存储器110和2-行模板寄存器121及122的通用处理。
作为一个例子,现参照图4和图5说明1-象素范围发生器141的操作。
参照图4,1-象素范围发生器141组合了一个具有先前象素信息的寄存器130中的数字和一个修正的2-行模板的位置以产生一个小图像的范围,如图5所示。一个数字“0”***到一个没有先前象素信息的范围中,从而产生一个水平尺寸为1个象素的范围。这里,图3所示的每个象素范围发生器可以是一个控制器,也可以由一个可编程逻辑阵列(PLA)或一个只读存储器(ROM)组成。
此外,图1所示的用于一个水平象素数较大的图像的2-行模板结构还需要一个寄存器有10个输出,而由于必须考虑到行数的延迟,故图5所示的修正的2-行模板结构需要寄存器的11个输出来生成一个小图像的范围。还有,由于图5所示的模板的位置数字不同于寄存器130,所以象素范围发生器141至146中的每一个都组合寄存器130的数位和关于当前图像重叠部分的模板位置,从而生成一个范围。
图5所示的以一个问号标记符号“?”表示的当前象素信息被存在寄存器130的数字0的空间中,而先前存在数字0的空间中的象素信息被存在寄存器130的数字1空间中。即,数字0变为前一行的象素信息,而数字1变为经两行延迟后的象素信息。
因此,1-象素范围发生器141产生作为一个预置初始值的第一行“00000000000”上的一个象素的范围并产生用于下一行“0000[0]000000”上的象素的范围,其中由于前一行上的象素信息相应于图5所示的一个模板位置No.6,所以存在寄存器130的0数位空间中的一个象素值在每一行上的范围数据位置No.6被更新。在[0]中,[]表示更新的,而0表示寄存器130的数位。
图6示出了图3所示的2-象素范围发生器142的操作。在象素数为2时,在寄存器130的0数位空间存储一个当前象素“?”,并将先前存在0数位空间中的象素值存入1数位空间中。当输入下一行的第一个象素时,先前存在1位空间中的象素值被存入寄存器130的2数位空间中。
2-象素范围发生器142产生用于每一行的第一个象素的范围“0000[1][0]00000”,而第二个象素的范围变为“000[2][1]00000[0]”。这里,第一行的第一个象素的范围为初始值“00000000000”。
为了便于理解本发明,图7A,7B和7C示出了在利用修正的2-行模板处理一个水平尺寸为4的图像时所用的寄存器130的数位(numbers)。
参照图7A到7C,输入的象素信息存入图2所示的寄存器130中。无论何时通过一次一个象素的方式移动该象素信息,将一个修改后并与一个图像重叠的模板位置与寄存器130的相应数位进行组合。在没有与该图像重叠的修改模板的位置上产生***了“0”的范围。
对于一个角,JBIG模板的配置具有特殊的规则,并且规定没有先前象素信息的位置上的值为“0”。
同样,基于JBIG标准的3-行模板的结构如图8所示。这里,用一个问号标记符号“?”表示当前正在被处理的一个象素,并且通过适应性地应用基于从0到9的10个对应于周围象素的象素值的概率,完成对象素“?”的编码,从而产生一个范围。
图9是依据本发明的一个实施例,用于该3-行模板的范围发生电路的电路图。参照图9,通过利用两个行存储器210和220以及图8所示的3-行模板寄存器231、232和233的通用处理产生图像的一范围,该图像的水平尺寸大于该范围。
寄存器240用于一个小于该范围的图像,并且寄存器240的输出被提供给一个小图像范围发生器250。小图像范围发生器250利用寄存器240的输出,产生符合一个图像的水平尺寸的1-象素至5-象素范围。
如果一个输入的象素属于一个小屏幕,则选择器260选择由小图像范围发生器250产生的范围,否则选择器260根据一个小屏幕模式信号Small_Pic,选择由3-行模板寄存器231,232和233产生的范围。
图10是图9所示的3-行模板小图象范围发生器250的方框图,它由1-象素至5-象素范围发生器251至255以及一个多路转换器256构成,其中多路转换器256用于根据一个图像的水平尺寸选择1-象素至5-象素范围发生器251至255的输出中的一个。
即,由于3-行模板结构最多需要如图8所示的5个象素的延迟,所以小图像范围发生器250能够处理一个水平尺寸最多为5个象素的小图像。当一个图像的水平尺寸大于5个象素时,范围发生电路遵从利用行存储器210和220以及3-行模板寄存器231,232和233的通用范围处理方法。
由于必须考虑到行数的延迟,故图11所示的修正的3-行模板结构需要寄存器240的12个输出来生成一个小图像的范围。
例如,当象素数为1时,在输入了当前象素信息“?”之后,它被存在寄存器240的数位0空间中,而先前存在数位0空间中的象素值被存在寄存器240的数位1空间中。即,数位0变为前一行的象素信息,而数位1变为经两行延迟后的象素信息。
因此,由于对应于修正的3-行模板位置No.4和9的先前象素的值被存入数位0和数位1空间中,故由图10所示的1-象素范围发生器251产生的具有1个象素的图像的范围变为“00[1]0000[0]0000”。
当象素数为2时,利用存在寄存器240的0至4数位空间中的象素值。由于对应于修正的3-行模板位置No.3,4,8和9的先前象素的值被存入数位0,数位1,数位2和数位3空间中,故由图10所示的2-象素范围发生器252产生的关于每一行第一个象素的范围变为“00[3][2]000[1][0]000”。由于对应于修正的3-行模板位置No.0,4,5,9和10的先前象素的值被存入寄存器240的数位0,数位1,数位2,数位3和数位4空间中,故关于每一行第二个象素的范围变为“0[4][3]00[2][1]000[0]”。
与如图2和9所示的那样分别使用2-行和3-行模板范围发生电路相比,如图12所示的那样分开安置这两个电路时能够减少电路的硬件数量。
参照图12,从JBIG标题信息中得到一个代表或2-行模板范围发生模式(简称为2-行模式)或3-行模板范围发生模式(简称为3-行模式)的信号LRLTWO。这个2-行/3-行模式信号LRLTWO被加到寄存器332和333,一个多路转换器334和一个小图像范围发生器350上。
在2-行模式下,只有第一行存储器310受控于一个启动信号EN0,并且寄存器331的四个输出R0至R3以及与第一行存储器310的输出端口相连的寄存器332的7个输出R4至R10都被使用。这些输出通过一个根据2-行/3-行模式信号LRLTW0而操作的多路转换器334被加到一个选择器360上。而且,寄存器340能够利用存在寄存器340的数位0至10空间中的象素值。这里,寄存器333的输出不用于2-行模式。
在3-行模式下,两个行存储器310和320受控于启动信号EN0和EN1。两个输出R0和R1,与第一行存储器310相连的寄存器332的5个输出R5到R9以及与第二行存储器320的输出端口相连的寄存器333的3个输出R11到R13通过根据2-行/3-行模式信号LRLTWO而操作的多路转换器334被加到选择器360上。存在寄存器340中的12个象素值都被使用。
这里,在基于3-行模板产生一个范围的过程中,由模板的顺序确定寄存器331,332和333的数位(numbers)。
在图13所详细示出的小图像范围发生器350中,2-行模板范围发生器351的配置如图3所示,并产生水平尺寸直到6个象素的图像的范围。3-行模板范围发生器352的配置如图10所示,并产生水平尺寸直到5个象素的图像的范围。
多路转换器353在2-行模式下选择由2-行模板范围发生器351产生的范围,而在3-行模式下选择由3-行模板范围发生器352产生的范围。这是由于2-行/3-行模式信号LRLTWO的逻辑值在2-行模式下为1,和在2-行模式下为0。
本发明也可应用于JPEG和MPEG标准,它们在执行图像处理时对于角的处理具有预定的规则,并且本发明对于一个小于一个离散余弦变换(DCT)块的基本尺寸8的图像也是有用的。
这样,本发明能够应用到使用JBIG标准的编码器和译码器以及利用JPEG和MPEG标准的***中。
本发明能够有效、高速、可靠地处理水平尺寸较小的图像而与内置缓冲存储器(行存储器)的类型无关。
Claims (17)
1.一种用于小屏幕的范围发生电路,该电路包括:第一图像范围发生器,其利用了一个依据输入象素的位置而从多个第一窗口中选出的窗口,来产生图像象素信号的一范围,该图像大于该范围的水平尺寸,其特征在于该电路还包括:
第二图像范围发生器,其利用了一个依据输入象素的位置而从多个第二窗口中选出的窗口,来产生一个图像象素信号的范围;该图像小于该范围的水平尺寸;以及
一个选择器,用于在一个输入图像小于该范围的水平尺寸时选择由第二图像范围发生器产生的范围,而在其他情况下选择由第一图像范围发生器产生的范围。
2.如权利要求1所述的用于小屏幕的范围发生电路,其特征在于多个第一窗口至少包括2-行和3-行模板,并且多个第二窗口至少包括修正的2-行和修正的3-行模板。
3.如权利要求2所述的用于小屏幕的范围发生电路,其特征在于第二图像范围发生器将修正的与输入图像相重叠的2-行模板位置和寄存器中的相应的空间进行组合,并通过在修正的没有与输入图像相重叠的2-行模板位置中***数字“0”而产生一个范围。
4.如权利要求2所述的用于小屏幕的范围发生电路,其特征在于第二图像范围发生器将修正的与输入图像相重叠的3-行模板位置和寄存器中的相应的空间进行组合,并通过在修正的没有与输入图像相重叠的3-行模板位置中***数字“0”而产生一个范围。
5.一种用于小屏幕的范围发生电路,该小屏幕的范围发生电路位于用于处理一图像的象素信号的装置中,其中该电路包括第一图像范围发生器,其利用一个2-行模板生成图像的象素信号的范围,该图像大于该范围的水平尺寸,其特征在于该用于小屏幕的范围发生电路包括:
第二图像范围发生器,其利用一个修正的2-行模板,来产生一个图像的象素信号的范围,该图像小于该范围的水平尺寸;以及
一个第一选择器,用于在输入图像为小于预定水平象素数的小屏幕模式时,选择由第二图像范围发生器产生的范围,而在其他情况下选择由第一图像范围发生器产生的范围。
6.如权利要求5所述的用于小屏幕的范围发生电路,其特征在于第二图像范围发生器包括:
一个寄存器,用于存储与修改的2-行模板重叠输入图像的象素值;
预定数目的控制器,其利用存在寄存器中的先前象素值而生成一个输入象素的范围;以及
第二选择器,用于根据输入图像的水平尺寸,选择预定数目控制器中的一个控制器的输出。
7.如权利要求6所述的用于小屏幕的范围发生电路,其特征在于预定数目控制器中的每个控制器将修正的与输入图像相重叠的2-行模板位置和寄存器中的相应空间进行组合,并通过在修正的没有与输入图像相重叠的2-行模板位置中***数字“0”而产生一个范围。
8.如权利要求7所述的用于小屏幕的范围发生电路,其特征在于每个控制器可或用一个可编程逻辑阵列或一个存储器代替。
9.一种用于小屏幕的范围发生电路,该小屏幕的范围发生电路位于用于处理一个图像的象素信号的装置中,其中该电路包括第一图像范围发生器,用于利用一个3-行模板生成图像的象素信号的范围,该图像大于该范围的水平尺寸,其特征在于,该用于小屏幕的范围发生电路包括:
第二图像范围发生器,用于利用一个修正的3-行模板,产生一个图像的象素信号的范围,该图像小于该范围的水平尺寸;以及
一个第一选择器,用于在输入图像为小于预定水平象素数的小屏幕模式时,选择由第二图像范围发生器产生的范围,而在其他情况下选择由第一图像范围发生器产生的范围。
10.如权利要求9所述的用于小屏幕的范围发生电路,其特征在于第二图像范围发生器包括:
一个寄存器,用于存储与修正的3-行模板重叠输入图像的象素值;
预定数目的控制器,用于利用存在寄存器中的先前象素值而生成一个输入象素的范围;以及
第二选择器,用于根据输入图像的水平尺寸,选择预定数目个控制器中的一个控制器的输出。
11.如权利要求10所述的用于小屏幕的范围发生电路,其特征在于预定数目控制器中的每个控制器将修正的3-行模板上与输入图像相重叠的位置和寄存器中的相应空间进行组合,并通过在修正的3-行模板上没有与输入图像相重叠的位置中***数字“0”而产生一个范围。
12.如权利要求11所述的用于小屏幕的范围发生电路,其特征在于预定数目控制器中的每个控制器可或用一个可编程逻辑阵列或一个存储器代替。
13.一种用于小屏幕的范围发生电路,其特征在于该电路包括:
第一和第二缓冲存储器,用于依据一个2-行/3-行模板范围发生模式信号进行操作;
与第一缓冲存储器的输入和输出端口相连的第一寄存器,用于在2-行和3-行模式下提供图像的象素信号的范围,该图像大于该范围的水平尺寸;
与第二缓冲存储器的输出端口相连的第二寄存器,用于在3-行模式下提供图像的象素信号的范围,该图像大于该范围的水平尺寸;
第一选择器,用于根据2-行/3-行模式信号,在2-行模式下选择第一寄存器的输出而在3-行模式下选择第一和第二寄存器的输出;
第三寄存器,使用对一图像的修正的2-行和3-行模板该图像小于一范围的水平尺寸,而在2-行模式下存储与修正的2-行模板的输入图像相重叠的象素值,并在3-行模式下存储与修正的3-行模板的输入图像相重叠的象素值;
一个图像范围发生电路,用于利用存在第三寄存器中的象素值,生成一个图像的象素信号的2-行和3-行模板范围,该图像小于对应的范围的水平尺寸;以及
第二选择器,用于在输入图像为小于预定水平象素数的屏幕模式时,选择由该图像范围发生器产生的范围,而在其他情况下选择由第一选择器提供的范围。
14.如权利要求13所述的用于小屏幕的范围发生电路,其特征在于该图像范围发生电路包括:
第一图像范围发生器,用于利用一个修正的2-行模板生成图像的象素信号的2-行模板范围,该图像小于一范围的该水平尺寸;
第二图像范围发生器,用于利用一个修正的3-行模板,产生一个图像的象素信号的3-行模板范围,该图像小于一范围的水平尺寸;以及
第三选择器,用于依据2-行/3-行模式信号,在2-行模式下选择由第一图像范围发生器产生的范围,而在3-行模式下选择由第二图像范围发生器产生的范围。
15.如权利要求14所述的用于小屏幕的范围发生电路,其特征在于第一图像范围发生器将修正的2-行模板上与输入图像相重叠的位置和第三寄存器中的相应的空间进行组合,并通过在修正的2-行模板上没有与输入图像相重叠的位置中***数字“0”而产生一个范围。
16.如权利要求14所述的用于小屏幕的范围发生电路,其特征在于第二图像范围发生器将修正的3-行模板上与输入图像相重叠的位置和第三寄存器中的相应空间进行组合,并通过在修正的3-行模板上没有与输入图像相重叠的位置中***数字“0”而产生一个范围。
17.一种用于小屏幕的范围产生方法,其特征在于该方法包括步骤:
(a)响应于2-行/3-行模式,利用一个从2-行和3-行模板中选定的模板,产生图像的象素信号的第一范围,该图象大于一个范围的水平尺寸;
(b)响应于2-行/3-行模式,利用一个从修正的2-行和修正的3-行模板中选定的模板,产生一个图像的象素信号的第二范围,该图象小于该范围的水平尺寸;以及
(c)在一个输入图像小于该范围的水平尺寸时选择第二范围,而在其他情况下选择第一范围。
Applications Claiming Priority (3)
Application Number | Priority Date | Filing Date | Title |
---|---|---|---|
KR74473/97 | 1997-12-26 | ||
KR1019970074473A KR100269140B1 (ko) | 1997-12-26 | 1997-12-26 | 작은 화면을 위한 콘텍스트 발생 회로 및 그 방법 |
KR74473/1997 | 1997-12-26 |
Publications (2)
Publication Number | Publication Date |
---|---|
CN1221162A CN1221162A (zh) | 1999-06-30 |
CN1124026C true CN1124026C (zh) | 2003-10-08 |
Family
ID=19528770
Family Applications (1)
Application Number | Title | Priority Date | Filing Date |
---|---|---|---|
CN98123063A Expired - Fee Related CN1124026C (zh) | 1997-12-26 | 1998-12-07 | 用于小屏幕的范围产生电路和方法 |
Country Status (6)
Country | Link |
---|---|
US (1) | US6282321B1 (zh) |
JP (1) | JP3167684B2 (zh) |
KR (1) | KR100269140B1 (zh) |
CN (1) | CN1124026C (zh) |
DE (1) | DE19853480C2 (zh) |
GB (1) | GB2332802B (zh) |
Families Citing this family (3)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
US6859563B2 (en) * | 2001-03-30 | 2005-02-22 | Ricoh Co., Ltd. | Method and apparatus for decoding information using late contexts |
US7587092B2 (en) * | 2005-11-25 | 2009-09-08 | Microsoft Corporation | Layer-based context quantization with context partitioning |
US8111259B1 (en) | 2006-07-06 | 2012-02-07 | Marvell International Ltd. | Image processing apparatus having context memory controller |
Citations (2)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
JPH07154606A (ja) * | 1993-11-26 | 1995-06-16 | Seiko Epson Corp | 画像符号化装置 |
JPH08242380A (ja) * | 1995-03-06 | 1996-09-17 | Tec Corp | 画像符号化装置 |
Family Cites Families (8)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
JP2534276B2 (ja) * | 1987-10-09 | 1996-09-11 | インターナショナル・ビジネス・マシーンズ・コーポレーション | オリジナル・イメ−ジのペル信号の処理方法 |
JP3108479B2 (ja) * | 1991-08-28 | 2000-11-13 | 株式会社リコー | 符号化復号化方法およびその装置 |
US5420692A (en) * | 1994-06-06 | 1995-05-30 | Motorola, Inc. | Method and apparatus for encoding a facsimile message |
JP3223046B2 (ja) * | 1994-07-20 | 2001-10-29 | ケイディーディーアイ株式会社 | 誤差拡散法2値画像の符号化装置 |
GB9422738D0 (en) * | 1994-11-10 | 1995-01-04 | Univ Western Ontario | Context-based, adaptive, progressive, lossless compression of still continuous -tone images |
JP3276860B2 (ja) * | 1996-09-02 | 2002-04-22 | 富士通株式会社 | データ圧縮/復元方法 |
US5886655A (en) * | 1997-04-09 | 1999-03-23 | Hewlett-Packard Company | Arithmetic coding context model that accelerates adaptation for small amounts of data |
US5857035A (en) * | 1997-05-19 | 1999-01-05 | Hewlett-Packard Company | Arithmetic coding compressor for encoding multiple bit values |
-
1997
- 1997-12-26 KR KR1019970074473A patent/KR100269140B1/ko not_active IP Right Cessation
-
1998
- 1998-10-30 JP JP31131298A patent/JP3167684B2/ja not_active Expired - Fee Related
- 1998-11-19 DE DE19853480A patent/DE19853480C2/de not_active Expired - Fee Related
- 1998-12-07 CN CN98123063A patent/CN1124026C/zh not_active Expired - Fee Related
- 1998-12-07 GB GB9826738A patent/GB2332802B/en not_active Expired - Fee Related
- 1998-12-08 US US09/206,970 patent/US6282321B1/en not_active Expired - Fee Related
Patent Citations (2)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
JPH07154606A (ja) * | 1993-11-26 | 1995-06-16 | Seiko Epson Corp | 画像符号化装置 |
JPH08242380A (ja) * | 1995-03-06 | 1996-09-17 | Tec Corp | 画像符号化装置 |
Also Published As
Publication number | Publication date |
---|---|
US6282321B1 (en) | 2001-08-28 |
GB2332802A (en) | 1999-06-30 |
GB9826738D0 (en) | 1999-01-27 |
GB2332802B (en) | 2000-01-19 |
CN1221162A (zh) | 1999-06-30 |
JP3167684B2 (ja) | 2001-05-21 |
KR19990054613A (ko) | 1999-07-15 |
DE19853480A1 (de) | 1999-07-01 |
KR100269140B1 (ko) | 2000-10-16 |
DE19853480C2 (de) | 2003-02-06 |
JPH11234527A (ja) | 1999-08-27 |
Similar Documents
Publication | Publication Date | Title |
---|---|---|
CN1044183C (zh) | 调色图象的压缩及其m阵符号集的比特状态编码的二进制化 | |
CN1054953C (zh) | 带缺陷检测的文件图像处理器 | |
CN1306412C (zh) | 像素数据块生成装置及像素数据块生成方法 | |
US8953220B2 (en) | Image processing for rotation of compressed image data | |
US7433522B2 (en) | JBIG coding apparatus and method with low cost, high-performance ping-pong buffer arrangement | |
US20080052484A1 (en) | Method, apparatus, and computer program for image data processing | |
CN1124026C (zh) | 用于小屏幕的范围产生电路和方法 | |
CN1126375C (zh) | 视频信号编码***的量化器 | |
JP2712863B2 (ja) | 疑似階調画像の階層的符号化方式 | |
EP0179291A2 (en) | Pre-processing of bi-level image data | |
CN1926885A (zh) | 视频处理电路和视频处理方法 | |
JP2001144969A (ja) | ラスタデータの圧縮方法 | |
CN1107381C (zh) | 扫描图像实时压缩/解压缩方法 | |
CN1650611A (zh) | 图像处理装置和图像处理方法 | |
CN1949126A (zh) | 一种查表电路 | |
US8363968B2 (en) | Image coding method for facilitating run length coding and image encoding device thereof | |
CN1121224A (zh) | 快速90度旋转双态图象的*** | |
CN1154048C (zh) | 寻址处理方法 | |
CN1262973C (zh) | 比特平面并行的率失真优化截取内嵌码块编码装置 | |
JPH05151349A (ja) | 画像データ圧縮方法および符号化回路 | |
CN1173549C (zh) | 扫描器的电动机速度控制装置及方法 | |
US20020027558A1 (en) | Data transfer apparatus and method | |
JPS62236269A (ja) | デイザ画像符号化装置 | |
US20030113023A1 (en) | Deterministic prediction in an image processing system | |
CN1124021C (zh) | 扫描器的图像扫描方法 |
Legal Events
Date | Code | Title | Description |
---|---|---|---|
C10 | Entry into substantive examination | ||
SE01 | Entry into force of request for substantive examination | ||
C06 | Publication | ||
PB01 | Publication | ||
C14 | Grant of patent or utility model | ||
GR01 | Patent grant | ||
C17 | Cessation of patent right | ||
CF01 | Termination of patent right due to non-payment of annual fee |
Granted publication date: 20031008 Termination date: 20100107 |