CN112399107B - 一种基于半浮栅的7t全局快门像素结构 - Google Patents

一种基于半浮栅的7t全局快门像素结构 Download PDF

Info

Publication number
CN112399107B
CN112399107B CN201910742833.8A CN201910742833A CN112399107B CN 112399107 B CN112399107 B CN 112399107B CN 201910742833 A CN201910742833 A CN 201910742833A CN 112399107 B CN112399107 B CN 112399107B
Authority
CN
China
Prior art keywords
stage
floating gate
capacitor
semi
reset
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Active
Application number
CN201910742833.8A
Other languages
English (en)
Other versions
CN112399107A (zh
Inventor
徐江涛
李凤
史兴萍
王瑞硕
夏梦真
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Tianjin University Marine Technology Research Institute
Original Assignee
Tianjin University Marine Technology Research Institute
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Tianjin University Marine Technology Research Institute filed Critical Tianjin University Marine Technology Research Institute
Priority to CN201910742833.8A priority Critical patent/CN112399107B/zh
Publication of CN112399107A publication Critical patent/CN112399107A/zh
Application granted granted Critical
Publication of CN112399107B publication Critical patent/CN112399107B/zh
Active legal-status Critical Current
Anticipated expiration legal-status Critical

Links

Images

Classifications

    • H—ELECTRICITY
    • H04—ELECTRIC COMMUNICATION TECHNIQUE
    • H04N—PICTORIAL COMMUNICATION, e.g. TELEVISION
    • H04N25/00—Circuitry of solid-state image sensors [SSIS]; Control thereof
    • H04N25/70—SSIS architectures; Circuits associated therewith
    • H04N25/76—Addressed sensors, e.g. MOS or CMOS sensors
    • H—ELECTRICITY
    • H04—ELECTRIC COMMUNICATION TECHNIQUE
    • H04N—PICTORIAL COMMUNICATION, e.g. TELEVISION
    • H04N25/00—Circuitry of solid-state image sensors [SSIS]; Control thereof
    • H04N25/60—Noise processing, e.g. detecting, correcting, reducing or removing noise
    • H04N25/616—Noise processing, e.g. detecting, correcting, reducing or removing noise involving a correlated sampling function, e.g. correlated double sampling [CDS] or triple sampling
    • Y—GENERAL TAGGING OF NEW TECHNOLOGICAL DEVELOPMENTS; GENERAL TAGGING OF CROSS-SECTIONAL TECHNOLOGIES SPANNING OVER SEVERAL SECTIONS OF THE IPC; TECHNICAL SUBJECTS COVERED BY FORMER USPC CROSS-REFERENCE ART COLLECTIONS [XRACs] AND DIGESTS
    • Y02—TECHNOLOGIES OR APPLICATIONS FOR MITIGATION OR ADAPTATION AGAINST CLIMATE CHANGE
    • Y02D—CLIMATE CHANGE MITIGATION TECHNOLOGIES IN INFORMATION AND COMMUNICATION TECHNOLOGIES [ICT], I.E. INFORMATION AND COMMUNICATION TECHNOLOGIES AIMING AT THE REDUCTION OF THEIR OWN ENERGY USE
    • Y02D10/00—Energy efficient computing, e.g. low power processors, power management or thermal management

Landscapes

  • Engineering & Computer Science (AREA)
  • Multimedia (AREA)
  • Signal Processing (AREA)
  • Transforming Light Signals Into Electric Signals (AREA)
  • Solid State Image Pick-Up Elements (AREA)

Abstract

一种基于半浮栅的7T全局快门像素结构，包含一个半浮栅器件MSFG，六个开关管和两个电容；先对半浮栅MSFG复位，然后曝光，曝光期间完成对电容C的复位，并将复位信号采样保存至电容C1和C2，曝光完成后将光信号采样并保存至电容C1，最后再依次读出复位信号和光信号，即完成本发明提出的像素结构的一个工作周期；该结构解决了传统8T像素光电探测区和光电转换区间的电压分配问题，且相对于8T像素而言，减少了一个MOS管，增大了填充因子。

Description

一种基于半浮栅的7T全局快门像素结构
技术领域
本发明涉及CMOS图像传感器领域，尤其涉及一种基于半浮栅的7T全局快门像素结构。
背景技术
自上世纪60年代无源像素图像传感器发明至今，按照曝光方式的不同，CMOS图像传感器主要可以分为滚动快门CMOS图像传感器和全局快门CMOS图像传感器。滚动快门CMOS图像传感器和全局快门CMOS图像传感器的区别在于，滚动快门CMOS图像传感器的像素阵列按行曝光，而全局快门CMOS图像传感器则是整个像素阵列同时完成曝光。在捕获快速运动的物体时，滚动快门CMOS图像传感器由于各行像素曝光存在时差，会引起果冻效应，而全局快门CMOS图像传感器则解决了这种弊端。全局快门CMOS图像传感器已成为高速拍摄领域的最佳选择。
全局快门CMOS图像传感器设计核心是 “全局快门像素”。全局快门像素设计，均需要引入一个额外的存储节点，用于在曝光之后储存光生信号。目前，根据储存节点类型的不同，可分为电荷域全局快门像素与电压域全局快门像素两种类型。电荷域全局快门像素主要包括以下几种类型：第一类为采用浮空扩散节点作为光生信号电荷储存节点的5T像素结构，第二类为采用类似CCD的多晶硅栅下MOS电容储存光生信号电荷的6T、7T像素，第三类为采用表面钳位工艺的光电二极管来储存光生信号电荷的6T像素。第一类电荷域全局快门像素，填充因子大，但是全局快门效率低，读出噪声低大，不常使用。第二类和第三类电荷域全局快门像素，虽然相对于第一类而言，完全消除了KTC噪声，全局快门效率大大提高，但是填充因子相对较小，且对工艺要求很高。电压域全局快门像素主要包括7T全局快门像素和8T全局快门像素。7T全局快门像素填充因子小，读出噪声大。8T全局快门像素填充因子最小，但是全局快门效率是全局快门像素中最高的。
目前，虽然8T像素结构最为常用，但是由于其前部分电路结构和传统的4T像素结构相同，因此存在着传统4T像素中光电探测区和光电转换区间电压分配难的问题。且前照式8T像素填充因子很小。
发明内容
针对现有技术中存在的技术问题，本发明提出了一种基于半浮栅的7T全局快门像素结构。基于半浮栅器件，本设计引入了两个电容和六个MOS管，解决了传统8T像素光电探测区和光电转换区间的电压分配问题，且相对于8T像素而言，减少了一个MOS管，增大了填充因子。
一种基于半浮栅的7T全局快门像素结构，如图1所示，包含一个半浮栅器件MSFG，六个开关管和两个电容；其中半浮栅器件用于收集信号电荷，电容C1和C2分别用于存储来自半浮栅的信号电平和复位电平。C1和C2可以是任意类型的电容，据具体设计而定；电容C是半浮栅漏端的等效电容；六个开关管可以是任意类型的开关管，据具体设计而定，分别用作源极跟随器MSF、复位管MRST、选择管MSEL和采样开关MS1、MS2。其中开关管MS1和MS2分别用于控制信号电平和复位电平的采样；源极跟随器用于信号放大;复位管用于对电容中的信号进行复位；选择管用于通过时序控制像素阵列行信号的输出。本发明中半浮栅MSFG栅极接控制信号线CG，源极接固定电压，漏极同时接复位管源极/漏极以及开关管MPC和MS1的一端；复位管MRST漏极/源极接电源，栅极接控制信号RST，源极/漏极同时接开关管MPC和MS1的一端。MS1的源极/漏极和MS2的漏极/源极相连，且与电容C1的一端相连，另一端接MPC；MS2的漏极/源极和MS1源极/漏极相连，同时和电容C2的一端以及MSF的栅极相连。C1和C2的一端分别与MS1和MS2相连，另一端均接地。MSF的栅极与MS2以及电容C2的一端相连。MSEL的栅极接控制信号SEL、源极/漏极接MSF的一端，另一端输出。上述所有开关管，若为NMOS管则衬底接地，若为PMOS管则衬底接电源。
一种基于半浮栅的7T全局快门像素结构，工作时序如图2所示，包含8个时序信号：CG为MSFG控制时序；S为MSFG源极一直保持1.6V左右的电压；D为MSFG漏极；RST为复位管MRST的控制时序；PC为开关管MPC的控制时序；S1为开关管MS1的控制时序；S2为开关管MS2的控制时序；SEL为选择管MSEL的控制时序。而图2中的标号1、2、3、4、5、6、7分别表示像素的7个工作阶段：阶段1为半浮栅器件MSFG的复位阶段，旨在对MSFG进行复位；阶段2为像素曝光阶段，旨在对像素进行曝光，MSFG收集信号电荷；阶段3为电容C复位阶段，该阶段位于像素曝光后期，旨在对电容C进行复位；阶段4为像素复位信号采样阶段，旨在将电容C中的复位信号采样至电容C1和C2中；阶段5为像素光信号采样阶段，旨在将光信号采样到电容C1上；阶段6为复位信号读出阶段，旨在将复位信号读出到读出电路；阶段7为光信号读出阶段，旨在将光信号读出到读出电路。因此，该像素结构的工作原理为：先对半浮栅MSFG复位，然后曝光，曝光期间完成对电容C的复位，并将复位信号采样保存至电容C1和C2，曝光完成后将光信号采样并保存至电容C1，最后再依次读出复位信号和光信号，即完成本发明提出的像素结构的一个工作周期。本发明提出的像素结构的工作时序并不局限于图2所示的时序设计，可以根据具体设计更改。
一种基于半浮栅的7T全局快门像素结构，相对于传统8T像素而言，由于半浮栅的引入，解决了传统8T像素中光电二极管与光电转换区间的电压分配问题，从而使得新型7T全局快门像素结构可以实现高满阱容量、高全局快门效率设计；新型7T全局快门像素结构由于减少了一个开关管，具有更高的像素填充因子；可以实现相关双采样技术，完全消除热噪声，可以用于低读出噪声全局快门CMOS图像传感器设计。
附图说明
图1是基于半浮栅的7T全局快门像素原理图；
图2是像素工作时序图。
具体实施方式
为进一步明确本发明的目的、技术方案以及优势，以下结合实例给出本发明的具体实施方案。该实例中：
半浮栅器件MSFG采用NMOS管，宽长比为(1.2μm)/(6μm)；开关管MPC采用NMOS管，宽长比为(4μm)/(5μm)；复位管MRST采用NMOS管，宽长比为(4μm)/(0.35μm)；源极跟随器MSF采用NMOS管，宽长比为(4μm)/(6μm)；选择管MSEL采用NMOS管，宽长比为(4μm)/(5μm)；开关管MS1和MS2均采用NMOS管，宽长比为(4μm)/(5μm)；电容C1和C2均采用MOS型电容结构，电容值均为4fF。
时序设计中，高电平为3.3V，低电平为0V。而时序设计部分中一个曝光周期的参数设计为：第1阶段为2μs，第2阶段为24μs~1ms，第3阶段为4μs，第4阶段为3μs，第5阶段为3μs，第6阶段为3μs，第7阶段为3μs。
以上设计实例仅用以进一步说明本发明的技术方案，而非对发明内容进行限制。

Claims (2)

1.一种基于半浮栅的7T全局快门像素结构，其特征在于：包含一个半浮栅器件MSFG，六个开关管和两个电容；半浮栅MSFG栅极接控制信号线CG，源极接固定电压，漏极同时接复位管MRST 的A端以及开关管MPC和MS1的一端；电容C是半浮栅MSFG漏端的等效电容，复位管MRSTB端接电源，栅极接控制信号RST，复位管MRST A端同时接开关管MPC和MS1的一端；MS1的A端和MS2的B端相连，且与电容C1的一端相连，MS1的B端接MPC；MS2的B端和MS1的A端相连，同时和电容C2的一端以及MSF的栅极相连；C1和C2的一端分别与MS1和MS2相连，另一端均接地；MSF的栅极与MS2以及电容C2的一端相连；MSEL的栅极接控制信号SEL、MSEL的A端接MSF的一端，另一端输出；其中，当A端为源极时B端为漏极；当A端为漏极时B端为源极；上述 所有开关管，若为NMOS管则衬底接地，若为PMOS管则衬底接电源。
2.根据权利要求1所述一种基于半浮栅的7T全局快门像素结构，其特征在于：包含8个时序信号：CG为MSFG控制时序；S为MSFG源极一直保持1 .6V左右的电压；D为MSFG漏极；RST为复位管MRST的控制时序；PC为开关管MPC的控制时序；S1为开关管MS1的控制时序；S2为开关管MS2的控制时序；SEL为选择管MSEL的控制时序；
阶段1为半浮栅器件MSFG的复位阶段，对MSFG进行复位；阶段2为像素曝光阶段，对像素进行曝光，MSFG收集信号电荷；阶段3为电容C复位阶段，该阶段位于像素曝光后期，对电容C进行复位；阶段4为像素复位信号采样阶段，将电容C中的复位信号采样至电容C1和C2中；阶段 5为像素光信号采样阶段，将光信号采样到电容C1上；阶段6为复位信号读出阶段，将复位信号读出到读出电路；阶段7为光信号读出阶段，将光信号读出到读出电路。
CN201910742833.8A 2019-08-13 2019-08-13 一种基于半浮栅的7t全局快门像素结构 Active CN112399107B (zh)

Priority Applications (1)

Application Number Priority Date Filing Date Title
CN201910742833.8A CN112399107B (zh) 2019-08-13 2019-08-13 一种基于半浮栅的7t全局快门像素结构

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
CN201910742833.8A CN112399107B (zh) 2019-08-13 2019-08-13 一种基于半浮栅的7t全局快门像素结构

Publications (2)

Publication Number Publication Date
CN112399107A CN112399107A (zh) 2021-02-23
CN112399107B true CN112399107B (zh) 2023-05-26

Family

ID=74602436

Family Applications (1)

Application Number Title Priority Date Filing Date
CN201910742833.8A Active CN112399107B (zh) 2019-08-13 2019-08-13 一种基于半浮栅的7t全局快门像素结构

Country Status (1)

Country Link
CN (1) CN112399107B (zh)

Citations (5)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
CN102447848A (zh) * 2012-01-17 2012-05-09 中国科学院半导体研究所 Cmos图像传感器全局曝光像素单元
CN103533265A (zh) * 2013-09-29 2014-01-22 长春长光辰芯光电技术有限公司 高速全局快门图像传感器像素及其信号转移控制方法
CN103873792A (zh) * 2014-03-14 2014-06-18 中国科学院上海高等研究院 像素单元读出装置及方法、像素阵列读出装置及方法
CN104333719A (zh) * 2014-11-12 2015-02-04 上海集成电路研发中心有限公司 全局快门像素单元及其信号采集方法和制造方法
CN105791715A (zh) * 2016-03-10 2016-07-20 长春长光辰芯光电技术有限公司 高动态范围图像传感器像素的全局快门控制方法

Family Cites Families (2)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US7518645B2 (en) * 2005-01-06 2009-04-14 Goodrich Corp. CMOS active pixel sensor with improved dynamic range and method of operation
US10192911B2 (en) * 2017-05-09 2019-01-29 Apple Inc. Hybrid image sensors with improved charge injection efficiency

Patent Citations (5)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
CN102447848A (zh) * 2012-01-17 2012-05-09 中国科学院半导体研究所 Cmos图像传感器全局曝光像素单元
CN103533265A (zh) * 2013-09-29 2014-01-22 长春长光辰芯光电技术有限公司 高速全局快门图像传感器像素及其信号转移控制方法
CN103873792A (zh) * 2014-03-14 2014-06-18 中国科学院上海高等研究院 像素单元读出装置及方法、像素阵列读出装置及方法
CN104333719A (zh) * 2014-11-12 2015-02-04 上海集成电路研发中心有限公司 全局快门像素单元及其信号采集方法和制造方法
CN105791715A (zh) * 2016-03-10 2016-07-20 长春长光辰芯光电技术有限公司 高动态范围图像传感器像素的全局快门控制方法

Non-Patent Citations (2)

* Cited by examiner, † Cited by third party
Title
全局快门CMOS图像传感器研究进展;刘昌举等;《半导体光电》;20160615(第03期);全文 *
基于压缩传感的CMOS图像传感器电路研究;骆丽等;《北京交通大学学报》;20160415(第02期);全文 *

Also Published As

Publication number Publication date
CN112399107A (zh) 2021-02-23

Similar Documents

Publication Publication Date Title
CN102801930B (zh) 低功耗时间延时积分型 cmos 图像传感器
CN206283595U (zh) 成像像素
CN103259985B (zh) Cmos图像传感器、像素单元及其控制方法
TW453112B (en) Photogate active pixel sensor with high fill factor and correlated double sampling
CN103945148B (zh) 高速全局快门图像传感器像素及其像素信号采集方法
CN104378561A (zh) 全局快门像素单元及其信号采集方法
CN103533265A (zh) 高速全局快门图像传感器像素及其信号转移控制方法
CN109040632A (zh) 读出电路以及感测装置
CN103491324A (zh) 高速全局快门图像传感器像素及其像素信号的采样方法
CN112399113B (zh) 一种实现像素内相关双采样的高速全局曝光像素结构
CN110677604A (zh) 电压域全局曝光图像传感器的像素单元及其控制方法
CN102811321B (zh) 低噪声3t像素cmos图像传感器
CN110336965B (zh) 用于cmos图像传感器的有源像素摆幅扩展***及方法
CN112670308B (zh) 像素单元
CN112351229B (zh) 像素存储电路、像素读出电路及其时序控制方法
CN102740007B (zh) 主动式影像感测电路及其感测方法
CN112399107B (zh) 一种基于半浮栅的7t全局快门像素结构
JP2004266597A (ja) 全画素同時電子シャッタ機能つきイメージセンサ
CN109819183B (zh) 一种提高动态范围的像素结构与驱动方式
CN112399106B (zh) 一种基于半浮栅的4t像素结构
CN111935427B (zh) Cmos图像传感器、像素单元及其控制方法
CN112040156B (zh) 全局曝光图像传感器电路及其控制方法
CN210578887U (zh) 电压域全局曝光图像传感器的像素单元及其传感器
WO2021208043A1 (zh) 图像传感器及搭载图像传感器的成像装置
CN112449132A (zh) 一种基于半浮栅的6t全局快门像素结构

Legal Events

Date Code Title Description
PB01 Publication
PB01 Publication
SE01 Entry into force of request for substantive examination
SE01 Entry into force of request for substantive examination
GR01 Patent grant
GR01 Patent grant