CN112398477B - 一种具有条件相关多采样技术的单斜adc电路结构 - Google Patents

一种具有条件相关多采样技术的单斜adc电路结构 Download PDF

Info

Publication number
CN112398477B
CN112398477B CN201910742636.6A CN201910742636A CN112398477B CN 112398477 B CN112398477 B CN 112398477B CN 201910742636 A CN201910742636 A CN 201910742636A CN 112398477 B CN112398477 B CN 112398477B
Authority
CN
China
Prior art keywords
comparator
sampling
output
input end
condition
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Active
Application number
CN201910742636.6A
Other languages
English (en)
Other versions
CN112398477A (zh
Inventor
徐江涛
史晓琳
聂凯明
高静
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Tianjin University Marine Technology Research Institute
Original Assignee
Tianjin University Marine Technology Research Institute
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Tianjin University Marine Technology Research Institute filed Critical Tianjin University Marine Technology Research Institute
Priority to CN201910742636.6A priority Critical patent/CN112398477B/zh
Publication of CN112398477A publication Critical patent/CN112398477A/zh
Application granted granted Critical
Publication of CN112398477B publication Critical patent/CN112398477B/zh
Active legal-status Critical Current
Anticipated expiration legal-status Critical

Links

Images

Classifications

    • H—ELECTRICITY
    • H03—ELECTRONIC CIRCUITRY
    • H03M—CODING; DECODING; CODE CONVERSION IN GENERAL
    • H03M1/00—Analogue/digital conversion; Digital/analogue conversion
    • H03M1/12—Analogue/digital converters
    • H03M1/124—Sampling or signal conditioning arrangements specially adapted for A/D converters
    • H03M1/1245—Details of sampling arrangements or methods
    • H—ELECTRICITY
    • H03—ELECTRONIC CIRCUITRY
    • H03M—CODING; DECODING; CODE CONVERSION IN GENERAL
    • H03M1/00—Analogue/digital conversion; Digital/analogue conversion
    • H03M1/06—Continuously compensating for, or preventing, undesired influence of physical parameters
    • H03M1/08—Continuously compensating for, or preventing, undesired influence of physical parameters of noise
    • H03M1/0854—Continuously compensating for, or preventing, undesired influence of physical parameters of noise of quantisation noise

Landscapes

  • Engineering & Computer Science (AREA)
  • Theoretical Computer Science (AREA)
  • Transforming Light Signals Into Electric Signals (AREA)

Abstract

一种具有条件相关多采样技术的单斜ADC电路结构，由比较器，计数器，锁存器和CCMS控制部分组成；电容器C2的右极板连接至比较器的负输入端；斜坡电压Vramp1，Vramp2分别经由开关SW2和SW2b连接至电容器C1的左极板；电容器C1的右极板连接至比较器的正输入端；共模电压Vcom分别经过两个SW1开关连接至比较器的正负输入端；比较器的输出CMP_OUT连接至计数器的输入端en；计数器的输出端连接至锁存器的输入端；比较器的输出CMP_OUT同样连接至CCMS控制块的输入端；该结构有效降低像素中的随机噪声；提高图像传感器分辨率和成像质量，进而扩大图像传感器的应用场合。

Description

一种具有条件相关多采样技术的单斜ADC电路结构
技术领域
本发明涉及模拟集成电路领域，特别涉及一种具有条件相关多采样技术的单斜ADC电路结构。
背景技术
随机噪声(Random Noise, RN)来源于像素器件和模拟读出电路，是影响高质量CMOS图像传感器(CIS)的关键参数。近几年来，随着移动设备对高分辨率CIS的需求越来越大，CIS分辨率越来越高，芯片面积也越来越大。为了减轻这种情况，开发了缩小像素尺寸的高分辨率CIS，以减少芯片面积和成本。这种小尺寸像素中源跟随器在模拟读出过程中会造成更差的闪烁和随机电报信号(Random Telegraph Signal, RTS)噪声。小像素间距CIS的随机噪声在1-2e−均方根左右。
在列并行单斜ADC(Single Slope ADC，SS ADC)中使用相关多采样(CorrelatedMultiple Sampling， CMS)技术可以有效降低像素成像过程中引入的随机噪声，可以将随机噪声有效降低到0.7e−。列并行SS ADC具有电路结构简单、功耗低、均匀性好等优点，非常适合使用CMS技术。但由于转换时间与多采样次数呈线性关系，因此每个像素需要较长的A/D转换时间。较长的A/D转换时间减慢了传感器的帧频。并且随着帧频的降低，像素噪声中的低频噪声，即像素源跟随器的1/f噪声，随着采样时间的增加而成为主要的噪声贡献者，因此限制了多次采样的降噪效果。
为解决由于多次采样导致的帧频下降问题，本文提出了一种条件相关多采样(Conditional Correlated Multiple Sampling，CCMS)技术来降低像素中的随机噪声。CCMS的主要思想是通过判断像素输出电压的亮暗程度，用小电压范围斜坡小摆幅的暗像素输出进行多次量化，以减少随机噪声和各像素A/D转换时间。并且，由于大摆幅的亮像素输出是以光子散粒噪声为主，无法通过在一帧时间内进行多次采样来降低，因此当像素输出电压摆幅超过某一特定值时，则采用全电压量程斜坡进行单次量化。
发明内容
针对现有技术存在的问题，本发明提出一种具有条件相关多采样技术的单斜ADC电路结构，可以在不降低帧频的情况下实现读出信号的多次采样，有效降低像素中的随机噪声；提高图像传感器分辨率和成像质量，进而扩大图像传感器的应用场合。
一种具有条件相关多采样技术的单斜ADC电路结构，如图1中虚线框内所示，由比较器，计数器，锁存器和CCMS控制部分组成。具体连接关系如下：像素经由源跟随器Msf的输出电压Vsf连接至电容器C2的左极板；电容器C2的右极板连接至比较器的负输入端；斜坡电压Vramp1，Vramp2分别经由开关SW2和SW2b连接至电容器C1的左极板；电容器C1的右极板连接至比较器的正输入端；共模电压Vcom分别经过两个SW1开关连接至比较器的正负输入端；比较器的输出CMP_OUT连接至计数器的输入端en；计数器的输出端连接至锁存器的输入端；比较器的输出CMP_OUT同样连接至CCMS控制块的输入端；S_EN1，S_EN2和Index信号均为CCMS控制块的输入控制信号；State，Tsw2，Tsw2b信号为CCMS控制块的输出信号。
一种具有条件相关多采样技术的单斜ADC电路结构，控制时序如图3所示。Vsf和CMP_OUT分别是像素经过源跟随器输出和比较器输出。为了节省时间，暗像素检测操作与像素信号电平A/D转换相结合。CCMS控制块根据锁存器输出状态的不同，从而控制接入比较器的斜坡类型。首先对像素中的FD进行复位。像素复位电压由所提出的SS ADC采样并转换。由于复位电压较小，CCMS控制块输出Tsw2 为“L”，Tsw2b 为“H”，斜坡Vramp2被接入到比较器正输入端，应用小电压范围斜坡进行多次采样。之后，将光电二极管中的信号电荷转移到FD中，然后由暗像素检测电路在暗像素检测阶段进行检测。数字脉冲(Index)在时域上控制暗像素检测区域。当CMP_OUT从“H”翻转到“L”时，锁存器用来锁定Index的值。对于暗像素，逻辑“H”被锁存器锁定，锁存器输出(State)变为“H”，CCMS控制块输出Tsw2 为“L”，Tsw2b 为“H”，斜坡Vramp2被接入到比较器正输入端，应用小电压范围斜坡进行多次采样。对于亮像素，逻辑“L”被锁存器锁定，状态保持“L”，CCMS控制块输出Tsw2 为“H”，Tsw2b 为“L”，斜坡Vramp1被接入到比较器正输入端，采用全电压量程斜坡进行单次量化。CCMS控制块的原理图如图2所示，数字控制(Index)和数字锁存器用于检测暗像素。通过或门将锁存器的输出反馈到其输入端，以锁定检测结果并避免在像素信号多采样操作期间覆盖。Tsw2和Tsw2b是控制比较器输入斜坡开关的控制信号。State，S_EN1和S_EN2用于产生Tsw2和Tsw2b。由于该模块只包含简单的逻辑门，很容易将其集成到版图面积较小的列并行SS ADC中。
一种具有条件相关多采样技术的单斜ADC电路结构，可以有效的应用在SS ADC中，从而有效降低小尺寸像素中随机噪声大小，提高图像传感器分辨率和成像质量，并且有效保证相关多次采样情况下的帧频，进而扩大图像传感器的应用场合。
附图说明
图1是具有CCMS技术的SS ADC结构；
图2是CCMS控制块的原理图；
图3是具有CCMS技术的SS ADC控制时序。
具体实施方式
为使本发明的目的、技术方案和优点更加清晰，下面将结合实例给出本发明实施方式的具体描述。
一种具有条件相关多采样技术的单斜ADC电路结构，如图1中虚线框内所示，由比较器，计数器，锁存器和CCMS控制部分组成。具体连接关系如下：像素经由源跟随器Msf的输出电压Vsf连接至电容器C2的左极板；电容器C2的右极板连接至比较器的负输入端；斜坡电压Vramp1，Vramp2分别经由开关SW2和SW2b连接至电容器C1的左极板；电容器C1的右极板连接至比较器的正输入端；共模电压Vcom分别经过两个SW1开关连接至比较器的正负输入端；比较器的输出CMP_OUT连接至计数器的输入端en；计数器的输出端连接至锁存器的输入端；比较器的输出CMP_OUT同样连接至CCMS控制块的输入端；S_EN1，S_EN2和Index信号均为CCMS控制块的输入控制信号；State，Tsw2，Tsw2b信号为CCMS控制块的输出信号。
一种具有条件相关多采样技术的单斜ADC电路结构，控制时序如图3所示。Vsf和CMP_OUT分别是像素经过源跟随器输出和比较器输出。为了节省时间，暗像素检测操作与像素信号电平A/D转换相结合。CCMS控制块根据锁存器输出状态的不同，从而控制接入比较器的斜坡类型。首先对像素中的FD进行复位。像素复位电压由所提出的SS ADC采样并转换。由于复位电压较小，CCMS控制块输出Tsw2 为“L”，Tsw2b 为“H”，斜坡Vramp2被接入到比较器正输入端，应用小电压范围斜坡进行多次采样。之后，将光电二极管中的信号电荷转移到FD中，然后由暗像素检测电路在暗像素检测阶段进行检测。数字脉冲(Index)在时域上控制暗像素检测区域。当CMP_OUT从“H”翻转到“L”时，锁存器用来锁定Index的值。对于暗像素，逻辑“H”被锁存器锁定，锁存器输出(State)变为“H”，CCMS控制块输出Tsw2 为“L”，Tsw2b 为“H”，斜坡Vramp2被接入到比较器正输入端，应用小电压范围斜坡进行多次采样。对于亮像素，逻辑“L”被锁存器锁定，状态保持“L”，CCMS控制块输出Tsw2 为“H”，Tsw2b 为“L”，斜坡Vramp1被接入到比较器正输入端，采用全电压量程斜坡进行单次量化。CCMS控制块的原理图如图2所示，数字控制(Index)和数字锁存器用于检测暗像素。通过或门将锁存器的输出反馈到其输入端，以锁定检测结果并避免在像素信号多采样操作期间覆盖。Tsw2和Tsw2b是控制比较器输入斜坡开关的控制信号。State，S_EN1和S_EN2用于产生Tsw2和Tsw2b。由于该模块只包含简单的逻辑门，很容易将其集成到版图面积较小的列并行SS ADC中。
本发明采用110nm工艺进行仿真，其中像素阵列分辨率为3296 H×2512 V，SS ADC采样频率为75.36kHz，单次采样帧频为15帧/s。当使用传统CMS技术进行4次采样，则帧频下降到3.75帧/s左右，随机噪声下为0.7e-。相比，采用CCMS技术的SS ADC在进行5次采样时，其帧频为7.2帧/s，随机噪声下降至0.66e-。本发明所提出的技术可以在多次采样有效降低随机噪声的前提下，较少的损失帧频。

Claims (1)

1.一种具有条件相关多采样技术的单斜ADC电路结构，其特征在于：由比较器，计数器，锁存器和条件相关多采样CCMS控制部分组成；像素经由源跟随器Msf的输出电压Vsf连接至电容器C2的左极板；电容器C2的右极板连接至比较器的负输入端；斜坡电压Vramp1，Vramp2分别经由开关 SW2和SW2b连接至电容器C1的左极板；电容器C1的右极板连接至比较器的正输入端；共模电压Vcom分别经过两个SW1开关连接至比较器的正负输入端；比较器的输出CMP_OUT连接至计 数器的输入端en；计数器的输出端连接至锁存器的输入端；比较器的输出CMP_OUT同样连接至条件相关多采样CCMS控制块的输入端；S_EN1，S_EN2和Index信号均为条件相关多采样CCMS控制块的输入控制信号；State，Tsw2，Tsw2b信号为条件相关多采样CCMS控制块的输出信号；
首先对像素中的FD进行复位，像素复位电压由所提出的单斜 ADC采样并转换，由于复位电压较小，条件相关多采样CCMS控制块输出Tsw2 为“L”，Tsw2b 为“H”，斜坡Vramp2被接入到比较器正输入端，应用小电压范围斜坡进行多次采样；将光电二极管中的信号电荷转移到FD中，由暗像素检测电路在暗像素检测阶段进行检测；数字脉冲Index在时域上控制暗像素检测区域；当CMP_ OUT从“H”翻转到“L”时，锁存器用来锁定Index的值；对于暗像素，逻辑“H”被锁存器锁定，条件相关多采样CCMS控制块输出State变为“H”，条件相关多采样CCMS控制块输出Tsw2 为“L”，Tsw2b 为“H”，斜坡Vramp2被接入到比 较器正输入端，应用小电压范围斜坡进行多次采样；对于亮像素，逻辑“L”被锁存器锁定，状态保持“L”，条件相关多采样CCMS控制块输出Tsw2 为“H”，Tsw2b 为“L”，斜坡Vramp1被接入到比较器正输入端，采用全电压量程斜坡进行单次量化；Tsw2和Tsw2b是控制比较器输入斜坡开关的控制信号；State，S_EN1和S_EN2用于产生Tsw2和Tsw2b。
CN201910742636.6A 2019-08-13 2019-08-13 一种具有条件相关多采样技术的单斜adc电路结构 Active CN112398477B (zh)

Priority Applications (1)

Application Number Priority Date Filing Date Title
CN201910742636.6A CN112398477B (zh) 2019-08-13 2019-08-13 一种具有条件相关多采样技术的单斜adc电路结构

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
CN201910742636.6A CN112398477B (zh) 2019-08-13 2019-08-13 一种具有条件相关多采样技术的单斜adc电路结构

Publications (2)

Publication Number Publication Date
CN112398477A CN112398477A (zh) 2021-02-23
CN112398477B true CN112398477B (zh) 2023-03-24

Family

ID=74602471

Family Applications (1)

Application Number Title Priority Date Filing Date
CN201910742636.6A Active CN112398477B (zh) 2019-08-13 2019-08-13 一种具有条件相关多采样技术的单斜adc电路结构

Country Status (1)

Country Link
CN (1) CN112398477B (zh)

Families Citing this family (1)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
CN113411524B (zh) * 2021-06-08 2022-11-01 天津大学 应用于图像传感器的低功耗列并行单斜式模数转换器

Citations (7)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
CN1518120A (zh) * 2003-01-22 2004-08-04 具有双重自动曝光控制的图像传感器
CN101873137A (zh) * 2009-04-24 2010-10-27 索尼公司 数字模拟转换器、固体摄像器件及照相机***
CN102611854A (zh) * 2012-03-20 2012-07-25 天津大学 Cmos图像传感器中列级adc的实现装置
JP2014140212A (ja) * 2014-03-06 2014-07-31 Tohoku Univ 固体撮像装置
CN103986468A (zh) * 2013-02-12 2014-08-13 全视科技有限公司 自适应多转换斜坡模/数转换器
CN104135289A (zh) * 2014-06-30 2014-11-05 天津大学 校准列级多参考电压单斜adc的方法及装置
CN106100639A (zh) * 2016-06-08 2016-11-09 中国科学院微电子研究所 一种具有误差自动校正的单斜式模数转换器

Family Cites Families (2)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
KR100671693B1 (ko) * 2005-03-29 2007-01-19 매그나칩 반도체 유한회사 아날로그 상호 연관된 이중 샘플링 기능을 수행하는ｃｍｏｓ 이미지센서
JP2015130611A (ja) * 2014-01-08 2015-07-16 株式会社東芝 アナログデジタル変換器およびイメージセンサ

Patent Citations (7)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
CN1518120A (zh) * 2003-01-22 2004-08-04 具有双重自动曝光控制的图像传感器
CN101873137A (zh) * 2009-04-24 2010-10-27 索尼公司 数字模拟转换器、固体摄像器件及照相机***
CN102611854A (zh) * 2012-03-20 2012-07-25 天津大学 Cmos图像传感器中列级adc的实现装置
CN103986468A (zh) * 2013-02-12 2014-08-13 全视科技有限公司 自适应多转换斜坡模/数转换器
JP2014140212A (ja) * 2014-03-06 2014-07-31 Tohoku Univ 固体撮像装置
CN104135289A (zh) * 2014-06-30 2014-11-05 天津大学 校准列级多参考电压单斜adc的方法及装置
CN106100639A (zh) * 2016-06-08 2016-11-09 中国科学院微电子研究所 一种具有误差自动校正的单斜式模数转换器

Non-Patent Citations (2)

* Cited by examiner, † Cited by third party
Title
CMOS图像传感器控制电路设计及曝光控制研究;高鹏;《中国优秀硕士学位论文全文数据库 (信息科技辑)》;20090415;全文 *
Design of a high speed CMOS image sensor with a hybrid single-slope column ADC and a finite state machine;Keunyeol Park等;《IEEE》;20180531;全文 *

Also Published As

Publication number Publication date
CN112398477A (zh) 2021-02-23

Similar Documents

Publication Publication Date Title
US9479189B2 (en) A/D converter, solid-state imaging device and camera system
US7880775B2 (en) Image sensor with interleaved image output
US7230558B2 (en) Column analog-to-digital conversion apparatus and method supporting a high frame rate in a sub-sampling mode
US9819890B2 (en) Readout circuitry to mitigate column fixed pattern noise of an image sensor
US9787917B2 (en) Image sensor with time overlapping image output
US9807323B2 (en) Pixel circuit with constant voltage biased photodiode and related imaging method
Huang et al. A dynamic vision sensor with direct logarithmic output and full-frame picture-on-demand
US7688366B2 (en) Method and apparatus for suppressing noise in image sensor devices
EP2533521A1 (en) Solid-state image capture device
CN102461158A (zh) 每列图像传感器adc和cds
WO2015038569A2 (en) Oversampled image sensor with conditional pixel readout
CN104079841A (zh) 比较器、固态成像器件、电子装置及驱动方法
CN108184081A (zh) 一种用于cmos图像传感器中的高速数据读出电路
CN113826379B (zh) 具有像素内数字改变检测的动态视觉传感器
EP0967729A2 (en) Autocalibration of an A/D converter within a CMOS type image sensor
US10257451B2 (en) Comparison device and CMOS image sensor using the same
US20190260955A1 (en) Pixel output level control device and cmos image sensor using the same
CN112398477B (zh) 一种具有条件相关多采样技术的单斜adc电路结构
US20230308784A1 (en) Delta Image Sensor With Digital Pixel Storage With Long Term Interruptable Operation
CN115567787A (zh) 一种双像元同时输出高响应率线阵cmos图像传感器和方法
TWI626619B (zh) 用於在具有管道架構之影像感測器中實施動態接地共享之方法及系統
CN114567738B (zh) 一种应用于cmos图像传感器的两步式单斜模数转换器
CN113960356B (zh) 电流比较电路、检测图像太阳黑子效应的装置及方法
CN112969042B (zh) 运算电路和图像传感器的读出电路
WO2020087808A1 (en) Image sensor having analog-to-digital converter selectively enabling storage of count value, and analog-to-digital conversion method

Legal Events

Date Code Title Description
PB01 Publication
PB01 Publication
SE01 Entry into force of request for substantive examination
SE01 Entry into force of request for substantive examination
GR01 Patent grant
GR01 Patent grant