CN112397031B - 像素驱动电路和显示面板 - Google Patents

Abstract

本申请提供了像素驱动电路和显示面板，包括预处理模块、数据模块、调制模块、复位模块、数据写入模块、补偿模块、存储模块、发光控制模块和发光模块，数据写入模块控制数据模块是否向发光控制模块写入数据电压；发光模块在发光控制模块的控制下发光，复位模块控制预处理模块是否向发光控制模块和发光模块写入初始电压，存储模块储存存储电压，并向发光控制模块提供存储电压，补偿模块控制发光控制模块是否向存储模块写入存储电压，发光控制模块包括第一控制端和连接至调制模块的第二控制端，调制模块调节发光控制模块的阈值电压，使得阈值电压处于预设电压范围内；此方案可以提高阈值电压的稳定性，以提高OLED显示器画面显示的可靠性。

Description

像素驱动电路和显示面板

技术领域

本申请涉及显示技术领域，尤其涉及像素驱动电路和显示面板。

背景技术

OLED(Organic Light Emitting Diode，有机发光二极管)显示器件具备重量轻、厚度薄、可弯曲、视角范围大等优点。

现有的OLED显示器的像素驱动电路中采用薄膜晶体管控制通过OLED的电流以控制OLED的发光情况，因此该薄膜晶体管的阈值电压的稳定性十分重要。然而，当OLED显示器长时间显示同一画面时，部分载流子长时间聚集在薄膜晶体管的沟道底部而不能复原，导致该薄膜晶体管的阈值电压漂移，影响了通过OLED的电流的大小，降低了后续的画面显示的可靠性，这种与之前的显示画面有关的画面常呈现为残像现象。

因此，有必要提供可以提高OLED显示器画面显示的可靠性以弱化残像现象的像素驱动电路和显示面板。

发明内容

本申请实施例提供像素驱动电路和显示面板，通过在发光控制模块中设置第二控制端，并将所述第二控制端连接至调制模块，所述调制模块用于向所述发光控制模块输入调制电压，以调节所述发光控制模块的阈值电压，使得所述阈值电压处于预设电压范围内；以解决现有的显示面板的像素驱动电路中驱动薄膜晶体管的阈值电压漂移，造成后续的画面显示的可靠性较低，以至于出现残像现象的问题。

本申请实施例提供像素驱动电路，所述像素驱动电路包括预处理模块、数据模块、调制模块、复位模块、数据写入模块、补偿模块、存储模块、发光控制模块和发光模块；

所述发光控制模块包括第一控制端、第一输入端、输送端、第一输出端；

所述数据写入模块包括第二输入端和第二输出端，所述数据写入模块的第二输入端连接所述数据模块，所述数据写入模块的第二输出端连接所述发光控制模块的第一输入端，所述数据写入模块用于控制所述数据模块是否向所述发光控制模块写入数据电压，所述数据电压用于控制所述发光控制模块的第一控制端的电压大小；

所述发光模块包括第一端，所述发光模块的第一端连接所述发光控制模块的第一输出端，所述发光模块用于在所述发光控制模块的控制下发光；

所述复位模块包括第三输入端、第三输出端和第四输出端，所述复位模块的第三输入端连接所述预处理模块，所述复位模块的第三输出端连接所述发光控制模块的第一控制端，所述复位模块的第四输出端连接所述发光模块的第一端，所述复位模块用于控制所述预处理模块是否向所述发光控制模块和所述发光模块写入初始电压，所述初始电压用于初始化所述发光控制模块和所述发光模块；

所述存储模块包括第二端，所述存储模块的第二端连接所述发光控制模块的第一控制端，所述存储模块用于储存存储电压，并向所述发光控制模块提供所述存储电压；

所述补偿模块包括第三端和第四端，所述补偿模块的第三端连接所述发光控制模块的输送端，所述补偿模块的第四端连接所述存储模块的第二端，所述补偿模块用于控制所述发光控制模块是否向所述存储模块写入所述存储电压；

其中，所述发光控制模块还包括第二控制端，所述发光控制模块的第二控制端连接所述调制模块，所述调制模块用于向所述发光控制模块输入调制电压，所述调制电压用于调节所述发光控制模块的阈值电压，并使得所述发光控制模块的阈值电压处于预设电压范围内，其中，所述发光控制模块的阈值电压使得所述发光控制模块处于临界导通状态。

在一实施例中，所述发光控制模块包括：

驱动晶体管，所述驱动晶体管包括第一栅极、第一源漏极和第二栅极，所述第一栅极、所述第一源漏极和所述第二栅极层叠设置，所述第一栅极连接所述发光控制模块的第一控制端，所述第一栅极和所述第一源漏极用于控制所述驱动晶体管的工作电压，所述第二栅极连接所述发光控制模块的第二控制端，所述第二栅极用于控制所述驱动晶体管的阈值电压，所述驱动晶体管的阈值电压为所述发光控制模块的阈值电压，所述驱动晶体管的工作电压和所述驱动晶体管的阈值电压的差值用于控制所述驱动晶体管的导通状态。

在一实施例中，所述驱动晶体管还包括：

第一绝缘部，所述第一绝缘部设于所述第一栅极和所述第一源漏极之间，所述第一绝缘部用于绝缘所述第一栅极和所述第一源漏极；

第二绝缘部，所述第二绝缘部设于所述第二栅极和所述第一源漏极之间，所述第二绝缘部用于绝缘所述第二栅极和所述第一源漏极。

在一实施例中，所述第一源漏极包括第一源极和第一漏极，所述第一源极连接所述发光控制模块的第一输入端，所述第一漏极连接所述发光控制模块的输送端。

在一实施例中，所述调制模块连接所述发光控制模块的输送端，所述调制模块用于将所述发光控制模块的输送端J的电压传输至所述发光控制模块的第二控制端。

在一实施例中，所述调制模块连接所述发光控制模块的第一控制端，所述调制模块用于将所述发光控制模块的第一控制端的电压传输至所述发光控制模块的第二控制端。

在一实施例中，所述调制模块连接所述发光控制模块的第一输入端，所述调制模块用于将所述发光控制模块的输入端的电压传输至所述发光控制模块的第二控制端。

在一实施例中，所述像素驱动电路还包括第一电源模块，所述发光控制模块还包括电源端，所述电源端连接所述第一电源模块，所述第一电源模块向所述发光控制模块输入第一电压，所述发光控制模块还包括：

第一晶体管，所述第一晶体管包括第四输入端和第五输出端，所述第四输入端连接所述发光控制模块的电源端，所述第五输出端连接所述驱动晶体管的第一源极，所述第一晶体管用于控制所述第一电源模块是否向所述驱动晶体管的第一源极写入所述第一电压；

第二晶体管，所述第二晶体管包括第五输入端和第六输出端，所述第五输入端连接所述驱动晶体管的第一漏极，所述第六输出端连接所述发光控制模块的输出端，所述第二晶体管用于控制是否向所述发光模块传输所述第一漏极的电流。

在一实施例中，所述复位模块包括：

第三晶体管，所述第三晶体管包括第六输入端和第七输出端，所述第六输入端连接所述复位模块的输入端，所述第七输出端连接所述复位模块的第三输出端，以连接所述存储模块的第二端；

其中，所述第三晶体管包括两个第三子晶体管，所述两个第三子晶体管中每一个第三子晶体管包括栅极和源漏极，所述两个第三子晶体管的两个栅极连接，所述两个第三子晶体管的两个源漏极串联连接。

本申请实施例还提供显示面板，所述显示面板包括如上文任一项所述的像素驱动电路。

本申请提供了像素驱动电路和显示面板，包括包括预处理模块、数据模块、调制模块、复位模块、数据写入模块、补偿模块、存储模块、发光控制模块和发光模块，通过在所述发光控制模块中设置第二控制端，并将所述第二控制端连接至所述调制模块，所述调制模块用于向所述发光控制模块输入调制电压，以调节所述发光控制模块的阈值电压，使得所述阈值电压处于预设电压范围内，其中，所述发光控制模块的阈值电压使得所述发光控制模块处于临界导通状态；因此，本方案中的发光控制模块的阈值电压可以在所述调制模块的调节下处于预设电压范围内，避免阈值电压因外界原因发生较大的漂移，提高了发光控制模块的阈值电压的稳定性，以此提高了后续的画面显示的可靠性。

附图说明

下面通过附图来对本申请进行进一步说明。需要说明的是，下面描述中的附图仅仅是用于解释说明本申请的一些实施例，对于本领域技术人员来讲，在不付出创造性劳动的前提下，还可以根据这些附图获得其他的附图。

图1为本申请实施例提供的一种像素驱动电路的结构框图；

图2为本申请实施例提供的发光控制模块的内部结构图；

图3为本申请实施例提供的驱动晶体管的截面示意图；

图4为本申请实施例提供的另一种像素驱动电路的结构框图；

图5为本申请实施例提供的又一种像素驱动电路的结构框图；

图6为本申请实施例提供的再一种像素驱动电路的结构框图；

图7为本申请实施例提供的像素驱动电路的电路图；

图8为本申请实施例提供的像素驱动电路的时序图。

具体实施方式

下面将结合本申请实施例中的附图，对本申请实施例中的技术方案进行清楚、完整的描述。显然，所描述的实施例仅仅是本申请一部分实施例，而不是全部的实施例。基于本申请中的实施例，本领域技术人员在没有作出创造性劳动前提下所获得的所有其他实施例，都属于本申请保护的范围。

本申请中的术语“第一”、“第二”、“第三”和“第四”等是用于区别不同对象，而不是用于描述特定顺序。此外，术语“包括”和“具有”以及它们任何变形，意图在于覆盖不排他的包含。例如包含了一系列步骤或模块的过程、方法、***、产品或设备没有限定于已列出的步骤或模块，而是可选地还包括没有列出的步骤或模块，或可选地还包括对于这些过程、方法、产品或设备固有的其它步骤或模块。

在本文中提及“实施例”意味着，结合实施例描述的特定特征、结构或特性可以包含在本申请的至少一个实施例中。在说明书中的各个位置出现该短语并不一定均是指相同的实施例，也不是与其它实施例互斥的独立的或备选的实施例。本领域技术人员显式地和隐式地理解的是，本文所描述的实施例可以与其它实施例相结合。

本申请实施例提供了像素驱动电路，所述像素驱动电路包括但不限于以下实施例以及以下实施例的组合。

在一实施例中，如图1所示，所述像素驱动电路00包括预处理模块10、数据模块20、调制模块30、复位模块40、数据写入模块50、补偿模块60、存储模块70、发光控制模块80和发光模块90；所述发光控制模块80包括第一控制端G、第一输入端I、输送端J、第一输出端K；所述数据写入模块50包括第二输入端N和第二输出端O，所述数据写入模块50的第二输入端N连接所述数据模块20，所述数据写入模块50的第二输出端O连接所述发光控制模块80的第一输入端I，所述数据写入模块50用于控制所述数据模块20是否向所述发光控制模块80写入数据电压，所述数据电压用于控制所述发光控制模块80的第一控制端G的电压大小；所述发光模块90包括第一端L，所述发光模块90的第一端L连接所述发光控制模块80的第一输出端K，所述发光模块90用于在所述发光控制模块80的控制下发光；所述复位模块40包括第三输入端A、第三输出端B和第四输出端C，所述复位模块40的第三输入端A连接所述预处理模块10，所述复位模块40的第三输出端B连接所述发光控制模块80的第一控制端G，所述复位模块的第四输出端C连接所述发光模块90的第一端L，所述复位模块40用于控制所述预处理模块10是否向所述发光控制模块80和所述发光模块90写入初始电压，所述初始电压用于初始化所述发光控制模块80和所述发光模块90；所述存储模块70包括第二端F，所述存储模块70的第二端F连接所述发光控制模块80的第一控制端G，所述存储模块70用于储存存储电压，并向所述发光控制模块80提供所述存储电压；所述补偿模块60包括第三端E和第四端D，所述补偿模块60的第三端E连接所述发光控制模块80的输送端J，所述补偿模块60的第四端D连接所述存储模块70的第二端F，所述补偿模块60用于控制所述发光控制模块80是否向所述存储模块70写入所述存储电压。

其中，所述发光控制模块80还包括第二控制端Q，所述发光控制模块80的第二控制端Q连接所述调制模块30，所述调制模块30用于向所述发光控制模块80输入调制电压，所述调制电压用于调节所述发光控制模块80的阈值电压，并使得所述发光控制模块80的阈值电压处于预设电压范围内，其中，所述发光控制模块80的阈值电压使得所述发光控制模块80处于临界导通状态。

可以理解的，当所述像素驱动电路00中的数据模块20在一段时间内连续多次向所述发光控制模块80写入的数据电压的值均相同时，会造成所述发光控制模块80的阈值电压漂移，影响所述发光模块90的发光情况。但是，本实施例中通过将所述发光控制模块80设置为还包括所述第二控制端Q，并且将所述第二控制端Q连接所述调制模块30，所述调制模块30向所述发光控制模块80输入调制电压以控制所述第二控制端Q的电压，并且所述发光控制模块80具有“所述发光控制模块80的阈值电压与所述第二控制端Q的电压呈负相关或者正相关”的性质，因此本实施例中可以合理设置所述调制电压的值，以此控制所述第二控制端Q的电压，使得所述发光控制模块80的阈值电压处于预设电压范围内，即提高了所述发光控制模块80的阈值电压的稳定性，使得所述数据电压作用于所述发光控制模块80后，所述发光模块90的发光情况更加准确。

在一实施例中，如图2所示，所述发光控制模块80包括：驱动晶体管，所述驱动晶体管包括第一栅极801、第一源漏极802和第二栅极803，所述第一栅极801、所述第一源漏极802和所述第二栅极803层叠设置，所述第一栅极801连接所述发光控制模块80的第一控制端G，所述第一栅极801和所述第一源漏极802用于控制所述驱动晶体管的工作电压，所述第二栅极803连接所述发光控制模块80的第二控制端Q，所述第二栅极803用于控制所述驱动晶体管的阈值电压，所述驱动晶体管的阈值电压为所述发光控制模块80的阈值电压，所述驱动晶体管的工作电压和所述驱动晶体管的阈值电压的差值用于控制所述驱动晶体管的导通状态。

其中，所述发光控制模块80的阈值电压可以理解为所述驱动晶体管的阈值电压。当所述驱动晶体管可以为一个P型垂直双栅极结构的晶体管时，所述第一栅极801可以为所述驱动晶体管的顶栅，所述第二栅极803可以为所述驱动晶体管的底栅，由于所述驱动晶体管的阈值电压和所述驱动晶体管的顶栅呈正相关，同时所述驱动晶体管的阈值电压和所述驱动晶体管的底栅呈负相关，故可以将所述调制模块30连接所述驱动晶体管的顶栅或者底栅以调节所述驱动晶体管的阈值电压。

具体的，此处以所述调制模块30连接所述驱动晶体管的底栅为例进行说明，即所述调制模块30连接所述第二栅极803。此时，可以通过控制所述驱动晶体管的顶栅的电压和第一源漏极80的电压以控制所述驱动晶体管的导通情况，由于所述驱动晶体管为P型垂直双栅极结构的晶体管，所述驱动晶体管的阈值电压为一负值，并且当所述驱动晶体管的顶栅的电压为较小的负值，或者所述工作电压小于所述驱动晶体管的阈值电压时，所述驱动晶体管即导通，其中，所述工作电压为所述第一栅极801的电压和所述第一源漏极802的电压的差值。

可以理解的，所述驱动晶体管也可以为一个N型垂直双栅极结构的晶体管，此时同样可以根据所述驱动晶体管的阈值电压的漂移情况，选择所述驱动晶体管的顶栅或者底栅连接所述调制模块30以稳定所述驱动晶体管的阈值电压于所述预设电压范围内。

在一实施例中，如图3所示，所述驱动晶体管还包括：第一绝缘部804，所述第一绝缘部804设于所述第一栅极801和所述第一源漏极802之间，所述第一绝缘部804用于绝缘所述第一栅极801和所述第一源漏极802；第二绝缘部805，所述第二绝缘部805设于所述第二栅极803和所述第一源漏极802之间，所述第二绝缘部805用于绝缘所述第二栅极803和所述第一源漏极802。

可以理解的，所述第一栅极801、所述第二栅极803和所述第一源漏极802均为导电材料，所述第一绝缘部804和所述第二绝缘部805均为绝缘材料，使得所述第一栅极801、所述第二栅极803和所述第一源漏极802之间，两两相互绝缘，避免信号干扰。其中，所述第一栅极801、所述第二栅极803和所述第一源漏极802均可以由金属材料制作，进一步的，所述第一栅极801的组成材料和所述第二栅极803的组成材料可以相同。其中，所述第一绝缘部804和所述第二绝缘部805均可以由氮化硅、氧化硅中的至少一种材料制作，进一步的，所述第一绝缘部804和所述第二绝缘部805的结构可以相同，例如所述第一绝缘部804和所述第二绝缘部805均可以包括层叠设置的氮化硅层和氧化硅层。

在一实施例中，如图2-3所示，所述第一源漏极802包括第一源极806和第一漏极807，所述第一源极806连接所述发光控制模块80的第一输入端I，所述第一漏极807连接所述发光控制模块80的输送端J。

具体的，如图3所示，所述驱动晶体管还包括第一有源部808，所述第一有源部808设于所述第一源极806和所述第一漏极807之间，并且所述第一有源部808的左右两端分别和所述第一源极806、所述第一漏极807电性连接，此处所述第一有源部808的左右两端分别和所述第一源极806、所述第一漏极807接触设置，所述第一有源部808可以由半导体材料和掺杂物质制作，所述第一有源部808包括沟道区和位于所述沟道区两端的掺杂区，位于所述沟道区两端的掺杂区分别和所述第一源极806和所述第一漏极807接触设置；衬底809，所述衬底809设于所述第二栅极803远离所述第二绝缘部805的一侧，所述衬底809用于承载所述第二栅极803和所述第二绝缘部805。

可以理解的，由于所述驱动晶体管为P型垂直双栅极结构的晶体管，当所述工作电压小于所述驱动晶体管的阈值电压时，所述驱动晶体管即导通，其中所述工作电压为所述第一栅极801的电压和所述第一源极806的电压的差值，即所述第一栅极801的电压足够小于所述第一源极806的电压时所述驱动晶体管即导通。

在一实施例中，如图4所示，所述调制模块30连接所述发光控制模块80的输送端J，所述调制模块30用于将所述发光控制模块80的输送端J的电压传输至所述发光控制模块30的第二控制端Q。

可以理解的，此时所述发光控制模块30的第二控制端Q的电压跟随所述发光控制模块80的输送端J的电压的变化而变化，也即所述驱动晶体管的第二栅极803的电压被所述驱动晶体管的第一漏极807的电压控制。

在一实施例中，如图5所示，所述调制模块30连接所述发光控制模块80的第一控制端G，所述调制模块30用于将所述发光控制模块80的第一控制端G的电压传输至所述发光控制模块30的第二控制端Q。

可以理解的，此时所述发光控制模块30的第二控制端Q的电压跟随所述发光控制模块80的第一控制端G的电压的变化而变化，也即所述驱动晶体管的第二栅极803的电压被所述驱动晶体管的第一栅极801的电压控制。

在一实施例中，如图6所示，所述调制模块30连接所述发光控制模块80的第一输入端I，所述调制模块30用于将所述发光控制模块80的输入端I的电压传输至所述发光控制模块80的第二控制端Q。

可以理解的，此时所述发光控制模块30的第二控制端Q的电压跟随所述发光控制模块80的第一输入端I的电压的变化而变化，也即所述驱动晶体管的第二栅极803的电压被所述驱动晶体管的第一源极806的电压控制。

在一实施例中，如图7所示，所述像素驱动电路00还包括第一电源模块100，所述发光控制模块80还包括电源端H，所述电源端H连接所述第一电源模块100，所述第一电源模块100向所述发光控制模块80输入第一电压，所述发光控制模块80还包括：第一晶体管，所述第一晶体管包括第四输入端811和第五输出端812，所述第四输入端811连接所述发光控制模块80的电源端H，所述第五输出端812连接所述驱动晶体管的第一源极806，所述第一晶体管用于控制所述第一电源模块100是否向所述驱动晶体管的第一源极806写入所述第一电压；第二晶体管，所述第二晶体管包括第五输入端821和第六输出端822，所述第五输入端821连接所述驱动晶体管的第一漏极807，所述第六输出端822连接所述发光控制模块80的输出端K，所述第二晶体管用于控制是否向所述发光模块90传输所述第一漏极807的电流。

其中，所述第一电源模块100输出的所述第一电压为一恒定高电压。

进一步的，如图7所示，所述像素驱动电路00还包括第二电源模块101，所述发光模块90还包括第五端M，所述第五端M连接所述第二电源模块101，所述第二电源模块101向所述发光模块90提供第二电压，所述发光模块90包括OLED器件900，所述OLED器件900的阳极端和阴极端分别连接所述发光模块90的第一端L和第五端M，其中，所述第二电源模块101输出的所述第二电压为一恒定低电压或者一恒定接地电压，为所述OLED器件900提供工作回路。

进一步的，如图7所示，所述存储模块70还包括第六端P，所述第六端P连接所述第一电源模块100，所述第一电源模块100向所述存储模块70输入所述第一电压。具体的，所述存储模块70可以包括一个电容700，所述电容700的两端分别连接所述存储模块70的第一端F和第六端P连接，所述电容700在所述第一电压和所述第一控制端G的电压的控制下进行充放电。

在一实施例中，如图7所示，所述复位模块40包括：第三晶体管，所述第三晶体管包括第六输入端401和第七输出端402，所述第六输入端401连接所述复位模块40的输入端A，所述第七输出端402连接所述复位模块40的第三输出端B，以连接所述存储模块70的第二端F；其中，所述第三晶体管包括两个第三子晶体管403，所述两个第三子晶体管403中每一个第三子晶体管403包括栅极01和源漏极02，所述两个第三子晶体管403的两个栅极01连接，所述两个第三子晶体管403的两个源漏极02串联连接。

具体的，其中一个第三子晶体管403的源极和另一个第三子晶体管403的漏极连接，前者的漏极和后者的源极可以分别连接所述第六输入端401和所述第七输出端402。可以理解的，所述第七输出端402连接所述电容700的一端，由于所述电容700的特性，泄露电流可能由通过所述第三晶体管的电流而产生，并且通过所述第三晶体管流入所述发光模块90，影响发光的准确性，本实施例将所述第三晶体管设置为两个第三子晶体管403串联连接的结构，可以有效抑制所述泄露电流的影响。

进一步的，如图7所示，所述复位模块40还包括第四晶体管410，所述第四晶体管410的输入端和输出端分别连接所述复位模块40的输入端A和第四输出端C，所述第四晶体管410用于控制所述预处理模块10是否向所述发光模块90写入所述初始电压。

其中，所述预处理模块10输出的所述初始电压为一恒定低电压。

进一步的，如图7所示，所述补偿模块60包括第五晶体管600，所述第五晶体管600的输入端连接所述补偿模块60的第四端D，以连接所述存储模块的第二端F，所述第五晶体管600的输出端连接所述补偿模块60的第三端E；其中，所述第五晶体管600包括两个第五子晶体管，所述第五晶体管600的结构和作用可以参考上文中所述第三晶体管的相关描述。

进一步的，如图7所示，所述数据写入模块50包括第六晶体管500，所述第六晶体管500的输入端连接所述数据写入模块50的第二输入端N，所述第六晶体管500的输出端连接所述数据写入模块50的第二输出端O，所述第六晶体管500用于控制所述数据模块20是否向所述发光控制模块80写入所述数据电压。

在一实施例中，所述两个第三子晶体管403的两个栅极和所述第四晶体管410的栅极均用于接收第一扫描信号scan1，所述第五晶体管600的栅极和所述第六晶体管500的栅极均用于接收第二扫描信号scan2，所述第一晶体管的栅极和所述第二晶体管的栅极均用于接收使能信号em，所述数据电压具有数据信号data，当所述像素驱动电路00中的所有晶体管为P型晶体管时，所述第一扫描信号scan1、所述第二扫描信号scan2、所述使能信号em和所述数据信号data的波形图如图8所示，其中，所述数据信号data的高电压对应的电压值为Vdata，此处定义所述驱动晶体管的阈值电压的电压值为Vth，定义所述第一电压的恒定高电压的电压值为Vdd，定义所述OLED器件点亮时阳极端的电压值为Vandoe，定义所述初始电压的恒定低电压的电压值为Vi。需要注意的是，本申请中通过所述调制模块30实时控制所述驱动晶体管的阈值电压Vth，因此所述驱动晶体管的阈值电压Vth是一个随时间变化的量。

下面根据所述调制模块30连接情况，结合图4-8来说明所述像素驱动电路00工作的三个阶段。

情况1、当所述调制模块30连接所述发光控制模块80的输送端J时，结合图4、7-8可知，所述驱动晶体管的阈值电压Vth随着所述驱动晶体管的第一漏极807的电压的变化而变化，具体分析如下：

在复位阶段t1，所述第一扫描信号scan1为低电压且有效，所述两个第三子晶体管403的两个栅极01和所述第四晶体管410的栅极接收到低电压，所述第三晶体管和所述第四晶体管410导通，故所述预处理模块10通过所述第三晶体管和所述第四晶体管410分别向所述发光控制模块80和所述发光模块90写入所述初始电压Vi，且所述初始电压Vi为低电压，此时所述发光控制模块80中的所述第一晶体管的第一栅极801接收到为低电压的所述初始电压Vi，所述驱动晶体管内形成沟道，此时所述发光模块90中的OLED器件900阳极端和阴极端之间未形成合适的压差，所述OLED器件900处于熄灭状态，至此完成所述发光控制模块80和所述发光模块90的初始化；此过程所述第一源极806和所述第一漏极807悬空，所述驱动晶体管工作状态未知，所述第一漏极807的电压值未知，故所述第二栅极803的电压值未知，此时所述驱动晶体管的阈值电压Vth定义为第一值。

在补偿和写入阶段t2，所述第二扫描信号scan2为低电压且有效，所述第六晶体管500的栅极和所述第五晶体管600的栅极接收到低电压，所述第六晶体管500和所述第五晶体管600导通，故所述数据模块20通过所述第六晶体管500向所述第一晶体管的第一源极806写入所述数据信号data；

由于所述驱动晶体管处于导通状态，且所述驱动晶体管的第一漏极807通过导通的所述第五晶体管600与所述驱动晶体管的第一栅极801连接，同时所述驱动晶体管的第一栅极801也通过所述存储模块70的第二端F和所述电容700的一端连接，故所述数据信号data向所述电容700的一端(也即所述第一晶体管的第一栅极801)充电，所述驱动晶体管的第一栅极801的电压逐渐上升，并且所述第一漏极807被写入所述数据信号data，所述第一漏极807的电压为Vdata，当所述驱动晶体管的第一栅极801的电压与所述第一源极806的电压的差值达到等于阈值电压Vth时，所述驱动晶体管断开，此时所述驱动晶体管的第一栅极801(也即所述电容700的一端)的电压稳定为所述第一源极806与所述阈值电压Vth之和，即(Vdata+Vth)；此过程所述第一漏极807的电压由原先未知的电压值变为Vdata，故所述第二栅极803的电压也由原先未知的电压值变为Vdata，此时所述驱动晶体管的阈值电压Vth定义为第二值。

在发光阶段t3，所述使能信号em为低电压且有效，所述第一晶体管的栅极和所述第二晶体管的栅极接收到低电压，所述第一晶体管和所述第二晶体管导通，故所述第一电压Vdd通过所述第一晶体管写入所述驱动晶体管的第一源极806，由于所述第一电压Vdd为恒定高电压，且所述第一电压Vdd足够大，使得所述驱动晶体管的第一栅极801的电压与所述第一源极806的电压的差值可以小于阈值电压Vth，使得所述驱动晶体管导通，此时所述第一漏极807的电流为k*(Vdata+Vth-Vdd-Vth)²，也即k*(Vdata-Vdd)²，所述k为一与所述驱动晶体管特性有关的常值系数；

由于所述第二晶体管导通，所述第一漏极807的电流可以通过所述第二晶体管导通传输至所述OLED器件900的阳极端，所述OLED器件900点亮，所述第一漏极807的电压近似为所述OLED器件900的阳极端的电压Vandoe；此过程所述第一漏极807的电压由Vdata变为Vandoe，故所述第二栅极803的电压也由Vdata变为Vandoe，此时所述驱动晶体管的阈值电压Vth定义为第三值。

综上所述，在一个工作周期内，所述驱动晶体管的阈值电压Vth经历了由所述第一值变为所述第二值，再由所述第二值变为第三值的过程。

情况2、当所述调制模块30连接所述发光控制模块80的第一控制端G时，结合图5、7-8可知，所述驱动晶体管的阈值电压Vth随着所述驱动晶体管的第一栅极801的电压的变化而变化，具体分析如下：

在复位阶段t1，所述第一扫描信号scan1为低电压且有效，所述两个第三子晶体管403的两个栅极01和所述第四晶体管410的栅极接收到低电压，所述第三晶体管和所述第四晶体管410导通，故所述预处理模块10通过所述第三晶体管和所述第四晶体管410分别向所述发光控制模块80和所述发光模块90写入所述初始电压Vi，且所述初始电压Vi为低电压，此时所述发光控制模块80中的所述第一晶体管的第一栅极801接收到为低电压的所述初始电压Vi，所述驱动晶体管内形成沟道，此时所述发光模块90中的OLED器件900阳极端和阴极端之间未形成合适的压差，所述OLED器件900处于熄灭状态，至此完成所述发光控制模块80和所述发光模块90的初始化；此过程所述第一栅极801由悬空变为和所述预处理模块10电性连接，所述第一栅极801的电压由原先未知的电压值变为Vi，故所述第二栅极803的电压值为Vi，此时所述驱动晶体管的阈值电压Vth定义为第四值。

在补偿和写入阶段t2，所述第二扫描信号scan2为低电压且有效，所述第六晶体管500的栅极和所述第五晶体管600的栅极接收到低电压，所述第六晶体管500和所述第五晶体管600导通，故所述数据模块20通过所述第六晶体管500向所述第一晶体管的第一源极806写入所述数据信号data；

由于所述驱动晶体管处于导通状态，且所述驱动晶体管的第一漏极807通过导通的所述第五晶体管600与所述驱动晶体管的第一栅极801连接，同时所述驱动晶体管的第一栅极801也通过所述存储模块70的第二端F和所述电容700的一端连接，故所述数据信号data向所述电容700的一端(也即所述第一晶体管的第一栅极801)充电，所述驱动晶体管的第一栅极801的电压逐渐上升，并且所述第一漏极807被写入所述数据信号data，所述第一漏极807的电压为Vdata，当所述驱动晶体管的第一栅极801的电压与所述第一源极806的电压的差值达到等于阈值电压Vth时，所述驱动晶体管断开，此时所述驱动晶体管的第一栅极801(也即所述电容700的一端)的电压稳定为所述第一源极806与所述阈值电压Vth之和，即(Vdata+Vth)；此过程所述第一栅极801由Vi逐渐上升为(Vdata+Vth)，故所述第二栅极803的电压也由Vi逐渐上升为(Vdata+Vth)，此过程所述驱动晶体管的阈值电压Vth定义为由所述第四值逐渐变为第五值。

在发光阶段t3，所述使能信号em为低电压且有效，所述第一晶体管的栅极和所述第二晶体管的栅极接收到低电压，所述第一晶体管和所述第二晶体管导通，故所述第一电压Vdd通过所述第一晶体管写入所述驱动晶体管的第一源极806，由于所述第一电压Vdd为恒定高电压，且所述第一电压Vdd足够大，使得所述驱动晶体管的第一栅极801的电压与所述第一源极806的电压的差值可以小于阈值电压Vth，使得所述驱动晶体管导通，此时所述第一漏极807的电流为k*(Vdata+Vth-Vdd-Vth)²，也即k*(Vdata-Vdd)²，所述k为一与所述驱动晶体管特性有关的常值系数；

由于所述第二晶体管导通，所述第一漏极807的电流可以通过所述第二晶体管导通传输至所述OLED器件900的阳极端，所述OLED器件900点亮，所述第一漏极807的电压近似为所述OLED器件900的阳极端的电压Vandoe；此过程所述第一栅极801在所述电容700的作用下一直维持为(Vdata+Vth)，故所述第二栅极803的电压也一直维持为(Vdata+Vth)，此过程所述驱动晶体管的阈值电压Vth也一直维持为所述第五值。

综上所述，在一个工作周期内，所述驱动晶体管的阈值电压Vth经历了由所述第四值逐渐变为所述第五值，再一直维持为所述第五值的过程。

情况3、当所述调制模块30连接所述发光控制模块80的第一输入端I时，结合图6-8可知，所述驱动晶体管的阈值电压Vth随着所述驱动晶体管的第一源极806的电压的变化而变化，具体分析如下：

在复位阶段t1，所述第一扫描信号scan1为低电压且有效，所述两个第三子晶体管403的两个栅极01和所述第四晶体管410的栅极接收到低电压，所述第三晶体管和所述第四晶体管410导通，故所述预处理模块10通过所述第三晶体管和所述第四晶体管410分别向所述发光控制模块80和所述发光模块90写入所述初始电压Vi，且所述初始电压Vi为低电压，此时所述发光控制模块80中的所述第一晶体管的第一栅极801接收到为低电压的所述初始电压Vi，所述驱动晶体管内形成沟道，此时所述发光模块90中的OLED器件900阳极端和阴极端之间未形成合适的压差，所述OLED器件900处于熄灭状态，至此完成所述发光控制模块80和所述发光模块90的初始化；此过程所述第一源极806和所述第一漏极807悬空，所述驱动晶体管工作状态未知，所述第一源极806的电压值未知，故所述第二栅极803的电压值未知，此时所述驱动晶体管的阈值电压Vth定义为第六值。

在补偿和写入阶段t2，所述第二扫描信号scan2为低电压且有效，所述第六晶体管500的栅极和所述第五晶体管600的栅极接收到低电压，所述第六晶体管500和所述第五晶体管600导通，故所述数据模块20通过所述第六晶体管500向所述第一晶体管的第一源极806写入所述数据信号data；

由于所述驱动晶体管处于导通状态，且所述驱动晶体管的第一漏极807通过导通的所述第五晶体管600与所述驱动晶体管的第一栅极801连接，同时所述驱动晶体管的第一栅极801也通过所述存储模块70的第二端F和所述电容700的一端连接，故所述数据信号data向所述电容700的一端(也即所述第一晶体管的第一栅极801)充电，所述驱动晶体管的第一栅极801的电压逐渐上升，并且所述第一漏极807被写入所述数据信号data，所述第一漏极807的电压为Vdata，当所述驱动晶体管的第一栅极801的电压与所述第一源极806的电压的差值达到等于阈值电压Vth时，所述驱动晶体管断开，此时所述驱动晶体管的第一栅极801(也即所述电容700的一端)的电压稳定为所述第一源极806与所述阈值电压Vth之和，即(Vdata+Vth)；此过程所述第一源极806的电压由原先未知的电压值变为Vdata，故所述第二栅极803的电压也由原先未知的电压值变为Vdata，此过程所述驱动晶体管的阈值电压Vth定义为由所述第六值逐渐变为第七值。

在发光阶段t3，所述使能信号em为低电压且有效，所述第一晶体管的栅极和所述第二晶体管的栅极接收到低电压，所述第一晶体管和所述第二晶体管导通，故所述第一电压Vdd通过所述第一晶体管写入所述驱动晶体管的第一源极806，由于所述第一电压Vdd为恒定高电压，且所述第一电压Vdd足够大，使得所述驱动晶体管的第一栅极801的电压与所述第一源极806的电压的差值可以小于阈值电压Vth，使得所述驱动晶体管导通，此时所述第一漏极807的电流为k*(Vdata+Vth-Vdd-Vth)²，也即k*(Vdata-Vdd)²，所述k为一与所述驱动晶体管特性有关的常值系数；

由于所述第二晶体管导通，所述第一漏极807的电流可以通过所述第二晶体管导通传输至所述OLED器件900的阳极端，所述OLED器件900点亮，所述第一漏极807的电压近似为所述OLED器件900的阳极端的电压Vandoe；此过程所述第一源极806由Vdata变为Vdd，故所述第二栅极803的电压也由Vdata变为Vdd，此过程所述驱动晶体管的阈值电压Vth也由所述第七值变为第八值。

综上所述，在一个工作周期内，所述驱动晶体管的阈值电压Vth经历了由所述第六值逐渐变为所述第七值，再由所述第七值变为所述第八值的过程。

综上所述，本申请中的像素驱动电路00中最终流入所述OLED器件900的电流为k*(Vdata-Vdd)²，其中不涉及所述驱动晶体管的阈值电压Vth；并且在所述三种情况中，所述驱动晶体管的阈值电压Vth均根据所述调制模块30的连接方式进行改变且处于所述预设电压范围内。因此，本申请中的素驱动电路00中将所述驱动晶体管设置为垂直双栅极结构的晶体管，可以大致消除所述驱动晶体管的阈值电压对所述OLED器件900发光亮度准确性的影响，进一步的，可以降低所述驱动晶体管受到的电压与光照的应力影响，以及通过合理设置所述调制模块30的连接方式，以调节所述驱动晶体管的阈值电压Vth处于所述预设电压范围内，进一步保证了所述驱动晶体管的阈值电压Vth的稳定性，避免因上述电路出现误差时所述驱动晶体管的阈值电压Vth漂移带来的负面影响。

本申请实施例还提供了显示面板，所述显示面板包括如上文任一项所述的像素驱动电路。

本申请提供了像素驱动电路和显示面板，包括包括预处理模块、数据模块、调制模块、复位模块、数据写入模块、补偿模块、存储模块、发光控制模块和发光模块，通过在所述发光控制模块中设置第二控制端，并将所述第二控制端连接至所述调制模块，所述调制模块用于向所述发光控制模块输入调制电压，以调节所述发光控制模块的阈值电压，使得所述阈值电压处于预设电压范围内，其中，所述发光控制模块的阈值电压使得所述发光控制模块处于临界导通状态；因此，本方案中的发光控制模块的阈值电压可以在所述调制模块的调节下处于预设电压范围内，避免阈值电压因外界原因发生较大的漂移，提高了发光控制模块的阈值电压的稳定性，以此提高了后续的画面显示的可靠性。

Claims (10)

1.一种像素驱动电路，其特征在于，所述像素驱动电路包括预处理模块、数据模块、调制模块、复位模块、数据写入模块、补偿模块、存储模块、发光控制模块和发光模块；

所述发光控制模块包括第一控制端、第一输入端、输送端、第一输出端；

所述数据写入模块包括第二输入端和第二输出端，所述数据写入模块的第二输入端连接所述数据模块，所述数据写入模块的第二输出端连接所述发光控制模块的第一输入端，所述数据写入模块用于控制所述数据模块是否向所述发光控制模块写入数据电压，所述数据电压用于控制所述发光控制模块的第一控制端的电压大小；

所述发光模块包括第一端，所述发光模块的第一端连接所述发光控制模块的第一输出端，所述发光模块用于在所述发光控制模块的控制下发光；

所述复位模块包括第三输入端、第三输出端和第四输出端，所述复位模块的第三输入端连接所述预处理模块，所述复位模块的第三输出端连接所述发光控制模块的第一控制端，所述复位模块的第四输出端连接所述发光模块的第一端，所述复位模块用于控制所述预处理模块是否向所述发光控制模块和所述发光模块写入初始电压，所述初始电压用于初始化所述发光控制模块和所述发光模块；

所述存储模块包括第二端，所述存储模块的第二端连接所述发光控制模块的第一控制端，所述存储模块用于储存存储电压，并向所述发光控制模块提供所述存储电压；

所述补偿模块包括第三端和第四端，所述补偿模块的第三端连接所述发光控制模块的输送端，所述补偿模块的第四端连接所述存储模块的第二端，所述补偿模块用于控制所述发光控制模块是否向所述存储模块写入所述存储电压；

其中，所述发光控制模块还包括第二控制端，所述发光控制模块的第二控制端连接所述调制模块，所述调制模块用于向所述发光控制模块输入调制电压，所述调制电压用于调节所述发光控制模块的阈值电压，并使得所述发光控制模块的阈值电压处于预设电压范围内，其中，所述发光控制模块的阈值电压使得所述发光控制模块处于临界导通状态，所述发光控制模块的第二控制端的电压跟随所述发光控制模块的输送端的电压、第一控制端的电压、第一输入端的电压三者中的任一者的变化而变化。

2.根据权利要求1所述的像素驱动电路，其特征在于，所述发光控制模块包括：

驱动晶体管，所述驱动晶体管包括第一栅极、第一源漏极和第二栅极，所述第一栅极、所述第一源漏极和所述第二栅极层叠设置，所述第一栅极连接所述发光控制模块的第一控制端，所述第一栅极和所述第一源漏极用于控制所述驱动晶体管的工作电压，所述第二栅极连接所述发光控制模块的第二控制端，所述第二栅极用于控制所述驱动晶体管的阈值电压，所述驱动晶体管的阈值电压为所述发光控制模块的阈值电压，所述驱动晶体管的工作电压和所述驱动晶体管的阈值电压的差值用于控制所述驱动晶体管的导通状态。

3.根据权利要求2所述的像素驱动电路，其特征在于，所述驱动晶体管还包括：

第一绝缘部，所述第一绝缘部设于所述第一栅极和所述第一源漏极之间，所述第一绝缘部用于绝缘所述第一栅极和所述第一源漏极；

第二绝缘部，所述第二绝缘部设于所述第二栅极和所述第一源漏极之间，所述第二绝缘部用于绝缘所述第二栅极和所述第一源漏极。

4.根据权利要求2所述的像素驱动电路，其特征在于，所述第一源漏极包括第一源极和第一漏极，所述第一源极连接所述发光控制模块的第一输入端，所述第一漏极连接所述发光控制模块的输送端。

5.根据权利要求4所述的像素驱动电路，其特征在于，所述调制模块连接所述发光控制模块的输送端，所述调制模块用于将所述发光控制模块的输送端J的电压传输至所述发光控制模块的第二控制端。

6.根据权利要求4所述的像素驱动电路，其特征在于，所述调制模块连接所述发光控制模块的第一控制端，所述调制模块用于将所述发光控制模块的第一控制端的电压传输至所述发光控制模块的第二控制端。

7.根据权利要求4所述的像素驱动电路，其特征在于，所述调制模块连接所述发光控制模块的第一输入端，所述调制模块用于将所述发光控制模块的输入端的电压传输至所述发光控制模块的第二控制端。

8.根据权利要求4所述的像素驱动电路，其特征在于，所述像素驱动电路还包括第一电源模块，所述发光控制模块还包括电源端，所述电源端连接所述第一电源模块，所述第一电源模块向所述发光控制模块输入第一电压，所述发光控制模块还包括：

第一晶体管，所述第一晶体管包括第四输入端和第五输出端，所述第四输入端连接所述发光控制模块的电源端，所述第五输出端连接所述驱动晶体管的第一源极，所述第一晶体管用于控制所述第一电源模块是否向所述驱动晶体管的第一源极写入所述第一电压；

第二晶体管，所述第二晶体管包括第五输入端和第六输出端，所述第五输入端连接所述驱动晶体管的第一漏极，所述第六输出端连接所述发光控制模块的输出端，所述第二晶体管用于控制是否向所述发光模块传输所述第一漏极的电流。

9.根据权利要求1所述的像素驱动电路，其特征在于，所述复位模块包括：

第三晶体管，所述第三晶体管包括第六输入端和第七输出端，所述第六输入端连接所述复位模块的输入端，所述第七输出端连接所述复位模块的第三输出端，以连接所述存储模块的第二端；

其中，所述第三晶体管包括两个第三子晶体管，所述两个第三子晶体管中每一个第三子晶体管包括栅极和源漏极，所述两个第三子晶体管的两个栅极连接，所述两个第三子晶体管的两个源漏极串联连接。

10.一种显示面板，其特征在于，所述显示面板包括如权利要求1-9任一项所述的像素驱动电路。

Images