CN112382558B - 基于微纳米金属/半导体肖特基结的可控量子结构制备方法 - Google Patents

基于微纳米金属/半导体肖特基结的可控量子结构制备方法 Download PDF

Info

Publication number
CN112382558B
CN112382558B CN202011142806.6A CN202011142806A CN112382558B CN 112382558 B CN112382558 B CN 112382558B CN 202011142806 A CN202011142806 A CN 202011142806A CN 112382558 B CN112382558 B CN 112382558B
Authority
CN
China
Prior art keywords
semiconductor
quantum
nano
micro
metal
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Active
Application number
CN202011142806.6A
Other languages
English (en)
Other versions
CN112382558A (zh
Inventor
钟振扬
陈培宗
张宁宁
张立建
樊永良
蒋最敏
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Fudan University
Original Assignee
Fudan University
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Fudan University filed Critical Fudan University
Priority to CN202011142806.6A priority Critical patent/CN112382558B/zh
Publication of CN112382558A publication Critical patent/CN112382558A/zh
Application granted granted Critical
Publication of CN112382558B publication Critical patent/CN112382558B/zh
Active legal-status Critical Current
Anticipated expiration legal-status Critical

Links

Images

Classifications

    • HELECTRICITY
    • H01ELECTRIC ELEMENTS
    • H01LSEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L29/00Semiconductor devices specially adapted for rectifying, amplifying, oscillating or switching and having potential barriers; Capacitors or resistors having potential barriers, e.g. a PN-junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof ; Multistep manufacturing processes therefor
    • H01L29/66Types of semiconductor device ; Multistep manufacturing processes therefor
    • H01L29/66007Multistep manufacturing processes
    • H01L29/66075Multistep manufacturing processes of devices having semiconductor bodies comprising group 14 or group 13/15 materials
    • HELECTRICITY
    • H01ELECTRIC ELEMENTS
    • H01LSEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L29/00Semiconductor devices specially adapted for rectifying, amplifying, oscillating or switching and having potential barriers; Capacitors or resistors having potential barriers, e.g. a PN-junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof ; Multistep manufacturing processes therefor
    • H01L29/02Semiconductor bodies ; Multistep manufacturing processes therefor
    • H01L29/06Semiconductor bodies ; Multistep manufacturing processes therefor characterised by their shape; characterised by the shapes, relative sizes, or dispositions of the semiconductor regions ; characterised by the concentration or distribution of impurities within semiconductor regions
    • H01L29/0657Semiconductor bodies ; Multistep manufacturing processes therefor characterised by their shape; characterised by the shapes, relative sizes, or dispositions of the semiconductor regions ; characterised by the concentration or distribution of impurities within semiconductor regions characterised by the shape of the body
    • H01L29/0665Semiconductor bodies ; Multistep manufacturing processes therefor characterised by their shape; characterised by the shapes, relative sizes, or dispositions of the semiconductor regions ; characterised by the concentration or distribution of impurities within semiconductor regions characterised by the shape of the body the shape of the body defining a nanostructure
    • HELECTRICITY
    • H01ELECTRIC ELEMENTS
    • H01LSEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L29/00Semiconductor devices specially adapted for rectifying, amplifying, oscillating or switching and having potential barriers; Capacitors or resistors having potential barriers, e.g. a PN-junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof ; Multistep manufacturing processes therefor
    • H01L29/02Semiconductor bodies ; Multistep manufacturing processes therefor
    • H01L29/06Semiconductor bodies ; Multistep manufacturing processes therefor characterised by their shape; characterised by the shapes, relative sizes, or dispositions of the semiconductor regions ; characterised by the concentration or distribution of impurities within semiconductor regions
    • H01L29/0657Semiconductor bodies ; Multistep manufacturing processes therefor characterised by their shape; characterised by the shapes, relative sizes, or dispositions of the semiconductor regions ; characterised by the concentration or distribution of impurities within semiconductor regions characterised by the shape of the body
    • H01L29/0665Semiconductor bodies ; Multistep manufacturing processes therefor characterised by their shape; characterised by the shapes, relative sizes, or dispositions of the semiconductor regions ; characterised by the concentration or distribution of impurities within semiconductor regions characterised by the shape of the body the shape of the body defining a nanostructure
    • H01L29/0669Nanowires or nanotubes
    • HELECTRICITY
    • H01ELECTRIC ELEMENTS
    • H01LSEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L29/00Semiconductor devices specially adapted for rectifying, amplifying, oscillating or switching and having potential barriers; Capacitors or resistors having potential barriers, e.g. a PN-junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof ; Multistep manufacturing processes therefor
    • H01L29/02Semiconductor bodies ; Multistep manufacturing processes therefor
    • H01L29/06Semiconductor bodies ; Multistep manufacturing processes therefor characterised by their shape; characterised by the shapes, relative sizes, or dispositions of the semiconductor regions ; characterised by the concentration or distribution of impurities within semiconductor regions
    • H01L29/0684Semiconductor bodies ; Multistep manufacturing processes therefor characterised by their shape; characterised by the shapes, relative sizes, or dispositions of the semiconductor regions ; characterised by the concentration or distribution of impurities within semiconductor regions characterised by the shape, relative sizes or dispositions of the semiconductor regions or junctions between the regions
    • H01L29/0688Semiconductor bodies ; Multistep manufacturing processes therefor characterised by their shape; characterised by the shapes, relative sizes, or dispositions of the semiconductor regions ; characterised by the concentration or distribution of impurities within semiconductor regions characterised by the shape, relative sizes or dispositions of the semiconductor regions or junctions between the regions characterised by the particular shape of a junction between semiconductor regions

Landscapes

  • Engineering & Computer Science (AREA)
  • Microelectronics & Electronic Packaging (AREA)
  • Power Engineering (AREA)
  • Condensed Matter Physics & Semiconductors (AREA)
  • General Physics & Mathematics (AREA)
  • Physics & Mathematics (AREA)
  • Ceramic Engineering (AREA)
  • Computer Hardware Design (AREA)
  • Chemical & Material Sciences (AREA)
  • Nanotechnology (AREA)
  • Crystallography & Structural Chemistry (AREA)
  • Manufacturing & Machinery (AREA)
  • Materials Engineering (AREA)
  • Recrystallisation Techniques (AREA)
  • Physical Deposition Of Substances That Are Components Of Semiconductor Devices (AREA)

Abstract

本发明属于半导体量子结构技术领域,具体为一种基于微纳米金属/半导体肖特基结的可控量子结构制备方法。本发明方法,是在含有量子阱的半导体表面,制备金属微纳米结构,形成微纳米尺度的金属/半导体肖特基结,该微纳米肖特基结附近存在一个局域静电场,可以在量子阱层中对载流子产生一个横向限制,从而在半导体量子阱中得到新型可控的量子结构;所述量子结构包括量子点、量子线、量子环及其混合结构和阵列;本发明方法简单易行,在不损坏半导体晶体质量和不引入额外杂质的前提下,制备得到可控的半导体量子结构,甚至可用于制备复杂高质量的半导体量子结构体系,为新型半导体量子器件的制备提供了新途径。

Description

基于微纳米金属/半导体肖特基结的可控量子结构制备方法
技术领域
本发明属于半导体量子结构技术领域,具体涉及在半导体内部形成可控量子结构的方法。
背景技术
半导体量子结构在新型微电子和光电子器件中具有广泛的应用前景,如:发光二极管、光电探测器、单光子源器件和半导体激光器等;特别是,可控的量子结构对于研究新型光电器件备受青睐。但是,目前常用方法制备的半导体量子结构,要么尺寸、形貌和分布难以控制,例如利用自组织方法生长的量子点或量子线;要么难以进行器件制备和集成,例如用化学合成方法制备的量子点。
常见的可控半导体量子结构是通过图形化衬底制备的量子结构,但是由于制备步骤复杂,工艺成本较高,而且由于刻蚀容易引入较多的缺陷导致光电特性不佳等问题。在不损坏半导体内部的晶体质量且不引入杂质和缺陷的前提下,通过在半导体表面制备可控的金属微纳米结构,由于金属微纳米结构与半导体的肖特基接触产生相应的微纳米区域的耗尽层,在不同深度的界面可形成与金属微纳米结构(如纳米盘、纳米线、纳米环等)形状基本相同的横向势阱限制,从而可以在半导体内部不同界面诱导形成相应的量子结构。这种方法为制备可控、多样化和多元化的半导体量子结构提供了新途径。
发明内容
为了解决量子结构的可控多样化需求和难以器件制备和集成的问题,本发明提出一种利用金属/半导体微纳米接触诱导形成可控的、多样化的量子结构的全新方法,称为基于微纳米金属/半导体肖特基结的可控量子结构制备方法。
本发明提出的基于微纳米金属/半导体肖特基结的可控量子结构制备方法,是在含有量子阱的半导体表面,制备金属微纳米结构,形成微纳米尺度的金属/半导体肖特基结,该微纳米肖特基结附近存在一个局域静电场,可以在量子阱层中对载流子产生一个横向限制,从而在半导体量子阱中得到新型可控的量子结构;所述量子结构包括量子点、量子线、量子环及其混合结构和阵列;具体步骤如下:
(1)在单晶半导体衬底上生长带有盖帽层的半导体量子阱层;生长方法可采用分子束外延方法,或其他方法;
(2)然后通过电子束刻蚀或光刻技术,在埋有半导体量子阱的半导体表面制备可控金属微纳米结构;这样就可以在量子阱中得到和表面金属微纳米结构尺寸、形状和分布几乎相同的半导体量子结构。
本发明步骤(1)中,半导体量子阱的厚度为1-30nm,量子阱层离半导体表面的距离(即半导体盖帽层的厚度)为5 -100 nm。
本发明步骤(2)中,单个金属纳米结构的尺度为10-500 nm;所选用的金属需要满足如下条件:
Figure DEST_PATH_IMAGE002
其中,W是金属功函数,
Figure DEST_PATH_IMAGE004
为半导体的亲和势,E c 为半导体的导带底能量,E f 为半导体的费米能。金属微纳米结构可以是任何形状,例如纳米盘、纳米线、纳米环及其混合结构或阵列。
下面以金在硅表面为例,进一步说明本发明方法。
本发明根据金属/半导体肖特基接触对半导体内部产生能带调控的特性,首先计算不同的金纳米结构(金纳米盘和金纳米线)在硅半导体中的能带调控产生的势能变化分布图(如图2),其清晰地显示了在金纳米结构下面不同深度的半导体纳米尺度区域的横向势能分布,从而可以在微纳米金属/半导体肖特基结下面一定深度范围内的半导体量子阱中形成横向的势阱限制,其横向势阱的形状、尺寸和分布几乎与表面的金属微纳米结构的一样;而纵向(垂直于表面)的势阱限制由量子阱与周围半导体的能带偏差所产生。所以,结合这两种势阱限制,就可以在半导体量子阱中得到新型的量子结构。例如,表面的金属纳米盘(提供二维的横向限制)在量子阱(提供一维的纵向限制)中诱导产生量子点,而表面的金属纳米线(提供一维的横向限制)在量子阱(提供一维的纵向限制)中诱导产生量子线。总之,半导体表面的金属微纳米结构可以在半导体量子阱中诱导产生可控的新型半导体量子结构。
本发明利用金/硅半导体肖特基接触诱导形成半导体内可控量子结构,具体步骤如下:
首先,在Si(001)单晶衬底上,利用分子束外延技术或其他生长方法,生长一层锗硅(GeSi)合金层作为空穴的量子阱层,再利用电子束曝光技术或光刻技术在表面上得到微纳结构的模板;
然后,通过电子束蒸镀(或热蒸镀,磁控溅射等)方法镀上一层金属薄膜,剥离微纳结构模板后就得到金属的微纳结构;通过表面上的金属微纳结构在量子阱层中诱导得到特定的半导体量子结构;可以通过调节金属微纳结构的形状,在量子阱层内实现特定的半导体量子结构(如量子点、量子线和量子环,以及其组合或阵列)。
本发明中,硅单晶基片采用标准的RCA方法清洗,锗硅(GeSi)合金薄膜可以用分子束外延设备或其他生长设备生长,表面的金纳米结构是通过电子束曝光和电子束蒸镀技术实现。具体操作流程如下:
(1)取Si(001)单晶片作为衬底,并对其进行化学清洗;
(2)在清洗干净的Si(001)单晶片衬底上,通过分子束外延设备或其他生长设备生长锗硅(GeSi)合金薄膜以及硅的覆盖层。合金层中锗的组份为:5%-50%,合金层厚度:1-30nm,硅覆盖层厚度:5 - 100 nm;
(3)在生长有锗硅(GeSi)合金薄膜和硅覆盖层的样品上,先蒸镀一层SiO2薄膜,其厚度为30-100nm;接着通过电子束曝光形成一定结构阵列的PMMA胶掩模板;然后通过在BOE溶液中(20g NH4F:10mlHF:200mlH2O)浸泡20s去除孔洞下方的SiO2,之后通过电子束蒸镀方式蒸镀金薄膜,厚度为10-30nm,然后剥离PMMA胶得到金纳米结构:其中,所述一定结构阵列,包括圆孔阵列(如蜂窝状阵列)、线阵列、环形阵列或其组合的阵列等,则得到的纳米结构为纳米盘(如直径为30-100nm)、纳米线(如尺寸为)或纳米环,或其组合纳米结构。
本发明可以根据需求制作不同形状、不同结构、不同周期排列等的微纳结构;也可以通过蒸镀不同金属,根据其功函数不同来调节内部不同界面势能变化的有效值;另外,也可以通过调控覆盖层的厚度改变量子阱层中的势能分布。
本发明的创新之处在于:在不损坏半导体晶体质量和不引入额外杂质的前提下,利用表面的金属微纳米结构可以在靠近半导体表面的量子阱层中可控制备各种半导体量子结构(如量子点、量子线、量子环及其复合结构和阵列),可以通过选用不同种金属(具有不同的功函数)或量子阱层上方覆盖层的厚度调控半导体量子结构的势阱深度,可以通过金属微纳结构的尺寸、形状和排布调控半导体量子结构的形貌和分布。
附图说明
图1为不同金属微纳米结构示意图。其中,(a)纳米盘,(b)纳米线,(c)纳米环。
图2为由于纳米尺度的金属/半导体肖特基接触,金纳米盘和纳米线结构在硅内部产生的电势能变化。
图3为在含有锗硅(GeSi)量子阱层的硅表面上制备的金纳米盘蜂窝状周期阵列的SEM图,金纳米盘的直径60nm,周期120nm。
图4为在含有锗硅(GeSi)量子阱层的硅表面上制备的金纳米线阵列的SEM图,金纳米线为。
图5为在含有锗硅(GeSi)量子阱层的硅表面上制备的镍纳米盘蜂窝状周期阵列的SEM图,金纳米盘的直径45nm,周期100nm。
具体实施方式
分子束外延设备为型号为Riber EVA-32 的超高真空分子束外延***;***由进样室(预室)和生长室(主室)组成。金属微纳结构样品通过电子束曝光技术(型号:RaithElphy Plus)和电子束蒸镀设备(型号:DE400)完成。样品的形貌是通过扫描电子显微镜(型号:Zeiss Sigma)进行表征。
实施例1
本实施例是制备金纳米盘诱导硅半导体内可控量子结构,分为三个步骤:步骤1:RCA清洗;步骤2:带有硅覆盖层的锗硅(GeSi)量子阱层生长;步骤3:金纳米盘结构制备。以下进行详细阐述。
步骤1:RCA清洗
将Si(001)衬底在放入分子束外延设备生长之前需要作清洗处理。清洗程序如下:
(1) 将Si(100)单晶片在丙酮和甲醇中先后各超声5分钟,用以去除衬底表面的有机物。再在去离子水中超声5分钟。
(2) 在硫酸和双氧水混合溶液(体积比4:1)中浸泡10分钟后,用去离子水冲洗10分钟。
(3)在氨水、双氧水、水混合溶液(体积比1:1:5)中80 ℃水浴15分钟后,用去离子水冲洗15分钟。
(4) 在盐酸、双氧水、水混合溶液(体积比1:1:5)中80 ℃水浴15分钟后,用去离子水冲洗15分钟。
(5) 在5 wt%的氢氟酸中浸泡60-80秒去除表面的氧化层。随后用去离子水冲洗干净。
步骤2:带有硅覆盖层的锗硅(GeSi)量子阱层生长
取Si(001)硅单晶片,按照步骤1所述清洗程序进行清洗处理后,放入分子束外延设备进行锗、硅材料的分子束外延生长。该***的硅源和锗源,均采用电子束加热来蒸发。以下是材料生长的基本工艺条件。
i)将衬底加热至860℃(可以更高温度),保持6分钟,脱附表面吸附的杂质分子。
ii) 外延生长硅缓冲层,生长温度:500℃,生长速率:0.6 Å/s,生长厚度:100nm。
iii)外延生长锗硅(GeSi)量子阱层,生长温度:420℃,锗硅(GeSi)合金中锗的组分为38%,其厚度为5nm。厚度和组分可以通过锗和硅的生长速率和时间调控。
iv)继续外延生长硅覆盖层,生长温度:420-500℃,生长速率:0.6 Å/s,生长厚度:30nm。硅覆盖层厚度可通过生长时间调控。生长完毕后立刻把温度降至室温。
步骤3:金纳米盘结构制备
根据不同需求,可以制备不同形貌和分布的金纳米结构,如纳米盘或纳米线。以下是金纳米盘的制作:
通过电子束曝光制作金纳米盘阵列:在样品表面蒸镀30nm的二氧化硅层,然后通过旋涂电子束胶PMMA供电子束刻蚀技术刻蚀成具有圆孔阵列(如蜂窝状排列)的掩模板。将样品放置在BOE溶液中(20gNH4F:10mlHF:200mlH2O)浸泡20s去除掩模板孔洞下的二氧化硅,然后通过电子束蒸镀金薄膜10nm,再剥离PMMA掩模板后形成蜂窝状的纳米尺度的金盘周期排列,金盘的直径和间隔精确可调。
通过对实施例1步骤3中的样品进行扫描电镜的形貌表征(如图3),得到样品中金纳米盘的蜂窝状阵列晶格周期为120nm,直径约60nm。由于金属纳米结构/硅肖特基接触,在量子阱层中可以形成蜂窝状周期排列的横向局域势阱分布,因此本发明可以为制备类石墨烯结构提供一种新思路。
实施例2
本实施例是制备金纳米线诱导硅半导体内可控量子结构。其中,步骤1:RCA清洗;步骤2:带有硅覆盖层的锗硅(GeSi)量子阱层生长。前两个步骤与实施例1的步骤1,2相同故不再赘述,以下介绍步骤3:金纳米线结构制备。
步骤3:金纳米线结构制备
通过电子束曝光制作金纳米线阵列:在样品表面上蒸镀30nm的二氧化硅层,然后通过旋涂电子束胶PMMA供电子束刻蚀技术刻蚀成具有纳米线阵列的的掩模板。将样品放置在BOE溶液中(20gNH4F:10mlHF:200mlH2O)浸泡20s去除掩模板纳米线下的二氧化硅,然后通过热蒸发蒸镀金薄膜10nm,再剥离PMMA掩模板后形成纳米线周期排列。金纳米线的尺寸和周期精确可调。
通过对实施例2步骤3中的样品进行扫描电镜的形貌表征(如图4),得到样品中金纳米线的周期为,单根金纳米线的尺寸为。由于金属纳米结构/硅肖特基接触,可以在半导体量子阱层中实现周期性的半导体量子线结构。
实施例3
本实施例是制备镍纳米盘诱导硅半导体内可控量子结构。其中,步骤1:RCA清洗;步骤2:带有硅覆盖层的锗硅(GeSi)量子阱层生长。前两个步骤与实施例1步骤1,2相同故不再赘述,以下介绍步骤3:镍纳米盘结构制备。
步骤3:镍纳米盘结构制备
通过电子束曝光制作金纳米盘阵列:在样品表面蒸镀30nm的二氧化硅层,然后通过旋涂电子束胶PMMA供电子束刻蚀技术刻蚀成具有圆孔阵列(如蜂窝状排列)的掩模板。将样品放置在BOE溶液中(20gNH4F:10mlHF:200mlH2O)浸泡20s去除掩模板孔洞下的二氧化硅,然后通过热蒸发蒸镀镍薄膜15nm,再剥离PMMA掩模板后形成蜂窝状的纳米尺度的镍盘周期排列,镍盘的直径和间隔精确可调。
通过对实施例3步骤3的样品进行扫描电镜的形貌表征(如图5),得到样品中镍纳米盘的蜂窝状阵列晶格周期为100nm,直径约45nm。由于金属纳米结构/硅肖特基接触,在量子阱层中可以形成蜂窝状周期排列的横向局域势阱分布,因此可以实现带有磁性特性的类石墨烯结构。
本发明中,列举了不同的金属微纳米结构可以在半导体内部通过能带调控形成相应的量子结构(如图1);分析了金纳米盘和纳米线在靠近表面的量子阱层中形成较大的能带弯曲(如图2),从而在量子阱层中形成量子点和量子线结构的可行性;通过分子束外延技术生长锗硅(GeSi)合金量子阱(如各实施例中的步骤1,2);利用电子束曝光技术制备了不同金属的纳米盘、纳米线周期阵列(如三个实施例中的步骤3);并用扫描电镜(SEM)进行形貌表征(如图3,图4和图5)。由于纳米尺度的肖特基接触,在半导体表面的金属微纳米结构可以在半导体内部的量子阱层中诱导形成新型的半导体量子结构,而且该半导体量子结构的横向形状和分布跟表面的金属微纳米结构几乎一模一样;特别是,利用本发明制备的半导体量子结构不涉及任何刻蚀过程,从而可以完全避免一般利用刻蚀方法得到的可控半导体量子结构中由于刻蚀带来的缺陷和杂质问题。因此,本发明为设计和制备新型可控的高质量半导体量子结构提供了一种全新的思路,也可以用于新型量子器件的设计和制备领域。

Claims (4)

1.一种基于微纳米金属/半导体肖特基结的可控量子结构制备方法,是在含有量子阱的半导体表面,制备金属微纳米结构,形成微纳米尺度的金属/半导体肖特基结,该微纳米肖特基结附近存在一个局域静电场,在量子阱层中对载流子产生一个横向限制,其横向势阱的形状、尺寸和分布几乎与表面的金属微纳米结构的一样;而纵向的势阱限制由量子阱与周围半导体的能带偏差所产生;结合这两种势阱限制,从而在半导体量子阱中得到新型可控的量子结构;所述量子结构包括量子点、量子线、量子环及其混合结构和阵列;具体步骤如下:
(1)在单晶半导体衬底上生长带有盖帽层的半导体量子阱层;
(2)然后通过电子束刻蚀或光刻技术,在埋有半导体量子阱的半导体表面制备可控金属微纳米结构,从而在量子阱中得到和表面金属微纳米结构尺寸、形状和分布几乎相同的半导体量子结构。
2.根据权利要求1所述的制备方法,其特征在于,步骤(1)中所述半导体量子阱的厚度为1-30nm,量子阱层离半导体表面的距离即半导体盖帽层的厚度为5-100nm。
3.根据权利要求1所述的制备方法,其特征在于,步骤(2)中,单个金属纳米结构的尺度为10-500nm;所用的金属满足如下条件:|(W-χ)-(Ec-Ef)|>0.005eV;
其中,W是金属功函数,χ为半导体的亲和势,Ec为半导体的导带底能量,Ef为半导体的费米能;金属微纳米结构是任何形状,包括纳米盘、纳米线、纳米环及其混合结构或阵列。
4.根据权利要求1所述的制备方法,其特征在于,所述金属为金,所述半导体量子阱层为锗硅合金层,制备的具体操作流程如下:
(1)取Si(001)单晶片作为衬底,并对其进行化学清洗;
(2)在清洗干净的Si(001)单晶片衬底上,通过分子束外延设备或其他生长设备生长锗硅合金薄膜以及硅的覆盖层;合金层中锗组份质量为5%-50%,合金层厚度1-30nm,硅覆盖层厚度为5-100nm;
(3)在生长有锗硅合金薄膜和硅覆盖层的样品上,先蒸镀一层SiO2薄膜,其厚度为30-100nm;接着通过电子束曝光形成一定结构阵列的PMMA胶掩模板;然后通过在BOE溶液中浸泡20s去除孔洞下方的SiO2,之后通过电子束蒸镀方式蒸镀金薄膜,厚度为10-30nm,然后剥离PMMA胶得到金纳米结构:其中,所述一定结构阵列,包括圆孔阵列、线阵列、环形阵列或其组合的阵列,则得到的纳米结构为纳米盘、纳米线或纳米环,或其组合纳米结构。
CN202011142806.6A 2020-10-22 2020-10-22 基于微纳米金属/半导体肖特基结的可控量子结构制备方法 Active CN112382558B (zh)

Priority Applications (1)

Application Number Priority Date Filing Date Title
CN202011142806.6A CN112382558B (zh) 2020-10-22 2020-10-22 基于微纳米金属/半导体肖特基结的可控量子结构制备方法

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
CN202011142806.6A CN112382558B (zh) 2020-10-22 2020-10-22 基于微纳米金属/半导体肖特基结的可控量子结构制备方法

Publications (2)

Publication Number Publication Date
CN112382558A CN112382558A (zh) 2021-02-19
CN112382558B true CN112382558B (zh) 2023-01-06

Family

ID=74580746

Family Applications (1)

Application Number Title Priority Date Filing Date
CN202011142806.6A Active CN112382558B (zh) 2020-10-22 2020-10-22 基于微纳米金属/半导体肖特基结的可控量子结构制备方法

Country Status (1)

Country Link
CN (1) CN112382558B (zh)

Citations (4)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JPH08148701A (ja) * 1994-11-23 1996-06-07 Korea Electron Telecommun 歪曲成長層を利用した金属/半導体接合ショットキーダイオード光素子
US5789760A (en) * 1992-05-08 1998-08-04 The Furukawa Electric Co., Ltd. Multiquantum barrier Schottky junction device
CN109509787A (zh) * 2018-12-29 2019-03-22 中国科学技术大学 自组织锗硅纳米线量子点芯片及其制备方法
CN109545682A (zh) * 2018-11-14 2019-03-29 复旦大学 基于硅衬底的硅锗合金微盘的制备方法

Patent Citations (4)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US5789760A (en) * 1992-05-08 1998-08-04 The Furukawa Electric Co., Ltd. Multiquantum barrier Schottky junction device
JPH08148701A (ja) * 1994-11-23 1996-06-07 Korea Electron Telecommun 歪曲成長層を利用した金属/半導体接合ショットキーダイオード光素子
CN109545682A (zh) * 2018-11-14 2019-03-29 复旦大学 基于硅衬底的硅锗合金微盘的制备方法
CN109509787A (zh) * 2018-12-29 2019-03-22 中国科学技术大学 自组织锗硅纳米线量子点芯片及其制备方法

Also Published As

Publication number Publication date
CN112382558A (zh) 2021-02-19

Similar Documents

Publication Publication Date Title
US8962137B2 (en) Branched nanowire and method for fabrication of the same
CN101830430B (zh) 一种大面积、高度均匀有序量子点阵列制造方法
CN103117210B (zh) 一种纳米孔复制结合溅射沉积自组装有序Ge/Si量子点阵列的新方法
KR101102098B1 (ko) 가지형 나노 와이어의 제조방법
KR20100016725A (ko) 실리콘 풍부산화물을 포함하는 나노와이어 및 그의제조방법
KR20100007255A (ko) 실리콘 나노닷 함유 실리카 나노 와이어 및 그의 제조방법
CN104952988B (zh) 发光二极管的制备方法
US20110186804A1 (en) Nanoscale chemical templating with oxygen reactive materials
CN111430221B (zh) 锡自催化生长的锗锡合金硅基材料及定向异质外延方法
Kim et al. Fabrication of GaN nanorods by inductively coupled plasma etching via SiO2 nanosphere lithography
CN104952987B (zh) 发光二极管
CN112382558B (zh) 基于微纳米金属/半导体肖特基结的可控量子结构制备方法
CN104966666A (zh) 一种氮化物纳米线的制作方法
KR20070104034A (ko) 전계방출용 팁의 제조방법, 이에 의해 제조된 전계방출용팁 및 이를 포함하는 소자
CN103757693B (zh) 一种GaN纳米线的生长方法
CN115259075A (zh) 一种采用液滴刻蚀外延生长技术制备周期性阵列量子点的方法
CN113990738A (zh) 一种二维材料横向马赛克异质结阵列及其制备和应用
CN107919269B (zh) 一种预后制备量子点的量子点耦合微结构及其制备方法
KR20100023493A (ko) 실리콘 게르마늄의 선택적 에피 성장과 양극 산화 알루미늄나노 템플레이트를 이용한 실리콘 게르마늄 나노선의 제조방법 및 이를 이용한 반도체 소자
Chen et al. Fabrication of ultrahigh-density nanowires by electrochemical nanolithography
CN104401936B (zh) 一种在基片水平方向可控生长碳纳米管束的方法
CN113628944B (zh) 一种场电子发射阴极的制备方法
CN111893454B (zh) 一种常压下锗锡纳米材料的制备方法
CN103456602B (zh) 非极性面氮化镓纳米锥材料的制备方法
CN107039242A (zh) 一种核壳异质结构锗硅纳米线及其可控制备方法和应用

Legal Events

Date Code Title Description
PB01 Publication
PB01 Publication
SE01 Entry into force of request for substantive examination
SE01 Entry into force of request for substantive examination
GR01 Patent grant
GR01 Patent grant