CN112349320A - 字线驱动电路及存储单元 - Google Patents

字线驱动电路及存储单元 Download PDF

Info

Publication number
CN112349320A
CN112349320A CN201910720182.2A CN201910720182A CN112349320A CN 112349320 A CN112349320 A CN 112349320A CN 201910720182 A CN201910720182 A CN 201910720182A CN 112349320 A CN112349320 A CN 112349320A
Authority
CN
China
Prior art keywords
word line
type transistor
terminal
driver circuit
ring oscillator
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Pending
Application number
CN201910720182.2A
Other languages
English (en)
Inventor
刘志拯
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Changxin Memory Technologies Inc
Original Assignee
Changxin Memory Technologies Inc
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Changxin Memory Technologies Inc filed Critical Changxin Memory Technologies Inc
Priority to CN201910720182.2A priority Critical patent/CN112349320A/zh
Priority to PCT/CN2019/126394 priority patent/WO2021022757A1/zh
Priority to EP19940798.2A priority patent/EP3933838B1/en
Priority to US17/086,476 priority patent/US20210057017A1/en
Publication of CN112349320A publication Critical patent/CN112349320A/zh
Pending legal-status Critical Current

Links

Images

Classifications

    • G—PHYSICS
    • G11—INFORMATION STORAGE
    • G11C—STATIC STORES
    • G11C11/00—Digital stores characterised by the use of particular electric or magnetic storage elements; Storage elements therefor
    • G11C11/21—Digital stores characterised by the use of particular electric or magnetic storage elements; Storage elements therefor using electric elements
    • G11C11/34—Digital stores characterised by the use of particular electric or magnetic storage elements; Storage elements therefor using electric elements using semiconductor devices
    • G11C11/40—Digital stores characterised by the use of particular electric or magnetic storage elements; Storage elements therefor using electric elements using semiconductor devices using transistors
    • G11C11/401—Digital stores characterised by the use of particular electric or magnetic storage elements; Storage elements therefor using electric elements using semiconductor devices using transistors forming cells needing refreshing or charge regeneration, i.e. dynamic cells
    • G11C11/4063—Auxiliary circuits, e.g. for addressing, decoding, driving, writing, sensing or timing
    • G11C11/407—Auxiliary circuits, e.g. for addressing, decoding, driving, writing, sensing or timing for memory cells of the field-effect type
    • G11C11/408—Address circuits
    • G11C11/4085—Word line control circuits, e.g. word line drivers, - boosters, - pull-up, - pull-down, - precharge
    • H—ELECTRICITY
    • H03—ELECTRONIC CIRCUITRY
    • H03K—PULSE TECHNIQUE
    • H03K3/00—Circuits for generating electric pulses; Monostable, bistable or multistable circuits
    • H03K3/02—Generators characterised by the type of circuit or by the means used for producing pulses
    • H03K3/027—Generators characterised by the type of circuit or by the means used for producing pulses by the use of logic circuits, with internal or external positive feedback
    • H03K3/03—Astable circuits
    • H03K3/0315—Ring oscillators
    • G—PHYSICS
    • G11—INFORMATION STORAGE
    • G11C—STATIC STORES
    • G11C8/00—Arrangements for selecting an address in a digital store
    • G11C8/08—Word line control circuits, e.g. drivers, boosters, pull-up circuits, pull-down circuits, precharging circuits, for word lines
    • G—PHYSICS
    • G11—INFORMATION STORAGE
    • G11C—STATIC STORES
    • G11C11/00—Digital stores characterised by the use of particular electric or magnetic storage elements; Storage elements therefor
    • G11C11/21—Digital stores characterised by the use of particular electric or magnetic storage elements; Storage elements therefor using electric elements
    • G11C11/34—Digital stores characterised by the use of particular electric or magnetic storage elements; Storage elements therefor using electric elements using semiconductor devices
    • G11C11/40—Digital stores characterised by the use of particular electric or magnetic storage elements; Storage elements therefor using electric elements using semiconductor devices using transistors
    • G11C11/401—Digital stores characterised by the use of particular electric or magnetic storage elements; Storage elements therefor using electric elements using semiconductor devices using transistors forming cells needing refreshing or charge regeneration, i.e. dynamic cells
    • G11C11/4063—Auxiliary circuits, e.g. for addressing, decoding, driving, writing, sensing or timing
    • G11C11/407—Auxiliary circuits, e.g. for addressing, decoding, driving, writing, sensing or timing for memory cells of the field-effect type
    • G11C11/4074—Power supply or voltage generation circuits, e.g. bias voltage generators, substrate voltage generators, back-up power, power control circuits
    • G—PHYSICS
    • G11—INFORMATION STORAGE
    • G11C—STATIC STORES
    • G11C11/00—Digital stores characterised by the use of particular electric or magnetic storage elements; Storage elements therefor
    • G11C11/21—Digital stores characterised by the use of particular electric or magnetic storage elements; Storage elements therefor using electric elements
    • G11C11/34—Digital stores characterised by the use of particular electric or magnetic storage elements; Storage elements therefor using electric elements using semiconductor devices
    • G11C11/40—Digital stores characterised by the use of particular electric or magnetic storage elements; Storage elements therefor using electric elements using semiconductor devices using transistors
    • G11C11/401—Digital stores characterised by the use of particular electric or magnetic storage elements; Storage elements therefor using electric elements using semiconductor devices using transistors forming cells needing refreshing or charge regeneration, i.e. dynamic cells
    • G11C11/4063—Auxiliary circuits, e.g. for addressing, decoding, driving, writing, sensing or timing
    • G11C11/407—Auxiliary circuits, e.g. for addressing, decoding, driving, writing, sensing or timing for memory cells of the field-effect type
    • G11C11/4076—Timing circuits
    • G—PHYSICS
    • G11—INFORMATION STORAGE
    • G11C—STATIC STORES
    • G11C5/00—Details of stores covered by group G11C11/00
    • G11C5/06—Arrangements for interconnecting storage elements electrically, e.g. by wiring
    • G—PHYSICS
    • G11—INFORMATION STORAGE
    • G11C—STATIC STORES
    • G11C8/00—Arrangements for selecting an address in a digital store
    • G11C8/14—Word line organisation; Word line lay-out

Landscapes

  • Engineering & Computer Science (AREA)
  • Microelectronics & Electronic Packaging (AREA)
  • Computer Hardware Design (AREA)
  • Static Random-Access Memory (AREA)
  • Dram (AREA)

Abstract

本发明涉及存储技术领域，提出一种字线驱动电路，该字线驱动电路包括开关晶体管和环形振荡器，所述开关晶体管的控制端连接第一控制信号端，所述开关晶体管的第一端连接驱动电压端，所述开关晶体管的第二端连接字线信号端；所述环形振荡器的电源端接所述字线信号端，所述环形振荡器的接地端为所述字线驱动电路的接地端。本公开提供的字线驱动电路可以增强其器件可靠性和寿命。

Description

字线驱动电路及存储单元
技术领域
本发明涉及存储技术领域，尤其涉及一种字线驱动电路及存储单元。
背景技术
存储单元一般包括有字线驱动电路，字线驱动电路用于向存储单元的字线输出高电平或者低电平，从而实现存储单元存储逻辑“1”或者逻辑“0”。
相关技术中，如图1所示，为相关技术中字线驱动电路的一种电路结构图。相关技术中，字线驱动电路一般包括有P型晶体管T1和N型晶体管T2，P型晶体管T1的第一端与驱动电压端LWL连接，控制端与控制信号端GWL连接，第二端与字线信号端WL连接，N型晶体管T2的第一端与低电平信号端NBS连接，控制端与控制信号端GWL连接，第二端与字线信号端WL连接。当控制信号端GWL输出低电平信号时，P型晶体管T1导通，该字线驱动电路向字线信号端WL输出高电平信号，当控制信号端GWL输出高电平信号时，N型晶体管T2导通，该字线驱动电路向字线信号端WL输出低电平信号。
然而，随着储存单元尺寸的小型化，存储单元中N型晶体管T2的栅氧化层厚度也越来越薄，同时由于字线信号端WL长期处于较高的电平状态，从而会引起N型晶体管T2的GIDL现象(Gate Induced Drain Leakage，栅诱导漏极泄漏电流，即N型晶体管T2会出现沿图1中箭头方向的漏电流)，进而会影响T2的可靠性和寿命，进而最终影响存储单元的可靠性和寿命。
需要说明的是，在上述背景技术部分发明的信息仅用于加强对本发明的背景的理解，因此可以包括不构成对本领域普通技术人员已知的现有技术的信息。
发明内容
本发明的目的在于提供一种字线驱动电路及存储单元，该字线驱动电路可以解决相关技术中N型晶体管T2的漏电现象。
本发明的其他特性和优点将通过下面的详细描述变得显然，或部分地通过本发明的实践而习得。
根据本发明的一个方面，提供一种字线驱动电路，该字线驱动电路包括开关晶体管和环形振荡器，所述开关晶体管的控制端连接第一控制信号端，所述开关晶体管的第一端连接驱动电压端，所述开关晶体管的第二端连接字线信号端；所述环形振荡器的电源端接所述字线信号端，所述环形振荡器的接地端为所述字线驱动电路的接地端。
本发明的一种示例性实施例中，所述环形振荡器包括多个反相器，所述反相器的个数大于等于3且为奇数。
本发明的一种示例性实施例中，所述环形振荡器还包括传输门，所述传输门位于两个反相器之间。
本发明的一种示例性实施例中，相邻的所述反相器包括第一反相器和第二反相器，所述传输门包括：第一N型晶体管和第一P型晶体管，第一N型晶体管的控制端连接高电平信号端，第一端与所述第一反相器的输出端连接，第二端与所述第二反相器的输入端连接；第一P型晶体管的控制端连接低电平信号端，第一端与所述第一反相器的输出端连接，第二端与所述第二反相器的输入端连接。
本发明的一种示例性实施例中，所述开关晶体管为PMOS晶体管。
本发明的一种示例性实施例中，所述字线驱动电路还包括第二N型晶体管，第二N型晶体管的控制端连接第二控制信号端，第一端连接所述字线信号端，第二端连接接地端；其中，所述第二控制信号端和所述驱动电压端的的信号反相。
本发明的一种示例性实施例中，所述环形振荡器还包括延迟单元，所述延迟单元位于两个反相器之间。
本发明的一种示例性实施例中，所述延迟单元包括电阻和电容，所述电阻和所述电容构成RC延迟。
本发明的一种示例性实施例中，所述字线驱动电路还包括第三N型晶体管，第三N型晶体管的第一端连接接地端，控制端连接所述第一控制信号端，第二端连接所述字线信号端。
根据本发明的一个方面，提供一种存储单元，该存储单元包括上述的字线驱动电路。
本公开提出一种字线驱动电路及存储单元，该字线驱动电路包括开关晶体管和环形振荡器，所述开关晶体管的控制端连接第一控制信号端，所述开关晶体管的第一端连接驱动电压端，所述开关晶体管的第二端连接字线信号端；所述环形振荡器的电源端接所述字线信号端，所述环形振荡器的接地端为所述字线驱动电路的接地端。当开关晶体管导通时，驱动电压端向线信号端输出高电平信号；当开关晶体管关断时，由于环形振荡器中每个反相器11输出和输入的信号在逻辑电平“1”与逻辑电平“0”之间的转变并不是瞬间变化的，其转变具有一个过度过程。反相器在不同电位作用下，第二N型晶体管T3和第二N型晶体管T4具有不同的导通状态，其在字线信号端WL和接地端GND之间具有不同电阻。从而使得环形振荡器所形成的电阻会发生周期性变化。因此，环形振荡器可以将字线信号端的高电平拉低。本公开提供的字线驱动电路可以从根本上解决相关技术中N型晶体管T2漏电现象。
应当理解的是，以上的一般描述和后文的细节描述仅是示例性和解释性的，并不能限制本发明。
附图说明
此处的附图被并入说明书中并构成本说明书的一部分，示出了符合本发明的实施例，并与说明书一起用于解释本发明的原理。显而易见地，下面描述中的附图仅仅是本发明的一些实施例，对于本领域普通技术人员来讲，在不付出创造性劳动的前提下，还可以根据这些附图获得其他的附图。
图1为相关技术中字线驱动电路的一种电路结构图；
图2为本公开字线驱动电路一种示例性实施例的结构示意图；
图3为相关技术中字线信号输出端的电平状态；
图4为本公开字线驱动电路一种示例性实施例中字线信号端的电平状态；
图5为本公开字线驱动电路一种示例性实施例中环形振荡器传输信号的时序图；
图6为本公开字线驱动电路另一种示例性实施例的结构示意图；
图7为本公开字线驱动电路另一种示例性实施例的结构示意图；
图8为本公开字线驱动电路另一种示例性实施例的结构示意图。
具体实施方式
现在将参考附图更全面地描述示例实施例。然而，示例实施例能够以多种形式实施，且不应被理解为限于在此阐述的范例；相反，提供这些实施例使得本发明将更加全面和完整，并将示例实施例的构思全面地传达给本领域的技术人员。图中相同的附图标记表示相同或类似的结构，因而将省略它们的详细描述。
虽然本说明书中使用相对性的用语，例如“上”“下”来描述图标的一个组件对于另一组件的相对关系，但是这些术语用于本说明书中仅出于方便，例如根据附图中所述的示例的方向。能理解的是，如果将图标的装置翻转使其上下颠倒，则所叙述在“上”的组件将会成为在“下”的组件。其他相对性的用语，例如“高”“低”“顶”“底”“左”“右”等也作具有类似含义。当某结构在其它结构“上”时，有可能是指某结构一体形成于其它结构上，或指某结构“直接”设置在其它结构上，或指某结构通过另一结构“间接”设置在其它结构上。
用语“一个”、“一”、“所述”用以表示存在一个或多个要素/组成部分/等；用语“包括”和“具有”用以表示开放式的包括在内的意思并且是指除了列出的要素/组成部分/等之外还可存在另外的要素/组成部分/等。
本示例性实施例首先提供一种字线驱动电路，如图2所示，为本公开一种示例性实施例的结构示意图，该字线驱动电路包括开关晶体管T5和环形振荡器1，所述开关晶体管T5的控制端连接第一控制信号端VCN1，所述开关晶体管T5的第一端连接驱动电压端LWL，所述开关晶体管T5的第二端连接字线信号端WL；所述环形振荡器的电源端接所述字线信号端WL，所述环形振荡器的接地端GND为所述字线驱动电路的接地端。其中，所述开关晶体管可以为PMOS晶体管。
本示例性实施例中，如图2所示，环形振荡器1可以由多个首尾相连的反相器11组成，且反相器的数量为奇数个。应该理解的是，在其他示例性实施例中，奇数个所述反相器还可以包括其他数量的反相器，例如，5个、7个、9个等。其中，反相器的数量可以决定字线信号端WL上高电平的脉动频率和脉动幅度，例如反相器的数量越多，脉动频率越小，脉动幅度越大，反之亦然。
本公开提出一种字线驱动电路该字线驱动电路包括开关晶体管和环形振荡器，所述开关晶体管的控制端连接第一控制信号端，所述开关晶体管的第一端连接驱动电压端，所述开关晶体管的第二端连接字线信号端；所述环形振荡器的电源端接所述字线信号端，所述环形振荡器的接地端为所述字线驱动电路的接地端。当开关晶体管T5导通时，驱动电压端LWL向字线信号端WL输出高电平信号；当开关晶体管T5关断时，由于环形振荡器中每个反相器11输出和输入的信号在逻辑电平“1”与逻辑电平“0”之间的转变并不是瞬间变化的，其转变具有一个过度过程。反相器在不同电位作用下，第二N型晶体管T3和第二N型晶体管T4具有不同的导通状态，其在字线信号端WL和接地端GND之间具有不同电阻。从而使得环形振荡器所形成的电阻会发生周期性变化。因此，环形振荡器可以将字线信号端WL的高电平拉低。本公开提供的字线驱动电路可以从根本上解决相关技术中N型晶体管T2漏电现象。
本示例性实施例中，如图2所示，所述反相器可以包括N型晶体管T4和P型晶体管T3，N型晶体管T4的控制端形成所述反相器的输入端，第一端形成环形振荡器的接地端，第二端形成所述反相器的输出端；P型晶体管T3的控制端连接所述N型晶体管T4的控制端，第一端连接所述字线信号端WL，第二端连接所述N型晶体管T4的第二端。
如图3、4所示，图3为相关技术中字线信号端的电平状态，图4为本公开字线驱动电路一种示例性实施例中字线信号端的电平状态。图1、3中，在时间段T，控制信号端GWL输出低电平信号晶体管T1导通，字线信号端WL持续为稳定的高电平。在图2、4中，在时间段T，第一控制信号端VCN1输出低电平信号晶体管T5导通，由于环形振荡器形成的电阻发生周期性变化，因此，字线信号端WL为周期性变化的高电平信号。具体的，参考图2和图4，当3个反相器同时导通时，字线信号端WL到接地端GND之间的电阻最小，对应时间段T部分的低电平部分，当3个反相器同时关断时，对应时间段T部分的高电平部分。实际电路中，3个反相器的翻转并不一定是理想的同时开或同时关，因此对应时间段T部分有可能是方波、锯齿波、三角波等，但时间段T部分的波形一定呈现周期性，且有一低电平和一高电平，高电平的大小等于字线信号端WL的大小，低电平的大小小于字线信号端WL的大小，低电平的具体值可以通过反相器的电平翻转时间、反相器的个数、反相器中晶体管的尺寸、连接线的延迟等来设置。对比图3和图4可以看出，字线信号端WL为高电平时，由一个恒定信号变为了一个方波信号。对比图1和图2，图2中环形振荡器的作用类似图1中T2的作用，既能实现字线信号端WL的低电平到高电平再到低电平的转换，又避免了字线信号端WL持续为高时带来的晶体管可靠性问题。
本示例性实施例中，如图5所示，为本公开字线驱动电路一种示例性实施例中环形振荡器传输信号的时序图。环形振荡器传输的脉冲信号存在正向过冲和负向过冲现象。如图5所示，P箭头所指位置即为正向过冲位置，N箭头所指位置即为负向过冲位置。正向过冲和负向过冲位置存在过冲电压，从而影响字线驱动电路工作的稳定性。
如图6所示，为本公开字线驱动电路另一种示例性实施例的结构示意图。本示例性实施例中，该字线驱动电路还可以包括传输门2，传输门2设置于相邻反相器之间。其中，相邻的所述反相器包括第一反相器和第二反相器，所述传输门可以包括第一N型晶体管T8和第一P型晶体管T9，第一N型晶体管T8的控制端连接高电平信号端VDD，第一端与所述第一反相器的输出端连接，第二端与所述第二反相器的输入端连接；第一P型晶体管T9的控制端连接低电平信号端VSS，第一端与所述第一反相器的输出端连接，第二端与所述第二反相器的输入端连接。第一N型晶体管T8和第一P型晶体管T9可以形成滤波器结构，从而避免图6中正向过冲和负向过冲现象发生，同时通过对T8和T9尺寸的设置，可以控制振荡器产生的脉冲信号的周期。同时，第一N型晶体管对高电平没有压降，第一P型晶体管对低电平没有压降，从而可以避免了环形振荡器中信号的衰减。
如图7所示，为本公开字线驱动电路另一种示例性实施例的结构示意图。本示例性实施例中，该环形振荡器还可以包括延迟单元，所述延迟单元位于两个相邻反相器之间，所述延迟单元包括电阻和电容，所述电阻和所述电容构成RC延迟。相邻的所述反相器包括第一反相器和第二反相器，所述第一反相器的输出端与所述第二反相器的输入端连接，所述RC滤波电路可以包括电阻R和电容C，电阻R串联于所述第一反相器与所述第二反相器之间；电容C连接于所述第二反相器输入端与接地端之间。该设置同样可以避免图5中正向过冲和负向过冲现象发生。
本示例性实施例中，如图8所示，为本公开字线驱动电路另一种示例性实施例的结构示意图。所述字线驱动电路还可以包括第二N型晶体管T7，第二N型晶体管T7的控制端连接第二控制信号端LWLB，第一端连接所述字线信号端WL，第二端连接接地端GND；其中，所述第二控制信号端LWLB和所述驱动电压端LWL的信号反相。第二N型晶体管T7在驱动电压端LWL启动前，响应于第二控制信号端LWLB的高电平导通以将字线信号端WL置为低电平，当驱动电压端LWL为高时，T7管将被关闭，T7管起到控制字线信号端WL初始工作状态的作用。
本示例性实施例中，如图8所示，所述字线驱动电路还包括第三N型晶体管T6，第三N型晶体管T6的第一端连接接地端GND，控制端连接所述第一控制信号端VCN1，第二端连接所述字线信号端WL。当字线信号端WL需要输出低电平信号时，第一控制信号端VCN1转为高电平。此时，第三N型晶体管T6在第一控制信号端VCN1作用下导通，以使字线信号端WL与接地端GND连接，从而增加字线信号端WL的置零速度。同时，由于字线信号端WL的电压会发生周期性减小，该字线驱动电路可以通过周期性减小字线信号端WL的电压，从而减小对N型晶体管T6产生的GIDL现象，从而提高N型晶体管T6的可靠性和寿命。
本示例性实施例还提供一种存储单元，该存储单元包括上述的字线驱动电路。
本示例性实施例提供的存储单元与上述的字线驱动电路具有相同的技术特征和工作原理，上述内容已经做出详细说明，此处不再赘述。
应当理解的是，本公开并不局限于上面已经描述并在附图中示出的精确结构，并且可以在不脱离其范围进行各种修改和改变。本公开的范围仅由所附的权利要求来限。

Claims (10)

1.一种字线驱动电路，其特征在于，包括：
开关晶体管，所述开关晶体管的控制端连接第一控制信号端，所述开关晶体管的第一端连接驱动电压端，所述开关晶体管的第二端连接字线信号端；
环形振荡器，所述环形振荡器的电源端接所述字线信号端，所述环形振荡器的接地端为所述字线驱动电路的接地端。
2.根据权利要求1所述的字线驱动电路，其特征在于，所述环形振荡器包括多个反相器，所述反相器的个数大于等于3且为奇数。
3.根据权利要求2所述的字线驱动电路，其特征在于，所述环形振荡器还包括传输门，所述传输门位于两个相邻反相器之间。
4.根据权利要求3所述的字线驱动电路，其特征在于，相邻的所述反相器包括第一反相器和第二反相器，所述传输门包括：
第一N型晶体管，控制端连接高电平信号端，第一端与所述第一反相器的输出端连接，第二端与所述第二反相器的输入端连接；
第一P型晶体管，控制端连接低电平信号端，第一端与所述第一反相器的输出端连接，第二端与所述第二反相器的输入端连接。
5.根据权利要求1所述的字线驱动电路，其特征在于，所述开关晶体管为PMOS晶体管。
6.根据权利要求1所述的字线驱动电路，其特征在于，所述字线驱动电路还包括：
第二N型晶体管，控制端连接第二控制信号端，第一端连接所述字线信号端，第二端连接接地端；
其中，所述第二控制信号端和所述驱动电压端的信号反相。
7.根据权利要求2所述的字线驱动电路，其特征在于，所述环形振荡器还包括延迟单元，所述延迟单元位于两个相邻反相器之间。
8.根据权利要求7所述的字线驱动电路，其特征在于，所述延迟单元包括电阻和电容，所述电阻和所述电容构成RC延迟。
9.根据权利要求1所述的字线驱动电路，其特征在于，所述字线驱动电路还包括：
第三N型晶体管，第一端连接接地端，控制端连接所述第一控制信号端，第二端连接所述字线信号端。
10.一种存储单元，其特征在于，包括权利要求1-9任一项所述的字线驱动电路。
CN201910720182.2A 2019-08-06 2019-08-06 字线驱动电路及存储单元 Pending CN112349320A (zh)

Priority Applications (4)

Application Number Priority Date Filing Date Title
CN201910720182.2A CN112349320A (zh) 2019-08-06 2019-08-06 字线驱动电路及存储单元
PCT/CN2019/126394 WO2021022757A1 (zh) 2019-08-06 2019-12-18 字线驱动电路及存储单元
EP19940798.2A EP3933838B1 (en) 2019-08-06 2019-12-18 Word line drive circuit and storage unit
US17/086,476 US20210057017A1 (en) 2019-08-06 2020-11-02 Wordline driving circuit and memory cell

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
CN201910720182.2A CN112349320A (zh) 2019-08-06 2019-08-06 字线驱动电路及存储单元

Publications (1)

Publication Number Publication Date
CN112349320A true CN112349320A (zh) 2021-02-09

Family

ID=74366398

Family Applications (1)

Application Number Title Priority Date Filing Date
CN201910720182.2A Pending CN112349320A (zh) 2019-08-06 2019-08-06 字线驱动电路及存储单元

Country Status (4)

Country Link
US (1) US20210057017A1 (zh)
EP (1) EP3933838B1 (zh)
CN (1) CN112349320A (zh)
WO (1) WO2021022757A1 (zh)

Cited By (4)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
WO2022198951A1 (zh) * 2021-03-24 2022-09-29 长鑫存储技术有限公司 字线驱动电路以及动态随机存储器
CN115705854A (zh) * 2021-08-13 2023-02-17 长鑫存储技术有限公司 字线驱动器阵列及存储器
CN115910143A (zh) * 2021-08-20 2023-04-04 长鑫存储技术有限公司 驱动电路、存储设备及驱动电路控制方法
US11869576B2 (en) 2021-03-24 2024-01-09 Changxin Memory Technologies, Inc. Word line driving circuit and dynamic random access memory

Citations (13)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US5587951A (en) * 1995-08-04 1996-12-24 Atmel Corporation High speed, low voltage non-volatile memory
JPH0983309A (ja) * 1995-09-14 1997-03-28 Denso Corp 温度補償型リング発振器
US6046956A (en) * 1997-02-25 2000-04-04 Kabushiki Kaisha Toshiba Semiconductor device, word line driver circuit and word line driving method
US6137732A (en) * 1998-05-20 2000-10-24 Nec Corporation Semiconductor memory device having voltage boosting circuit
US6658609B1 (en) * 1998-11-20 2003-12-02 Fujitsu Limited Semiconductor memory device with a test mode
CN1466764A (zh) * 2000-07-25 2004-01-07 恩益禧电子股份有限公司 内部电压电平控制电路和半导体存储装置以及其控制方法
JP2005135451A (ja) * 2003-10-28 2005-05-26 Renesas Technology Corp 半導体記憶装置
US20060146616A1 (en) * 2005-01-04 2006-07-06 Samsung Electronics Co., Ltd. Semiconductor memory device and method of supplying wordline voltage thereof
US20070096770A1 (en) * 2005-10-27 2007-05-03 Ching-Te Chuang Cascaded pass-gate test circuit with interposed split-output drive devices
US20110080771A1 (en) * 2009-10-05 2011-04-07 Nanya Technology Corp. Dram positive wordline voltage compensation device for array device threshold voltage and voltage compensating method thereof
US20160301398A1 (en) * 2015-04-10 2016-10-13 Seiko Epson Corporation Cr oscillation circuit
US20180034452A1 (en) * 2016-07-26 2018-02-01 Qualcomm Incorporated Circuit technique to track cmos device threshold variation
CN210110351U (zh) * 2019-08-06 2020-02-21 长鑫存储技术有限公司 字线驱动电路及存储单元

Family Cites Families (5)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
KR101092997B1 (ko) * 2009-12-14 2011-12-12 주식회사 하이닉스반도체 네거티브 내부전압 생성장치
CN106297868B (zh) * 2015-05-12 2018-11-06 晶豪科技股份有限公司 驱动子字线的半导体存储器元件
KR102378537B1 (ko) * 2015-11-06 2022-03-25 에스케이하이닉스 주식회사 Gidl 스크린을 위한 워드라인 드라이버, 이를 이용하는 반도체 메모리 장치 및 테스트 방법
CN105895146B (zh) * 2016-03-31 2019-01-15 西安紫光国芯半导体有限公司 一种低漏电的本地字线驱动器控制电路及控制方法
US10217508B2 (en) * 2016-05-16 2019-02-26 Synopsys, Inc. SRAM and periphery specialized device sensors

Patent Citations (14)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
CN1479317A (zh) * 1995-08-04 2004-03-03 ÷˹���ɷݹ�˾ 高速、低压非易失存储器
US5587951A (en) * 1995-08-04 1996-12-24 Atmel Corporation High speed, low voltage non-volatile memory
JPH0983309A (ja) * 1995-09-14 1997-03-28 Denso Corp 温度補償型リング発振器
US6046956A (en) * 1997-02-25 2000-04-04 Kabushiki Kaisha Toshiba Semiconductor device, word line driver circuit and word line driving method
US6137732A (en) * 1998-05-20 2000-10-24 Nec Corporation Semiconductor memory device having voltage boosting circuit
US6658609B1 (en) * 1998-11-20 2003-12-02 Fujitsu Limited Semiconductor memory device with a test mode
CN1466764A (zh) * 2000-07-25 2004-01-07 恩益禧电子股份有限公司 内部电压电平控制电路和半导体存储装置以及其控制方法
JP2005135451A (ja) * 2003-10-28 2005-05-26 Renesas Technology Corp 半導体記憶装置
US20060146616A1 (en) * 2005-01-04 2006-07-06 Samsung Electronics Co., Ltd. Semiconductor memory device and method of supplying wordline voltage thereof
US20070096770A1 (en) * 2005-10-27 2007-05-03 Ching-Te Chuang Cascaded pass-gate test circuit with interposed split-output drive devices
US20110080771A1 (en) * 2009-10-05 2011-04-07 Nanya Technology Corp. Dram positive wordline voltage compensation device for array device threshold voltage and voltage compensating method thereof
US20160301398A1 (en) * 2015-04-10 2016-10-13 Seiko Epson Corporation Cr oscillation circuit
US20180034452A1 (en) * 2016-07-26 2018-02-01 Qualcomm Incorporated Circuit technique to track cmos device threshold variation
CN210110351U (zh) * 2019-08-06 2020-02-21 长鑫存储技术有限公司 字线驱动电路及存储单元

Cited By (4)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
WO2022198951A1 (zh) * 2021-03-24 2022-09-29 长鑫存储技术有限公司 字线驱动电路以及动态随机存储器
US11869576B2 (en) 2021-03-24 2024-01-09 Changxin Memory Technologies, Inc. Word line driving circuit and dynamic random access memory
CN115705854A (zh) * 2021-08-13 2023-02-17 长鑫存储技术有限公司 字线驱动器阵列及存储器
CN115910143A (zh) * 2021-08-20 2023-04-04 长鑫存储技术有限公司 驱动电路、存储设备及驱动电路控制方法

Also Published As

Publication number Publication date
EP3933838B1 (en) 2023-07-12
EP3933838A1 (en) 2022-01-05
US20210057017A1 (en) 2021-02-25
WO2021022757A1 (zh) 2021-02-11
EP3933838A4 (en) 2022-06-01

Similar Documents

Publication Publication Date Title
CN106448540B (zh) 显示面板、移位寄存器电路以及驱动方法
JP3851302B2 (ja) バッファー回路及びこれを利用したアクティブマトリックス表示装置
CN112349320A (zh) 字线驱动电路及存储单元
EP0395881B1 (en) Voltage boosting circuits for dynamic memories
KR950003911B1 (ko) 기판 바이어스 발생장치
TWI519073B (zh) 移位暫存器電路及其操作方法
JP2003297077A (ja) 強誘電体メモリ装置
CN210110351U (zh) 字线驱动电路及存储单元
US11341923B2 (en) Shift register unit, driving method thereof, gate driving circuit and display panel
EP3540737A1 (en) Level shifter circuit having improved efficiency and two-domain level shifting capability, in particular for use in a memory device
CN111105759B (zh) 移位寄存器单元及其驱动方法、栅极驱动电路和显示装置
US5705946A (en) Low power low voltage level shifter
US9209797B2 (en) Semiconductor device
US8633742B2 (en) Circuit and method for generating power-up signal
JP3478996B2 (ja) 低振幅ドライバ回路及びこれを含む半導体装置
US9659620B2 (en) Memory device with self-boosted mechanism
US8456216B2 (en) Level shifter
KR20070109387A (ko) 액정표시장치의 쉬프트레지스터 및 이의 구동방법
KR100384833B1 (ko) 면적 소모가 적은 레벨 쉬프터
TWI699740B (zh) 脈波產生電路
US10855281B2 (en) Wide supply range digital level shifter cell
KR100303135B1 (ko) 데이타출력버퍼
CN114255700A (zh) 移位寄存器单元及其驱动方法、栅极驱动电路、显示面板
KR19990030380U (ko) 레벨 쉬프터
JPH04301295A (ja) 半導体記憶装置

Legal Events

Date Code Title Description
PB01 Publication
PB01 Publication
SE01 Entry into force of request for substantive examination
SE01 Entry into force of request for substantive examination