CN112346922B - 服务器装置及其通讯协议方法 - Google Patents
服务器装置及其通讯协议方法 Download PDFInfo
- Publication number
- CN112346922B CN112346922B CN201910730830.2A CN201910730830A CN112346922B CN 112346922 B CN112346922 B CN 112346922B CN 201910730830 A CN201910730830 A CN 201910730830A CN 112346922 B CN112346922 B CN 112346922B
- Authority
- CN
- China
- Prior art keywords
- programmable logic
- logic unit
- page number
- packet
- write
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Active
Links
Images
Classifications
-
- G—PHYSICS
- G06—COMPUTING; CALCULATING OR COUNTING
- G06F—ELECTRIC DIGITAL DATA PROCESSING
- G06F11/00—Error detection; Error correction; Monitoring
- G06F11/30—Monitoring
- G06F11/3065—Monitoring arrangements determined by the means or processing involved in reporting the monitored data
-
- G—PHYSICS
- G06—COMPUTING; CALCULATING OR COUNTING
- G06F—ELECTRIC DIGITAL DATA PROCESSING
- G06F11/00—Error detection; Error correction; Monitoring
- G06F11/07—Responding to the occurrence of a fault, e.g. fault tolerance
- G06F11/08—Error detection or correction by redundancy in data representation, e.g. by using checking codes
- G06F11/10—Adding special bits or symbols to the coded information, e.g. parity check, casting out 9's or 11's
- G06F11/1004—Adding special bits or symbols to the coded information, e.g. parity check, casting out 9's or 11's to protect a block of data words, e.g. CRC or checksum
-
- G—PHYSICS
- G06—COMPUTING; CALCULATING OR COUNTING
- G06F—ELECTRIC DIGITAL DATA PROCESSING
- G06F11/00—Error detection; Error correction; Monitoring
- G06F11/30—Monitoring
- G06F11/3089—Monitoring arrangements determined by the means or processing involved in sensing the monitored data, e.g. interfaces, connectors, sensors, probes, agents
Landscapes
- Engineering & Computer Science (AREA)
- Theoretical Computer Science (AREA)
- General Engineering & Computer Science (AREA)
- Quality & Reliability (AREA)
- Physics & Mathematics (AREA)
- General Physics & Mathematics (AREA)
- Computer Security & Cryptography (AREA)
- Communication Control (AREA)
- Debugging And Monitoring (AREA)
Abstract
本发明提供一种服务器装置及其通讯协议方法。所述通讯协议方法包含可程序逻辑单元判断来自基板管理控制器之封包是否包含致能码,当封包包含致能码时,可程序逻辑单元根据封包包含之一页码将封包包含之写入数据写入对应页码之写入缓存器,当封包包含致能码时,可程序逻辑单元根据页码将对应页码之读取缓存器储存之数据发送至基板管理控制器。
Description
【技术领域】
本发明是关于一种服务器装置以及适于服务器装置之基板管理控制器与可程序逻辑单元之间的通讯协议方法。
【背景技术】
大部分之服务器装置包含基板管理控制器,基板管理控制器能自服务器之其他单元取得监看数据,进而监控服务器之***状态。基板管理控制器能在服务器之***状态发生异常时发出警告讯息,或是在服务器之***状态发生异常时控制其他单元进行对应之处置,以维持服务器装置之***稳定性。
然而,当基板管理控制器处于初始化或重新启动之阶段时,基板管理控制器会产生无效之控制命令,此时,其他单元会接收到无效命令而造成误动作,反而导致服务器***的稳定性降低;再者,有些单元与基板管理控制器之间仅具有单一之监看数据之回报能力,如此并不足以应用在如今监控功能愈趋复杂之服务器装置中。
【发明内容】
本发明要解决的技术问题是提供一种服务器装置,其可大幅地提升回报数据之数据量与多样性。
为解决上述技术问题,本发明服务器装置包含基板管理控制器及可程序逻辑单元。基板管理控制器用以在就绪后发送一封包,所述封包包含一致能码、一页码及一写入资料。可程序逻辑单元耦接所述基板管理控制器以接收封包,可程序逻辑单元包含若干个写入缓存器及若干个读取缓存器,可程序逻辑单元用以判断封包是否包含致能码,若封包包含致能码,可程序逻辑单元始将写入数据写入对应页码之其中一写入缓存器,且可程序逻辑单元将对应页码之其中一读取缓存器所储存之数据发送给基板管理控制器。
本发明要解决的另一技术问题是提供一种通讯协议方法,其可大幅地提升回报数据之数据量与多样性。
为解决上述技术问题,本发明一种通讯协议方法,包含可程序逻辑单元判断来自基板管理控制器之一封包是否包含一致能码,当封包包含致能码时,可程序逻辑单元根据封包包含之一页码将封包包含之一写入数据写入对应页码之一写入缓存器,当封包包含致能码时,可程序逻辑单元根据页码将对应页码之一读取缓存器储存之数据发送至基板管理控制器。
相较于现有技术,本发明通过可程序逻辑单元能判断来自基板管理控制器之封包是否有效,可程序逻辑单元不会根据无效之封包而误动作;再者,来自基板管理控制器之封包包含页码,可程序逻辑单元可根据不同页码回报不同之读取数据给基板管理控制器,确实可大幅地提升回报数据之数据量与多样性。
【附图说明】
图1系为根据本发明之服务器装置之一实施例之方块示意图。
图2系为根据本发明之通讯传输协议之一实施例之流程图。
图3系为图1之服务器装置之一实施态样之方块示意图。
图4系为图1之基板管理控制器发送之一封包之一实施态样之示意图。
【具体实施方式】
请参照图1,图1系为根据本发明之服务器装置之一实施例之方块示意图。服务器装置1包含基板管理控制器(Baseboard Management Controller;BMC)11及可程序逻辑单元12,基板管理控制器11耦接可程序逻辑单元12,且可程序逻辑单元12包含若干个缓存器121-128。值得说明的是,图1系以可程序逻辑单元12包含八个缓存器121-128且八个缓存器121-128分别包含四个写入缓存器121-124及四个读取缓存器125-128为例,然本发明不以此为限,可程序逻辑单元12亦可包含不同数量之缓存器。
基板管理控制器11用以产生一封包。当基板管理控制器11尚未就绪(ready)时,基板管理控制器11产生之封包不包含致能(enable)码;当基板管理控制器11就绪后,基板管理控制器11产生之封包包含致能码,且基板管理控制器11就绪后产生之封包更包含一页码及写入资料。可程序逻辑单元12则接收并根据基板管理控制器11产生之封包是否有效,以决定是否执行对应写入缓存器121-124之写入程序及对应于读取缓存器125-128之读取程序。
详细而言,请合并参照图1及图2,在运作时,可程序逻辑单元12判断来自基板管理控制器11之封包是否包含致能码(步骤S01),以判断基板管理控制器11是否就绪。当来自基板管理控制器11之封包包含致能码时(判断结果为「是」),表示基板管理控制器11已就绪,可程序逻辑单元12将来自基板管理控制器11之封包视为有效,此时,可程序逻辑单元12将封包包含之写入数据写入封包包含之页码所对应之任一写入缓存器121-124(步骤S02),以将写入数据更新于基板管理控制器11指定之缓存器;并且,可程序逻辑单元12读取页码所对应之任一读取缓存器125-128(步骤S03),并将对应之任一读取缓存器125-128储存之数据(以下称为读取数据)发送至基板管理控制器11(步骤S04),以响应基板管理控制器11之要求(request),也就是说可程序逻辑单元12将基板管理控制器11要求之写入数据存入对应的任一写入缓存器121-124后,藉由回传对应之任一读取缓存器125-128所储存的数据,取代单纯的响应基板管理控制器11,其要求已被完成,藉此,基板管理控制器11于接收到可程序逻辑单元12所回传对应之任一读取缓存器125-128所储存的数据,即得知基板管理控制器11的要求已被完成,藉此在同一轮传输过程,增加了基板管理控制器11与可程序逻辑单元12之间的数据传输量。
举例来说,以页码「1」对应于写入缓存器121及读取缓存器125、页码「2」对应于写入缓存器122及读取缓存器126、页码「3」对应于写入缓存器123及读取缓存器127及页码「4」对应于写入缓存器124及读取缓存器128为例,当来自基板管理控制器11之封包包含致能码时,若封包包含为「1」之页码,则可程序逻辑单元12在步骤S02中系根据为「1」之页码将写入数据更新至写入缓存器121,并将读取缓存器125储存之数据发送至基板管理控制器11,若封包包含为「2」之页码,则可程序逻辑单元12在步骤S02中系根据为「2」之页码将写入数据更新至写入缓存器122,并将读取缓存器126储存之数据发送至基板管理控制器11,其余则依此类推,于此不再赘述。
另一方面,当来自基板管理控制器11之封包未包含致能码时(步骤S01之判断结果为「否」),可程序逻辑单元12将来自基板管理控制器11之封包视为无效(步骤S05),也就是封包包含无效之页码及写入数据,可程序逻辑单元12并不执行步骤S02-S04。基此,可程序逻辑单元12能根据来自基板管理控制器11之封包是否包含致能码判断封包是否有效,可程序逻辑单元12不会根据该基板管理控制器11尚未就绪时所发出的无效之封包而误动作;再者,来自基板管理控制器11之封包包含页码,以页码包含2位为例,页码具有四种之不同组合,可程序逻辑单元12能根据不同之页码将写入资料更新至不同之写入缓存器121-124,且可程序逻辑单元12能根据不同之页码将不同读取缓存器125-128所储存之数据发送至基板管理控制器11,如此大幅地提升可程序逻辑单元12接收并储存所接收的基板管理控制器11所传送的分别对应不同页码的不同写入数据的总数据量及数据之多样性,藉此也大幅地提升可程序逻辑单元12回报给基板管理控制器11分别对应不同页码的不同读取缓存器所储存之数据之总数据量及数据之多样性。于是,当基板管理控制器11与可程序逻辑单元12应用在高速之总线接口时,服务器装置1可提供高速且精确之数据处理能力。
在一实施例中,可程序逻辑单元12之读取缓存器125-128所储存之数据可来自于服务器装置1之其他单元。举例来说,请参照图3,服务器装置1更可包含电压侦测单元13耦接可程序逻辑单元12,可程序逻辑单元12将来自电压侦测单元13之数据(例如,电压数据)对应的储存在其中一读取缓存器125-128中。当基板管理控制器11发送有效之封包要求电压数据时,可程序逻辑单元12根据封包包含之页码读取储存电压数据之对应的该其中一读取缓存器125-128(步骤S03、S04),以将储存在对应的该其中一读取缓存器125-128之电压数据发送至基板管理控制器11。在其他的实施例中,可程序逻辑单元12亦可包含监测模块,以监测主板上之动态电压信息而产生前述之电压数据,监测模块将产生之电压数据储存于对应的该其中一读取缓存器125-128,可程序逻辑单元12并在接收基板管理控制器11所发送有效之封包后回报监测模块产生之电压数据至基板管理控制器11。
在一实施例中,如图4所示,前述基板管理控制器11产生之封包系包含写入数据字段P0、页码字段P1及致能码字段P2,可程序逻辑单元12收到前述基板管理控制器11产生之封包并执行步骤S01以判断致能码字段P2是否包含致能码;举例来说,以封包具有固定之80位且写入数据字段P0、页码字段P1及致能码字段P2分别包含77位、2位及1位为例,可程序逻辑单元12在步骤S01系根据第80位之致能码字段P2判断第80位是否处于高位准。若第80位处于高位准,表示致能码字段P2包含致能码(例如致能码为1),此时可程序逻辑单元12再将第1位至第77位之间之写入数据写入第78位至第79位所表示之页码对应之任一写入缓存器121-124(步骤S02),并根据第78位至第79位所表示之页码发送对应之任一读取缓存器125-128所储存之数据至基板管理控制器11(步骤S04)。另一方面,若可程序逻辑单元12判断出第80位系处于低位准,表示致能码字段P2不包含致能码,此时可程序逻辑单元12系将封包视为无效而不执行步骤S02-S04。
再者,前述之页码字段P1可包含读取页码字段及写入页码字段,也就是封包包含之页码系包含读取页码及写入页码。读取页码字段及写入页码字段系可分别储存写入页码及读取页码,可程序逻辑单元12可根据写入页码及读取页码存取对应于任一写入缓存器121-124及读取缓存器125-128。举例来说,以写入页码及读取页码分别为「1」及「3」为例,可程序逻辑单元12在步骤S02中系将写入数据写入对应于页码「1」之写入缓存器121,并在步骤S03、S04读取对应于页码「3」之读取缓存器127及发送读取缓存器127所储存之数据至基板管理控制器11。基此,根据不同之读取页码及写入页码,基板管理控制器11可更可弹性地沟通于可程序逻辑单元12,且该可程序逻辑单元12可储存更多由基板管理控制器11而来的总数据。
在一实施例中,基板管理控制器11产生之封包更包含校验码,校验码可存在于写入数据字段P0,且校验码可为循环冗余校验(cyclic redundancy check;CRC)码或校验和(checksum)。如图2所示,在步骤S01判断出封包包含致能码之后,可程序逻辑单元12能进一步根据写入数据字段P0之校验码判断封包之写入数据是否发生错误(步骤S06),若可程序逻辑单元12判断出封包之写入数据发生错误(判断结果为「是」),则可程序逻辑单元12亦将封包视为无效(步骤S05)而不执行步骤S02-S04;另一方面,若可程序逻辑单元12根据校验码判断出封包之写入数据未发生错误(判断结果为「否」),则可程序逻辑单元12将封包视为有效始执行步骤S02-S04,如此能更进一步确保可程序逻辑单元12不会根据错误之封包而误动作。
再者,可程序逻辑单元12发送至基板管理控制器11之读取数据亦可包含校验码,可程序逻辑单元12能根据读取数据产生另一校验码,并合并读取数据与校验码而产生另一封包,可程序逻辑单元12将合并后产生之该另一封包发送至基板管理控制器11,使基板管理控制器11在接收到可程序逻辑单元12发送之封包时根据校验码判断读取资料是否发生错误,以避免根据错误之读取数据造成误动作。
在一实施例中,可程序逻辑单元12系为复杂可程序逻辑装置(ComplexProgrammable Logic Device;CPLD),基板管理控制器11与可程序逻辑单元12包含一高速之串行通用型之输入输出(Serial General Purpose I/O;SGPIO)总线接口。基板管理控制器11系藉由SGPIO总线接口发送封包至可程序逻辑单元12,且可程序逻辑单元12亦藉由SGPIO总线接口发送任一读取缓存器125-128所储存之数据至基板管理控制器11。再者,当基板管理控制器11处于异常状态、初始化状态、重启状态或更新状态时,表示基板管理控制器11尚未就绪,基板管理控制器11在尚未就绪或不处于运作正常的状态时则不会产生具有致能码之有效封包,也就是说在基板管理控制器11就绪前或是在基板管理控制器11处于非正常运作状态时系发送无效而不包含致能码之封包,当基板管理控制器11初始化、重启或更新完成并进入正常运作状态后,表示基板管理控制器11已就绪,基板管理控制器11在就绪后才会发送包含致能码之封包,以沟通于可程序逻辑单元12。
综上所述,根据本发明之服务器装置及其基板管理控制器与可程序逻辑单元之间的通讯协议方法之一实施例,可程序逻辑单元能判断来自基板管理控制器之封包是否有效,可程序逻辑单元不会根据无效之封包而误动作;再者,来自基板管理控制器之封包包含页码可提升可程序逻辑单元储存来自基板管理控制器的不同数据的总数据量,且可程序逻辑单元可根据不同页码于接收该基板管理控制器所传送的封包后藉由回报不同之读取数据给基板管理控制器取代单纯的回报已完成储存要求,大幅地提升回报数据之数据量与多样性;进一步,基板管理控制器与可程序逻辑单元之间均能藉由校验码判断数据是否发生错误,基板管理控制器与可程序逻辑单元均不会根据错误之资料而误动作。于是,服务器装置能提供高速且精确之数据处理能力。
以上所述,仅为本发明的具体实施方式,但本发明的保护范围并不局限于此,任何熟悉本技术领域的技术人员在本发明揭露的技术范围内,可轻易想到变化或替换,都应涵盖在本发明的保护范围之内。因此,本发明的保护范围应以权利要求的保护范围为准。
Claims (8)
1.一种服务器装置,其特征在于,包含:
一基板管理控制器,用以在就绪后发送一封包,该封包包含一致能码、一页码及一写入数据;及
一可程序逻辑单元,耦接该基板管理控制器,以接收该封包,该可程序逻辑单元包含若干个写入缓存器及若干个读取缓存器,该可程序逻辑单元用以判断该封包是否包含该致能码,若该封包包含该致能码,该可程序逻辑单元始将该写入数据写入对应该页码之其中一该写入缓存器,且该可程序逻辑单元将对应该页码之其中一该读取缓存器所储存之数据发送给该基板管理控制器,
其中,该页码包含一写入页码及一读取页码,该可程序逻辑单元系根据该写入页码于该封包包含该致能码时将该写入数据写入对应该写入页码之其中一该写入缓存器,且该可程序逻辑单元系根据该读取页码将对应该读取页码之其中一该读取缓存器所储存之数据发送给该基板管理控制器,以作为响应对应该基板管理控制器所传送的该封包的要求已被完成的一响应信号。
2.如权利要求1所述的服务器装置,其特征在于,该封包更包含一校验码,该可程序逻辑单元更根据该校验码判断该封包是否发生错误,当该封包未发生错误时,该可程序逻辑单元始将该写入数据写入对应该页码之其中一该写入缓存器,且该可程序逻辑单元将对应该页码之其中一该读取缓存器所储存之数据发送给该基板管理控制器。
3.如权利要求2所述的服务器装置,其特征在于,该可程序逻辑单元更根据其中一该读取缓存器储存之数据产生另一校验码,并将其中一该读取缓存器储存之数据及该另一校验码发送至该基板管理控制器。
4.如权利要求1所述的服务器装置,其特征在于,该可程序逻辑单元系为复杂可程序逻辑装置,该可程序逻辑单元与该基板管理控制器之间系藉由一高速之串行通用型之输入输出总线传递该封包及该读取缓存器储存之数据。
5.一种通讯协议方法,适于一服务器装置之一可程序逻辑单元及一基板管理控制器,其特征在于,包含:
该可程序逻辑单元判断来自该基板管理控制器之一封包是否包含一致能码;
当该封包包含该致能码时,该可程序逻辑单元根据该封包包含之一页码将该封包包含之一写入数据写入对应该页码之一写入缓存器;
当该封包包含该致能码时,该可程序逻辑单元根据该页码将对应该页码之一读取缓存器储存之数据发送至该基板管理控制器;及
在该可程序逻辑单元将该写入数据写入该写入缓存器之步骤中,该可程序逻辑单元系根据该页码包含之一写入页码将该写入数据写入对应该写入页码之该写入缓存器;其中在该可程序逻辑单元将该读取缓存器储存之数据发送至该基板管理控制器之步骤中,该可程序逻辑单元系根据该页码包含之一读取页码将对应该读取页码之该读取缓存器储存之数据发送给该基板管理控制器,以作为响应对应该基板管理控制器所传送的该封包的要求已被完成的一响应信号。
6.如权利要求5所述的通讯协议方法,其特征在于,该通讯协议方法更包含:
当该封包包含该致能码时,该可程序逻辑单元根据该封包包含之一校验码判断该写入数据是否发生错误;
当该写入数据未发生错误时,该可程序逻辑单元始根据该页码将该写入数据写入对应该页码之该写入缓存器;及
当该写入数据未发生错误时,该可程序逻辑单元始将对应该页码之该读取缓存器储存之数据发送至该基板管理控制器。
7.如权利要求6所述的通讯协议方法,其特征在于,该可程序逻辑单元根据该页码将对应之该读取缓存器储存之数据发送至该基板管理控制器之步骤包含:
该可程序逻辑单元根据其中一该读取缓存器储存之数据产生另一校验码;及
该可程序逻辑单元将其中一该读取缓存器储存之数据及该另一校验码发送至该基板管理控制器。
8.如权利要求5所述的通讯协议方法,其特征在于,该通讯协议方法更包含:当该封包未包含该致能码时,该可程序逻辑单元不将对应该页码之该写入数据写入对应之该写入缓存器,且该可程序逻辑单元不将对应该页码之该读取缓存器储存之数据发送至该基板管理控制器。
Priority Applications (1)
Application Number | Priority Date | Filing Date | Title |
---|---|---|---|
CN201910730830.2A CN112346922B (zh) | 2019-08-08 | 2019-08-08 | 服务器装置及其通讯协议方法 |
Applications Claiming Priority (1)
Application Number | Priority Date | Filing Date | Title |
---|---|---|---|
CN201910730830.2A CN112346922B (zh) | 2019-08-08 | 2019-08-08 | 服务器装置及其通讯协议方法 |
Publications (2)
Publication Number | Publication Date |
---|---|
CN112346922A CN112346922A (zh) | 2021-02-09 |
CN112346922B true CN112346922B (zh) | 2022-12-27 |
Family
ID=74366834
Family Applications (1)
Application Number | Title | Priority Date | Filing Date |
---|---|---|---|
CN201910730830.2A Active CN112346922B (zh) | 2019-08-08 | 2019-08-08 | 服务器装置及其通讯协议方法 |
Country Status (1)
Country | Link |
---|---|
CN (1) | CN112346922B (zh) |
Citations (2)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
CN102479148A (zh) * | 2010-11-30 | 2012-05-30 | 英业达股份有限公司 | 周边元件的输入输出端口状态的监控***与其方法 |
CN105912488A (zh) * | 2016-05-20 | 2016-08-31 | 英业达科技有限公司 | 计算机装置及其控制方法 |
Family Cites Families (6)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
CN102654852A (zh) * | 2011-03-03 | 2012-09-05 | 安凯(广州)微电子技术有限公司 | 一种异步数据读写控制方法、装置及*** |
CN103793307A (zh) * | 2012-10-31 | 2014-05-14 | 英业达科技有限公司 | 电子装置及其管理方法与机柜伺服*** |
CN103835972B (zh) * | 2012-11-20 | 2015-12-23 | 英业达科技有限公司 | 风扇转速控制***及用以控制风扇转速的方法 |
CN103838996B (zh) * | 2012-11-20 | 2017-06-16 | 英业达科技有限公司 | 计算机***及其操作方法 |
CN105468495B (zh) * | 2015-11-20 | 2018-05-04 | 英业达科技有限公司 | 复杂式可程序逻辑控制装置 |
CN108777639A (zh) * | 2018-05-30 | 2018-11-09 | 郑州云海信息技术有限公司 | 一种实现i2c总线数据监控与保护的设计方法 |
-
2019
- 2019-08-08 CN CN201910730830.2A patent/CN112346922B/zh active Active
Patent Citations (2)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
CN102479148A (zh) * | 2010-11-30 | 2012-05-30 | 英业达股份有限公司 | 周边元件的输入输出端口状态的监控***与其方法 |
CN105912488A (zh) * | 2016-05-20 | 2016-08-31 | 英业达科技有限公司 | 计算机装置及其控制方法 |
Also Published As
Publication number | Publication date |
---|---|
CN112346922A (zh) | 2021-02-09 |
Similar Documents
Publication | Publication Date | Title |
---|---|---|
CN101405708B (zh) | 自动计算机器的存储器*** | |
US7715450B2 (en) | Sideband bus setting system and method thereof | |
CN104572517A (zh) | 提供被请求数据的方法、控制器以及计算机*** | |
CN101477480B (zh) | 内存控制方法、装置及内存读写*** | |
CN110580235B (zh) | 一种sas扩展器通信方法及装置 | |
CN113835923A (zh) | 一种复位***、数据处理***以及相关设备 | |
CN113259273B (zh) | 交换机的控制方法、交换机、计算机设备和存储介质 | |
US7996712B2 (en) | Data transfer controller, data consistency determination method and storage controller | |
CN113778328B (zh) | 在半导体封装之间引导控制数据 | |
CN113961478A (zh) | 一种内存故障记录方法以及装置 | |
CN113434442A (zh) | 一种交换机及数据访问方法 | |
CN108920299B (zh) | 储存媒体 | |
CN112346922B (zh) | 服务器装置及其通讯协议方法 | |
US8291270B2 (en) | Request processing device, request processing system, and access testing method | |
CN111913668B (zh) | 一种ip复用下检纠查存储器数据准确性的方法 | |
US8151176B2 (en) | CPU instruction RAM parity error procedure | |
US6125407A (en) | System for flushing high-speed serial link buffers by ignoring received data and using specially formatted requests and responses to identify potential failure | |
CN112579507A (zh) | 宿主机与bmc通信的方法、bios、操作***、bmc和服务器 | |
TWI757606B (zh) | 伺服器裝置及其基板管理控制器與可程式邏輯單元之間的通訊協定方法 | |
CN113037507B (zh) | 具有错误侦测功能的智能网卡***及错误侦测方法 | |
US20240168842A1 (en) | METHOD TO RETRIEVE TRANSACTION ADDRESS RESULTING IN AN UNCORRECTABLE PCIe ERROR | |
US20240232007A9 (en) | Electronic device, electronic system, method for operating an electronic device, and method for operating an electronic system | |
US20220050139A1 (en) | System, apparatus and method for communicating debug messages on a sideband of a serial link according to a debug type messaging protocol | |
CN111309529B (zh) | 依处理器信息完整测试处理器内通信链路的***及方法 | |
JP7363344B2 (ja) | メモリ制御装置、および制御方法 |
Legal Events
Date | Code | Title | Description |
---|---|---|---|
PB01 | Publication | ||
PB01 | Publication | ||
SE01 | Entry into force of request for substantive examination | ||
SE01 | Entry into force of request for substantive examination | ||
GR01 | Patent grant | ||
GR01 | Patent grant |