CN112346917A - 一种pci-e端点诊断***及方法 - Google Patents
一种pci-e端点诊断***及方法 Download PDFInfo
- Publication number
- CN112346917A CN112346917A CN201910735661.1A CN201910735661A CN112346917A CN 112346917 A CN112346917 A CN 112346917A CN 201910735661 A CN201910735661 A CN 201910735661A CN 112346917 A CN112346917 A CN 112346917A
- Authority
- CN
- China
- Prior art keywords
- read
- pci
- debugging
- information
- register
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Pending
Links
- 238000003745 diagnosis Methods 0.000 title claims abstract description 94
- 238000000034 method Methods 0.000 title claims abstract description 18
- 238000012545 processing Methods 0.000 claims abstract description 5
- 238000002405 diagnostic procedure Methods 0.000 claims description 6
- 239000000284 extract Substances 0.000 claims 1
- 230000005540 biological transmission Effects 0.000 abstract description 4
- 230000003287 optical effect Effects 0.000 abstract description 2
- 239000010410 layer Substances 0.000 description 14
- 238000010586 diagram Methods 0.000 description 3
- 238000012549 training Methods 0.000 description 3
- 239000012792 core layer Substances 0.000 description 2
- 238000012986 modification Methods 0.000 description 2
- 230000004048 modification Effects 0.000 description 2
- 230000002093 peripheral effect Effects 0.000 description 2
- 238000004891 communication Methods 0.000 description 1
- 230000007547 defect Effects 0.000 description 1
- 238000005516 engineering process Methods 0.000 description 1
- NGVDGCNFYWLIFO-UHFFFAOYSA-N pyridoxal 5'-phosphate Chemical compound CC1=NC=C(COP(O)(O)=O)C(C=O)=C1O NGVDGCNFYWLIFO-UHFFFAOYSA-N 0.000 description 1
- 238000011084 recovery Methods 0.000 description 1
Images
Classifications
-
- G—PHYSICS
- G06—COMPUTING; CALCULATING OR COUNTING
- G06F—ELECTRIC DIGITAL DATA PROCESSING
- G06F11/00—Error detection; Error correction; Monitoring
- G06F11/22—Detection or location of defective computer hardware by testing during standby operation or during idle time, e.g. start-up testing
- G06F11/2205—Detection or location of defective computer hardware by testing during standby operation or during idle time, e.g. start-up testing using arrangements specific to the hardware being tested
- G06F11/221—Detection or location of defective computer hardware by testing during standby operation or during idle time, e.g. start-up testing using arrangements specific to the hardware being tested to test buses, lines or interfaces, e.g. stuck-at or open line faults
Landscapes
- Engineering & Computer Science (AREA)
- General Engineering & Computer Science (AREA)
- Theoretical Computer Science (AREA)
- Computer Hardware Design (AREA)
- Quality & Reliability (AREA)
- Physics & Mathematics (AREA)
- General Physics & Mathematics (AREA)
- Test And Diagnosis Of Digital Computers (AREA)
Abstract
本发明公开了一种PCI‑E端点诊断***及方法，涉及光传输设备领域，该方法包括设置与端点器件的PCI‑E内核连接的诊断单元，且诊断单元通过调试诊断接口与CPU相连；CPU通过调试诊断接口下发查询命令至诊断单元；根据查询命令的类型，诊断单元相应从PCI‑E内核中引出调试信息并进行存储；通过调试诊断接口，诊断单元将存储的调试信息发送至CPU。本发明通过调试诊断接口新建的链路发送至CPU，实现对PCI‑E端点的调试和故障诊断。
Description
技术领域
本发明涉及光传输设备PCI-E(Peripheral Component Interconnect-Express，高速串行计算机扩展总线标准)技术领域，具体涉及一种PCI-E端点诊断***及方法。
背景技术
PCI-E总线是在PCI(Peripheral Component Interconnect，外设部件互连标准)总线上发展而来，PCI-E总线使用了高速差分总线，与PCI总线不同，PCI-E总线使用端到端的连接方式，在一条PCI-E链路的两端只能各连接一个设备，即RC(Root Complex，源控制器)和EP(End Point，端点)，这两个设备互为数据发送端和数据接收端。PCI-E链路必须使用Switch(转换)扩展PCI-E链路后，才能连接多个设备。
PCI-E协议分为事务层、数据链路层和物理层。事务层用于接收来自PCI-E设备核心层的数据，并将其封装为TLP(Transaction Layer Packet，事务层包)后，发向数据链路层，事务层还可以从数据链路层中接收数据报文，然后转发至PCI-E设备的核心层。数据链路层保证来自发送端事务层的报文可以可靠、完整地发送到接收端的数据链路层。物理层为PCI-E设备间的数据通信提供传送介质，为数据传送提供可靠的物理环境。
PCI-E总线建立连接的过程称为链路训练，只有当链路Link Up(连接)后，才可以正常的收发数据。链路训练过程可以由LTSSM(Link Training Status State Machine，链路训练状态机)表示，包括“Detect”、“Polling”、“Configuration”、“Disabled”、“HotReset”、“Loopback”、“L0”、“L0s”、“L1”、“L2”和“Recovery”11个状态。当PCI-E链路工作在L0状态时，PCI-E链路可以正常收发TLP、DLLP(Data Link Layer Packet，数据链路层包)和PLP(Physical Layer Packet，物理层包)等层次的数据包，即PCI-E链路Link Up，已准备就绪。
当PCI-E链路Link Up状态下，可以查看RC的SerDes(Serializer-Deserializer，串行器-解串器)速率、LTSSM状态、TLP错包技术等信息，也可以通过CPU读取命令请求，获取EP(端点)的类似信息。但是，在PCI-E链路没有Link Up(连通)状态下，PCI-E链路无法正常收发TLP、DLLP和PLP，EP(端点)无法响应CPU发送的命令请求，这种情况下，我们只能查看RC的状态信息，无法完成对EP的诊断，对PCI-E链路的故障定位和故障解决带来极大的困难。
发明内容
针对现有技术中存在的缺陷，本发明的目的在于提供一种PCI-E端点诊断***及方法。
为达到以上目的，本发明公开了一种PCI-E端点诊断方法，包括以下步骤：
设置与端点器件的PCI-E内核连接的诊断单元，且诊断单元通过调试诊断接口与CPU相连；
CPU通过调试诊断接口下发查询命令至诊断单元；
根据查询命令的类型，诊断单元相应从PCI-E内核中引出调试信息并进行存储；
通过调试诊断接口，诊断单元将存储的调试信息发送至CPU。
在上述技术方案的基础上，所述调试信息包括Link Speed信息、Link Status信息、LTSSM状态信息、TLP状态信息和错包计数信息。
在上述技术方案的基础上，
所述诊断单元包括诊断逻辑模块和诊断接口模块；
所述诊断逻辑模块用于从PCI-E内核中引出调试信息，且诊断逻辑模块中创建有寄存器，所述寄存器用于存储从PCI-E内核中引出的调试信息；
所述诊断接口模块与CPU相连，诊断接口模块用于接收CPU通过调试诊断接口下发的查询命令，以及将寄存器中存储的调试信息通过调试诊断接口发送至CPU。
在上述技术方案的基础上，
所述查询命令包括寄存器读写命令、持续读写命令和读写命令三种类型；
所述寄存器读写命令为单个周期内多个寄存器同时进行读或写操作，或者单个周期内仅有一寄存器进行读或写操作；
所述持续读写命令为连续进行多个周期的读或写操作，或者仅进行一个周期的读或写操作；
所述读写命令为读或写操作，其中读操作为读取寄存器中存储的调试信息，并将读取出的调试信息传输至CPU，写操作为从PCI-E内核中引出调试信息，并将引出的调试信息存储至寄存器。
在上述技术方案的基础上，所述查询命令具体包括：
进行多个周期的读或写操作，且每个周期内均有多个寄存器同时进行读或写操作；
进行多个周期的读或写操作，且每个周期内均有一个寄存器进行读或写操作；
进行一个周期的读或写操作，且该周期内有多个寄存器同时进行读或写操作；或者，
进行一个周期的读或写操作，且该周期内有且仅有一个寄存器进行读或写操作。
本发明提供一种PCI-E端点诊断***，包括：
诊断单元，其用于从PCI-E内核中引出调试信息并存储；
调试诊断接口，其用于将CPU的查询命令发送至诊断单元，诊断单元基于查询命令的类型，从PCI-E内核中引出相应的调试信息并存储，然后通过调试诊断接口将存储的调试信息发送至CPU。
在上述技术方案的基础上，所述调试信息包括Link Speed信息、Link Status信息、LTSSM状态信息、TLP状态信息和错包计数信息。
在上述技术方案的基础上，
所述诊断单元包括诊断逻辑模块和诊断接口模块；
所述诊断逻辑模块用于从PCI-E内核中引出调试信息，且诊断逻辑模块中创建有寄存器，所述寄存器用于存储从PCI-E内核中引出的调试信息；
所述诊断接口模块与CPU相连，诊断接口模块用于接收CPU通过调试诊断接口下发的查询命令，以及将寄存器中存储的调试信息通过调试诊断接口发送至CPU。
在上述技术方案的基础上，
所述查询命令包括寄存器读写命令、持续读写命令和读写命令；
所述寄存器读写命令包括单个周期内多个寄存器同时进行读或写操作，或者单个周期内仅有一寄存器进行读或写操作；
所述持续读写命令包括连续进行多个周期的读或写操作，或者仅进行一个周期的读或写操作；
所述读写命令为读或写操作，其中，读操作为读取寄存器中存储的调试信息，并将读取出的调试信息传输至CPU，写操作为从PCI-E内核中引出调试信息，并将引出的调试信息存储至寄存器。
在上述技术方案的基础上，所述诊断单元基于查询命令，从PCI-E内核中引出调试信息并存储，然后通过调试诊断接口将存储的调试信息发送至CPU，具体过程包括，
诊断单元接收CPU发送的查询命令；
基于查询命令中的寄存器读写命令要求、持续读写命令要求和读写命令要求，从PCI-E内核中引出调试信息并存储；
通过调试诊断接口将存储的调试信息发送至CPU。
与现有技术相比，本发明的优点在于：通过在端点器件中设置与PCI-E内核相连的诊断单元，并通过调试诊断接口建立与CPU相连的链路，无论PCI-E原有链路是否连通，诊断单元获取的调试信息均可通过调试诊断接口新建的链路发送至CPU，实现对PCI-E端点的调试和故障诊断。
附图说明
图1为本发明实施例中一种PCI-E端点诊断***的结构示意图；
图2为本发明实施例中寄存器存储调试信息的示意图；
图3为本发明实施例中一种PCI-E端点诊断方法的流程图。
具体实施方式
本发明实施例提供一种PCI-E端点诊断***，无论PCI-E链路是否连通，均可获取到PCI-E链路的调试信息，实现对PCI-E端点的调试和故障诊断。本发明实施例还相应的提供了一种PCI-E端点诊断方法。
参见图1所示，本发明实施例提供的一种PCI-E端点诊断***的一实施例，包括诊断单元和调试诊断接口。
在PCI-E链路示意图中，CPU包括源控制器和诊断接口，端点器件包括PCI-ESerDes，PCI-E内核，以及其它功能模块，通常情况下，CPU通过PCI-E interface(接口)链路与端点器件通讯。本发明实施例中，在端点器件中设置诊断单元，诊断单元连接PCI-E内核，且诊断单元还通过调试诊断接口与CPU相连，具体与CPU的诊断接口相连，诊断单元直接与PCI-E内核相连，通过调试诊断接口新建与CPU连接的链路，无论PCI-E原有链路是否连通，诊断单元获取的调试信息通过调试诊断接口均可直接发送至CPU。
本发明实施例中，诊断单元用于从PCI-E内核中引出调试信息并存储；调试诊断接口用于将CPU的查询命令发送至诊断单元，诊断单元基于查询命令的类型，从PCI-E内核中引出相应的调试信息并存储，然后通过调试诊断接口将存储的调试信息发送至CPU。调试信息包括Link Speed(链路速度)信息、Link Status(链路状态)信息、LTSSM状态信息、TLP状态信息和错包计数信息。
本发明实施例的PCI-E端点诊断***，通过在端点器件中新建与PCI-E内核相连的诊断单元，并通过调试诊断接口建立与CPU相连的链路，无论PCI-E原有链路是否连通，诊断单元获取的调试信息均可通过调试诊断接口新建的链路发送至CPU，实现对PCI-E端点的调试和故障诊断。
可选地，在图1对应实施例的基础上，本发明实施例提供的一种PCI-E端点诊断***的第一个可选实施例中，诊断单元包括诊断逻辑模块和诊断接口模块。诊断逻辑模块用于从PCI-E内核中引出调试信息，且诊断逻辑模块中创建有寄存器，寄存器用于存储从PCI-E内核中引出的调试信息。诊断接口模块与CPU相连，诊断接口模块用于接收CPU通过调试诊断接口下发的查询命令，以及将寄存器中存储的调试信息通过调试诊断接口发送至CPU。
寄存器为64个，分别为1个标志寄存器、32个实时寄存器和31个历史寄存器，且每个寄存器的内存大小均为8bit。64个寄存器中每个寄存器所存储的具体调试信息，可参见图2所示。
可选地，在上述一种PCI-E端点诊断***第一个可选实施例的基础上，本发明实施例提供的一种PCI-E端点诊断***的第二个可选实施例中，查询命令包括寄存器读写命令、持续读写命令和读写命令；寄存器读写命令包括单个周期内多个寄存器同时进行读或写操作，或者单个周期内仅有一寄存器进行读或写操作；持续读写命令包括连续进行多个周期的读或写操作，或者仅进行一个周期的读或写操作；读写命令为读或写操作，其中，读操作为读取寄存器中存储的调试信息，并将读取出的调试信息传输至CPU，写操作为从PCI-E内核中引出调试信息，并将引出的调试信息存储至寄存器。单个周期内多个寄存器同时进行读或写操作，其中，多个寄存器可以为8个，即8个寄存器同时进行读或写操作。
诊断单元基于查询命令，从PCI-E内核中引出调试信息并存储，然后通过调试诊断接口将存储的调试信息发送至CPU，具体过程包括，
诊断单元接收CPU发送的查询命令；
基于查询命令中的寄存器读写命令要求、持续读写命令要求和读写命令要求，从PCI-E内核中引出调试信息并存储；
通过调试诊断接口将存储的调试信息发送至CPU。
其中，基于查询命令中的寄存器读写命令要求、持续读写命令要求和读写命令要求，具体为：
进行多个周期的读或写操作，且每个周期内均有多个寄存器同时进行读或写操作，多个周期连续进行，例如在一个周期内，8个寄存器同时进行读或写操作，然后在下一个周期里，另外8个寄存器同时进行读或写操作，以此类推；或者
进行多个周期的读或写操作，且每个周期内均有一个寄存器同时进行读或写操作，多个周期连续进行，例如在一个周期内，1个寄存器同时进行读或写操作，然后在下一个周期里，另外1个寄存器同时进行读或写操作，以此类推；或者
进行一个周期的读或写操作，且该周期内有多个寄存器同时进行读或写操作；或者，
进行一个周期的读或写操作，且该周期内有且仅有一个寄存器进行读或写操作。
例如，寄存器读写命令为单个周期内多个寄存器同时进行读或写操作，持续读写命令要求为连续进行多个周期的读或写操作，读写命令要求为读，则连续进行多个周期的读操作，且单个周期内多个寄存器同时进行读操作。
参见图3所示，本发明实施例提供的一种PCI-E端点诊断方法，包括以下步骤：
S1：设置与端点器件的PCI-E内核连接的诊断单元，且诊断单元通过调试诊断接口与CPU相连；
S2：CPU通过调试诊断接口下发查询命令至诊断单元。调试信息包括Link Speed信息、Link Status信息、LTSSM状态信息、TLP状态信息和错包计数信息。
S3：根据查询命令的类型，诊断单元相应从PCI-E内核中引出调试信息并进行存储；
S4：通过调试诊断接口，诊断单元将存储的调试信息发送至CPU。
具体的，诊断单元包括诊断逻辑模块和诊断接口模块。诊断逻辑模块用于从PCI-E内核中引出调试信息，且诊断逻辑模块中创建有寄存器，寄存器用于存储从PCI-E内核中引出的调试信息；诊断接口模块与CPU相连，诊断接口模块用于接收CPU通过调试诊断接口下发的查询命令，以及将寄存器中存储的调试信息通过调试诊断接口发送至CPU。
本发明实施例的PCI-E端点诊断***，通过在端点器件中新建与PCI-E内核相连的诊断单元，并通过调试诊断接口建立与CPU相连的链路，无论PCI-E原有链路是否连通，诊断单元获取的调试信息均可通过调试诊断接口新建的链路发送至CPU，实现对PCI-E端点的调试和故障诊断。
可选地，在上述一种PCI-E端点诊断方法实施例的基础上，本发明实施例提供的一种PCI-E端点诊断方法的第一个可选实施例中，寄存器为64个，分别为1个标志寄存器、32个实时寄存器和31个历史寄存器。
查询命令包括寄存器读写命令、持续读写命令和读写命令三种类型；寄存器读写命令为单个周期内多个寄存器同时进行读或写操作，或者单个周期内仅有一寄存器进行读或写操作；持续读写命令为连续进行多个周期的读或写操作，或者仅进行一个周期的读或写操作；读写命令为读或写操作，其中读操作为读取寄存器中存储的调试信息，并将读取出的调试信息传输至CPU，写操作为从PCI-E内核中引出调试信息，并将引出的调试信息存储至寄存器。
查询命令具体包括：
进行多个周期的读或写操作，且每个周期内均有多个寄存器同时进行读或写操作；
进行多个周期的读或写操作，且每个周期内均有一个寄存器同时进行读或写操作；
进行一个周期的读或写操作，且该周期内有多个寄存器同时进行读或写操作；或者，
进行一个周期的读或写操作，且该周期内有且仅有一个寄存器进行读或写操作。
本发明不局限于上述实施方式，对于本技术领域的普通技术人员来说，在不脱离本发明原理的前提下，还可以做出若干改进和润饰，这些改进和润饰也视为本发明的保护范围之内。本说明书中未作详细描述的内容属于本领域专业技术人员公知的现有技术。
Claims (10)
1.一种PCI-E端点诊断方法，其特征在于，包括以下步骤：
设置与端点器件的PCI-E内核连接的诊断单元，且诊断单元通过调试诊断接口与CPU相连；
CPU通过调试诊断接口下发查询命令至诊断单元；
根据查询命令的类型，诊断单元相应从PCI-E内核中引出调试信息并进行存储；
通过调试诊断接口，诊断单元将存储的调试信息发送至CPU。
2.如权利要求1所述的一种PCI-E端点诊断方法，其特征在于：所述调试信息包括LinkSpeed信息、Link Status信息、LTSSM状态信息、TLP状态信息和错包计数信息。
3.如权利要求1所述的一种PCI-E端点诊断方法，其特征在于：
所述诊断单元包括诊断逻辑模块和诊断接口模块；
所述诊断逻辑模块用于从PCI-E内核中引出调试信息，且诊断逻辑模块中创建有寄存器，所述寄存器用于存储从PCI-E内核中引出的调试信息；
所述诊断接口模块与CPU相连，诊断接口模块用于接收CPU通过调试诊断接口下发的查询命令，以及将寄存器中存储的调试信息通过调试诊断接口发送至CPU。
4.如权利要求1所述的一种PCI-E端点诊断方法，其特征在于：
所述查询命令包括寄存器读写命令、持续读写命令和读写命令三种类型；
所述寄存器读写命令为单个周期内多个寄存器同时进行读或写操作，或者单个周期内仅有一寄存器进行读或写操作；
所述持续读写命令为连续进行多个周期的读或写操作，或者仅进行一个周期的读或写操作；
所述读写命令为读或写操作，其中读操作为读取寄存器中存储的调试信息，并将读取出的调试信息传输至CPU，写操作为从PCI-E内核中引出调试信息，并将引出的调试信息存储至寄存器。
5.如权利要求4所述的一种PCI-E端点诊断方法，其特征在于，所述查询命令具体包括：
进行多个周期的读或写操作，且每个周期内均有多个寄存器同时进行读或写操作；
进行多个周期的读或写操作，且每个周期内均有一个寄存器进行读或写操作；
进行一个周期的读或写操作，且该周期内有多个寄存器同时进行读或写操作；或者，
进行一个周期的读或写操作，且该周期内有且仅有一个寄存器进行读或写操作。
6.一种PCI-E端点诊断***，其特征在于，包括：
诊断单元，其用于从PCI-E内核中引出调试信息并存储；
调试诊断接口，其用于将CPU的查询命令发送至诊断单元，诊断单元基于查询命令的类型，从PCI-E内核中引出相应的调试信息并存储，然后通过调试诊断接口将存储的调试信息发送至CPU。
7.如权利要求6所述的一种PCI-E端点诊断***，其特征在于：所述调试信息包括LinkSpeed信息、Link Status信息、LTSSM状态信息、TLP状态信息和错包计数信息。
8.如权利要求6所述的一种PCI-E端点诊断***，其特征在于：
所述诊断单元包括诊断逻辑模块和诊断接口模块；
所述诊断逻辑模块用于从PCI-E内核中引出调试信息，且诊断逻辑模块中创建有寄存器，所述寄存器用于存储从PCI-E内核中引出的调试信息；
所述诊断接口模块与CPU相连，诊断接口模块用于接收CPU通过调试诊断接口下发的查询命令，以及将寄存器中存储的调试信息通过调试诊断接口发送至CPU。
9.如权利要求6所述的一种PCI-E端点诊断***，其特征在于：
所述查询命令包括寄存器读写命令、持续读写命令和读写命令；
所述寄存器读写命令包括单个周期内多个寄存器同时进行读或写操作，或者单个周期内仅有一寄存器进行读或写操作；
所述持续读写命令包括连续进行多个周期的读或写操作，或者仅进行一个周期的读或写操作；
所述读写命令为读或写操作，其中，读操作为读取寄存器中存储的调试信息，并将读取出的调试信息传输至CPU，写操作为从PCI-E内核中引出调试信息，并将引出的调试信息存储至寄存器。
10.如权利要求9所述的一种PCI-E端点诊断***，其特征在于，所述诊断单元基于查询命令，从PCI-E内核中引出调试信息并存储，然后通过调试诊断接口将存储的调试信息发送至CPU，具体过程包括，
诊断单元接收CPU发送的查询命令；
基于查询命令中的寄存器读写命令要求、持续读写命令要求和读写命令要求，从PCI-E内核中引出调试信息并存储；
通过调试诊断接口将存储的调试信息发送至CPU。
Priority Applications (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| CN201910735661.1A CN112346917A (zh) | 2019-08-09 | 2019-08-09 | 一种pci-e端点诊断***及方法 |
Applications Claiming Priority (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| CN201910735661.1A CN112346917A (zh) | 2019-08-09 | 2019-08-09 | 一种pci-e端点诊断***及方法 |
Publications (1)
| Publication Number | Publication Date |
|---|---|
| CN112346917A true CN112346917A (zh) | 2021-02-09 |
Family
ID=74366932
Family Applications (1)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| CN201910735661.1A Pending CN112346917A (zh) | 2019-08-09 | 2019-08-09 | 一种pci-e端点诊断***及方法 |
Country Status (1)
| Country | Link |
|---|---|
| CN (1) | CN112346917A (zh) |
Citations (6)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| CN101261601A (zh) * | 2008-04-25 | 2008-09-10 | 浙江大学 | 一种微处理器调试方法及所用的微处理器调试模块 |
| CN102591760A (zh) * | 2011-09-07 | 2012-07-18 | 上海大学 | 基于长短扫描链与jtag接口的片上调试电路 |
| CN102968364A (zh) * | 2012-11-16 | 2013-03-13 | 中国航天科技集团公司第九研究院第七七一研究所 | 一种基于通用调试接口的SoC硬件调试器 |
| CN103618618A (zh) * | 2013-11-13 | 2014-03-05 | 福建星网锐捷网络有限公司 | 基于分布式pcie***的线卡故障恢复方法及相关设备 |
| CN105700967A (zh) * | 2016-01-08 | 2016-06-22 | 华为技术有限公司 | 一种外设部件内部互联PCIe设备及其检测方法 |
| CN108027755A (zh) * | 2015-10-23 | 2018-05-11 | 英特尔Ip公司 | 支持采用外部输入/输出接口对测试、调试或追踪信息的传递的装置、***和方法 |
-
2019
- 2019-08-09 CN CN201910735661.1A patent/CN112346917A/zh active Pending
Patent Citations (6)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| CN101261601A (zh) * | 2008-04-25 | 2008-09-10 | 浙江大学 | 一种微处理器调试方法及所用的微处理器调试模块 |
| CN102591760A (zh) * | 2011-09-07 | 2012-07-18 | 上海大学 | 基于长短扫描链与jtag接口的片上调试电路 |
| CN102968364A (zh) * | 2012-11-16 | 2013-03-13 | 中国航天科技集团公司第九研究院第七七一研究所 | 一种基于通用调试接口的SoC硬件调试器 |
| CN103618618A (zh) * | 2013-11-13 | 2014-03-05 | 福建星网锐捷网络有限公司 | 基于分布式pcie***的线卡故障恢复方法及相关设备 |
| CN108027755A (zh) * | 2015-10-23 | 2018-05-11 | 英特尔Ip公司 | 支持采用外部输入/输出接口对测试、调试或追踪信息的传递的装置、***和方法 |
| CN105700967A (zh) * | 2016-01-08 | 2016-06-22 | 华为技术有限公司 | 一种外设部件内部互联PCIe设备及其检测方法 |
Similar Documents
| Publication | Publication Date | Title |
|---|---|---|
| EP2237162B1 (en) | PCI.Express communication system and communication method thereof | |
| US7757020B2 (en) | Point-to-point link negotiation method and apparatus | |
| CN104050144B (zh) | 改善有效链路带宽的完成组合 | |
| CN105573951B (zh) | 一种针对数据流传输的ahb总线接口*** | |
| US10282341B2 (en) | Method, apparatus and system for configuring a protocol stack of an integrated circuit chip | |
| CN108595353A (zh) | 一种基于PCIe总线的控制数据传输的方法及装置 | |
| US9239808B2 (en) | Serial interface for FPGA prototyping | |
| CN105243044B (zh) | 基于串口的管理***及管理方法 | |
| KR101679333B1 (ko) | 트랜잭션 계층 패킷의 싱글 엔드형 통신을 위한 방법, 장치 및 시스템 | |
| KR102420530B1 (ko) | 대체 프로토콜 선택 | |
| CN104901859A (zh) | 一种axi/pcie总线转换装置 | |
| US20070088874A1 (en) | Offload engine as processor peripheral | |
| CN111092830B (zh) | 一种pcie交换芯片端口配置***和方法 | |
| US5680113A (en) | Dynamic address assignments to serially connected devices | |
| CN104102160B (zh) | 一种can总线信号收发解析工具 | |
| US9542251B2 (en) | Error detection on a low pin count bus | |
| US7461321B2 (en) | Error detection | |
| CN115437978A (zh) | 高速***组件互连接口装置及其操作方法 | |
| WO2020259339A1 (zh) | 总线监控装置及方法、存储介质、电子装置 | |
| CN101727375B (zh) | 新世代周边连接接口的测试***及其测试方法 | |
| CN112346917A (zh) | 一种pci-e端点诊断***及方法 | |
| US20060005061A1 (en) | Data protection system | |
| CN114448780B (zh) | 一种基于pcie接口的以太网控制器异常处理***和方法 | |
| CN115904844A (zh) | 一种用于打印boot信息的uart仿真模型及其工作方法 | |
| CN102402494A (zh) | Xgmii接口数据处理方法及装置以及芯片间双向握手的方法 |
Legal Events
| Date | Code | Title | Description |
|---|---|---|---|
| PB01 | Publication | ||
| PB01 | Publication | ||
| SE01 | Entry into force of request for substantive examination | ||
| SE01 | Entry into force of request for substantive examination | ||
| RJ01 | Rejection of invention patent application after publication | ||
| RJ01 | Rejection of invention patent application after publication |
Application publication date: 20210209 |