CN112332847A - 一种应用于逐次逼近型模数转换器的两电平开关方法 - Google Patents

一种应用于逐次逼近型模数转换器的两电平开关方法 Download PDF

Info

Publication number
CN112332847A
CN112332847A CN202011430523.1A CN202011430523A CN112332847A CN 112332847 A CN112332847 A CN 112332847A CN 202011430523 A CN202011430523 A CN 202011430523A CN 112332847 A CN112332847 A CN 112332847A
Authority
CN
China
Prior art keywords
dac
capacitor
ref
gnd
capacitor array
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Granted
Application number
CN202011430523.1A
Other languages
English (en)
Other versions
CN112332847B (zh
Inventor
吴建辉
黄毅
罗斯婕
周畅
黄琳琳
李红
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Southeast University
Original Assignee
Southeast University
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Southeast University filed Critical Southeast University
Priority to CN202011430523.1A priority Critical patent/CN112332847B/zh
Publication of CN112332847A publication Critical patent/CN112332847A/zh
Application granted granted Critical
Publication of CN112332847B publication Critical patent/CN112332847B/zh
Active legal-status Critical Current
Anticipated expiration legal-status Critical

Links

Images

Classifications

    • H—ELECTRICITY
    • H03—ELECTRONIC CIRCUITRY
    • H03M—CODING; DECODING; CODE CONVERSION IN GENERAL
    • H03M1/00—Analogue/digital conversion; Digital/analogue conversion
    • H03M1/12—Analogue/digital converters
    • H03M1/34—Analogue value compared with reference values
    • H03M1/38—Analogue value compared with reference values sequentially only, e.g. successive approximation type
    • H03M1/46—Analogue value compared with reference values sequentially only, e.g. successive approximation type with digital/analogue converter for supplying reference values to converter
    • H03M1/466—Analogue value compared with reference values sequentially only, e.g. successive approximation type with digital/analogue converter for supplying reference values to converter using switched capacitors

Landscapes

  • Engineering & Computer Science (AREA)
  • Theoretical Computer Science (AREA)
  • Analogue/Digital Conversion (AREA)

Abstract

本发明公开了一种应用于逐次逼近型模数转换器的两电平开关方法，方法包括对输入信号VIP和VIN，经N次比较后，得到N位数字码，分为采样和转换两个阶段，采样阶段输入信号VIP和VIN通过采样开关连接到上下电容阵列的顶极板，各电容底极板连接到对应电压；转换阶段比较器对上下电容阵列顶极板电压进行MSB位至LSB位的比较，得到相应数字码以控制各电容底极板的状态；经N次比较得到N位数字码。本发明首次切换产生±Vref的电压变化，将电容阵列参考电压Vref缩减为一般方法的一半；引入的浮置状态三步转换之内被解除以简化控制逻辑；仅LSB位引入0.5LSB的共模电平偏移。对比传统开关算法，本发明减小99.51％的DAC功耗，节省75％的电容面积，对ADC其他模块的要求也没有提高。

Description

一种应用于逐次逼近型模数转换器的两电平开关方法
技术领域
本发明涉及一种应用于逐次逼近型模数转换器的两电平开关方法，属于SARADC的电荷重分配型CDAC技术领域。
背景技术
电荷重分配型SARADC由于高度数字化，与先进工艺兼容，高能效等特点广泛应用于便携设备、医疗器械和物联网等领域。在它的各个模块中，CDAC是最耗能的一个部分，在SARADC进行模数转换的时候，CDAC会进行电容切换产生所需要的参考电压，过程中会产生动态的开关功耗。
在已有的研究中，提出了多种开关算法来减小CDAC的开关功耗。但是，它们在降低开关功耗的同时提高了复位功耗、共模电平漂移[1]、多个比较器[2]以及复杂的控制逻辑[3]等，最终，要么由于复位功耗的提高导致CDAC功耗的降低并不理想，要么对其他模块，如比较器的设计指标提出了更高的要求，这就意味着CDAC开关功耗的降低是以CDAC本身复位功耗或者其他模块功耗的提高为代价的。因此，这些开关算法[1-3]对SARADC整体功耗的降低未必具有积极意义。
[1]Z.Zhu et al.:‘A0.6-V 38-nW 9.4-ENOB 20-kS/s SARADC in 0.18-CMOSformedical implant devices’,IEEE Transactions on Circuits and Systems-I.,2015,62,(9),pp.2167-2176
[2]S.-E.Hsieh and C.-C.Hsieh.:‘A0.44-fJ/conversion-step 11-bit 600-kS/s SARADC with semi-restingDAC’,IEEE Journal ofSolid-State Circuits.,2018,53,(9),pp.2595-2603
[3]C.H.Kuo and C.E.Hsieh.:‘Floating capacitor switching SARADC’.Electronics Letters,2011,47，(13),742-743
发明内容
技术问题：本发明所要解决的技术问题在于，针对SARADC的设计，提出一种应用于逐次逼近型模数转换器的两电平开关方法，仅使用两个电平来对开关算法的能量效率(包括复位功耗)、电容面积、共模电平偏移和所需控制逻辑复杂度进行更好的折中，使得本开关算法在降低CDAC功耗的同时不会对ADC其他模块有较高的要求。不同于大多数已发表的开关方法，本发明第一次切换可以在电容顶极板产生±Vref的电压变化，因此，在相同量程条件下，电容阵列的参考电压Vref仅为其他开关算法的一半，利用复位开关和浮置电容技术使得复位功耗为零，且浮置电容在三步切换之内会切换到参考电平，简化了控制逻辑，减小了DAC的功耗；仅在最后一位的判决上采用单端切换的开关算法，节省了电容面积，降低了共模电平漂移。
技术方案：本发明的一种应用于逐次逼近型模数转换器的两电平开关方法具体采用以下技术方案解决上述技术问题：
该方法基于的模数转换器，包括采样开关、复位开关、电容阵列、比较器和数字控制逻辑，其中电容阵列包括完全相同的上电容阵列和下电容阵列；输入信号VIP通过采样开关连接到上电容阵列的顶极板，输入信号VIN通过采样开关连接到下电容阵列的顶极板；上电容阵列的顶极板与比较器同相输入端相连，下电容阵列的顶极板与比较器的反相输入端相连，在两个电容阵列的顶极板，采样时连接到不同参考电压的子电容阵列之间存在一个复位开关，此开关在采样阶段会经历从打开到闭合两个阶段；比较器的差分输出端通过数字控制逻辑后产生控制信号来控制上下电容阵列的底极板开关，使上下电容阵列的底极板连接到对应电压、合并、***和浮置；
所述上、下电容阵列均包括两个子电容阵列；其中，上电容阵列的两个子电容阵列分别命名为DACP1和DACP0；下电容阵列的两个子电容阵列分别命名为DACN1和DACN0，每一个子电容阵列由一个最高位电容CN-4以及N-6个高位电容、次低位电容C1、最低位电容C0以及dummy电容Cd组成，各电容大小为：Ci＝2iC，其中0≤i≤N-4,dummy电容Cd＝C，其中N表示模数转换器的位数，C为单位电容大小；
本方法包括对于输入信号VIP和VIN，经过模数转换器的N次比较后，得到N位数字输出码，分为采样和转换两个阶段。
其中：
所述开关方法的采样和转换两个阶段，具体包括以下步骤：
步骤A、采样阶段
输入信号VIP和VIN通过采样开关分别连接到上电容阵列和下电容阵列的顶极板，此时，复位开关处于打开状态，然后上电容阵列的子电容阵列DACP1的所有电容底极板连接到Vref参考电压，而上电容阵列的子电容阵列DACP0的所有电容底极板连接到gnd；下电容阵列的子电容阵列DACN1的所有电容底极板连接到gnd，而下电容阵列的子电容阵列DACN0的所有电容底极板连接到Vref参考电压；完成上述连接之后，复位开关进入闭合状态，复位开关的断开与闭合是为了实现零复位功耗；
步骤B、转换阶段
步骤B1，将模数转换器的采样开关断开，然后比较器直接对保持在上下电容阵列顶极板的输入信号VIP和VIN进行比较，得出最高有效位DN-1，根据数字码DN-1控制上下电容阵列中电容底极板的连接关系；
步骤B2，比较器(4)通过比较从步骤B1获取的上下电容阵列顶极板电压，得出数字码DN-2，根据数字码DN-1DN-2控制上下电容阵列中电容底极板的连接关系；
步骤B3，比较器(4)通过比较从步骤B2获取的上下电容阵列顶极板电压，得出数字码DN-3，根据数字码DN-1DN-2和DN-3控制上下电容阵列中电容底极板的连接关系；
步骤B4，比较器(4)通过比较从步骤B3获取的上下电容阵列顶极板电压，得出数字码DK，其中1≤K≤N-4，根据数字码DN-1和DK控制上下电容阵列中电容底极板的连接关系；且重复步骤B4，直至得出数字码D1；
步骤B5，根据数字码DN-1和D1控制上下电容阵列中电容底极板的连接关系，比较器通过比较此时的上下电容阵列顶极板电压，得出数字码D0。
所述步骤B1，根据数字码DN-1控制上下电容阵列中电容底极板的连接关系具体为；
情况一：若DN-1＝1，DACP0和DACN0的所有电容底极板由gnd和Vref变为浮置状态，此次转换过程中不再对DACP0和DACN0进行其他操作，DACP1和DACN1的最高位电容和次高位底极板由Vref和gnd变为浮置状态，DACP1和DACN1中其他电容底极板合并，这样整个DAC的差分电压将减少Vref；
情况二：若DN-1＝0，DACP1和DACN1的所有电容底极板由Vref和gnd变为浮置状态，此次转换过程中不再对DACP1和DACN1进行其他操作，DACP0和DACN0的最高位电容和次高位底极板由gnd和Vref变为浮置状态，DACP0和DACN0中其他电容底极板合并，这样整个DAC的差分电压将增加Vref。
所述步骤B2，根据数字码DN-1和DN-2控制上下电容阵列中电容底极板的连接关系，具体为：
情况一：若DN-1DN-2＝11，DACP1的次高位电容由浮置连接到gnd，而DACN1的次高位电容由浮置连接到Vref参考电压，这样整个DAC的差分电压将减少0.5Vref；
情况二：若DN-1DN-2＝10，DACP1的次高位电容由浮置连接到Vref参考电压，而DACN1的次高位电容由浮置连接到gnd，这样整个DAC的差分电压将增加0.5Vref；
情况三：若DN-1DN-2＝01，DACP0的次高位电容由浮置连接到gnd，而DACN0的次高位电容由浮置连接到Vref参考电压，这样整个DAC的差分电压将减少0.5Vref；
情况四：若DN-1DN-2＝00，DACP0的次高位电容由浮置连接到Vref参考电压，而DACN0的次高位电容由浮置连接到gnd，这样整个DAC的差分电压将增加0.5Vref。
所述步骤B3，根据数字码DN-1、DN-2和DN-3控制上下电容阵列中电容底极板的连接关系，具体为：
情况一：若DN-1DN-2DN-3＝111，DACP1的最高位电容连接到gnd，DACN1的最高位电容连接到Vref参考电压，这样整个DAC的差分电压将减小0.25Vref；
情况二：若DN-1DN-2DN-3＝110，DACP1的最高位电容和DACN1的最高位电容底极板合并，这样整个DAC的差分电压将增加0.25Vref；
情况三：若DN-1DN-2DN-3＝101，DACP1的最高位电容和DACN1的最高位电容底极板合并，这样整个DAC的差分电压将减小0.25Vref；
情况四：若DN-1DN-2DN-3＝100，DACP1的最高位电容连接到Vref参考电压，DACN1的最高位电容连接到gnd，这样整个DAC的差分电压将增加0.25Vref；
情况五：若DN-1DN-2DN-3＝011，DACP0的最高位电容连接到gnd，DACN0的最高位电容连接到Vref参考电压，这样整个DAC的差分电压将减小0.25Vref；
情况六：若DN-1DN-2DN-3＝010，DACP0的最高位电容和DACN0的最高位电容底极板合并，这样整个DAC的差分电压将增加0.25Vref；
情况七：若DN-1DN-2DN-3＝001，DACP0的最高位电容和DACN0的最高位电容底极板合并，这样整个DAC的差分电压将减小0.25Vref；
情况八：若DN-1DN-2DN-3＝000，DACP0的最高位电容连接到Vref参考电压，DACN0的最高位电容连接到gnd，这样整个DAC的差分电压将增加0.25Vref。
所述步骤B4，根据数字码DN-1和DK控制上下电容阵列中电容底极板的连接关系，具体为：
情况一：若DN-1Dk＝11，DACP1的电容CK-2解除合并状态并连接到gnd，DACN1的电容CK-2解除合并状态并连接到Vref参考电压，这样整个DAC的差分电压将减小2(K-N+1)Vref；
情况二：若DN-1Dk＝10,，DACP1的电容CK-2解除合并状态并连接到Vref参考电压，DACN1的电容CK-2解除合并状态并连接到gnd，这样整个DAC的差分电压将增加2(K-N+1)Vref；
情况三：若DN-1Dk＝01，DACP0的电容CK-2解除合并状态并连接到gnd，DACN0的电容CK-2解除合并状态并连接到Vref参考电压，这样整个DAC的差分电压将减小2(K-N+1)Vref；
情况四：若DN-1Dk＝00,，DACP0的电容CK-2解除合并状态并连接到Vref参考电压，DACN0的电容CK-2解除合并状态并连接到gnd，这样整个DAC的差分电压将增加2(K-N+1)Vref；
其中，N为模数转换器位数，K为当前所得数字码的序数，且1≤K≤N-4，即，在步骤B4中将从高到低依次得到DN-4到D1等多个数字码。
所述步骤B5，根据数字码DN-1和D1控制上下电容阵列中电容底极板的连接关系，具体为：
情况一：若DN-1D1＝11，DACP1的dummy电容解除合并状态并连接到gnd，DACN1的dummy电容解除合并状态并保持浮置，这样整个DAC的差分电压将减少2(2-N)Vref；
情况二：若DN-1D1＝10，DACP1的dummy电容解除合并状态并保持浮置，DACN1的dummy电容解除合并状态并连接到gnd，这样整个DAC的差分电压将增加2(2-N)Vref；
情况三：若DN-1D1＝01，DACP0的dummy电容解除合并状态并连接到gnd，DACN0的dummy电容解除合并状态并保持浮置，这样整个DAC的差分电压将减小2(2-N)Vref；
情况四：若DN-1D1＝00，DACP0的dummy电容解除合并状态并保持浮置，DACN0的dummy电容解除合并状态并连接到gnd，这样整个DAC的差分电压将增加2(2-N)Vref；
其中，N为模数转换器位数。
有益效果：本发明采用上述技术方案，能产生如下技术效果：
1.本发明提出的适用于SAR ADC的两电平开关方法第一次切换可以在电容顶极板产生±Vref的电压变化，因此，在相同量程条件下，电容阵列的参考电压Vref仅为其他开关算法的一半，大幅降低开关功耗，同时，利用复位开关和浮置电容技术使得复位功耗为零；且浮置电容在三步切换之内会切换到参考电平，简化了控制逻辑；最后一位的单端切换减小电容面积的同时仅引入0.5LSB的共模电平偏移。与传统的开关算法相比，本发明不但能够降低99.51％的电容DAC的功耗，节省75％的电容面积，而且对其他模块的要求也没有提高，进一步提升了SAR ADC整体的能效。
附图说明
图1为本发明方法实现10位分辨率采用的SARADC的结构示意图。
图2为本发明方法应用于6位SARADC的开关切换示意图。
图3为本发明方法应用于10位SARADC的开关切换能耗随ADC输出码变化的MATLAB仿真结果图(为了方便比较，图中的V为包括Vcm-based开关算法在内的大多数开关算法的CDAC参考电压)。
具体实施方式
下面结合说明书附图对本发明的实施方式进行描述。
本发明设计了一种适用于低功耗SARADC电容阵列的floating开关切换方式，该方法基于的10位SARADC的结构如图1所示，包括采样开关、复位开关、电容阵列、比较器和数字控制逻辑。其中电容阵列包括完全相同的上电容阵列和下电容阵列；输入信号VIP通过采样开关连接到上电容阵列的顶极板，输入信号VIN通过采样开关连接到下电容阵列的顶极板；上电容阵列的顶极板与比较器同相输入端相连，下电容阵列的顶极板与比较器的反相输入端相连，在两个电容阵列的顶极板，采样时连接到不同参考电压的子电容阵列之间存在一个复位开关，此开关在采样阶段会经历从打开到闭合两个阶段；比较器的差分输出端通过数字控制逻辑后产生控制信号来控制上下电容阵列的底极板开关，使上下电容阵列的底极板连接到对应电压、合并、***和浮置；
所述上下电容阵列均包括两个子电容阵列。其中，上电容阵列的两个子电容阵列分别命名为DACP1和DACP0；下电容阵列的两个子电容阵列分别命名为DACN1和DACN0。每一个子电容阵列由一个最高位电容CN-4以及N-6个高位电容、次低位电容C1、最低位电容C0以及dummy电容Cd组成，各电容大小为：Ci＝2iCu，其中0≤i≤N-4,dummy电容Cd＝Cu，其中N表示模数转换器的位数，Cu为单位电容大小；
本方法包括对于输入信号VIP和VIN，经过模数转换器的N次比较后，得到N位数字输出码，分为采样和转换两个阶段，具体包括以下步骤：
步骤A、采样阶段
输入信号VIP和VIN通过采样开关分别连接到上电容阵列和下电容阵列的顶极板。此时，复位开关处于打开状态，然后上电容阵列的子电容阵列DACP1的所有电容底极板连接到Vref参考电压，而上电容阵列的子电容阵列DACP0的所有电容底极板连接到gnd；下电容阵列的子电容阵列DACN1的所有电容底极板连接到gnd，而下电容阵列的子电容阵列DACN0的所有电容底极板连接到Vref参考电压；完成上述连接之后，复位开关进入闭合状态，复位开关的断开与闭合是为了实现零复位功耗；
步骤B、转换阶段
步骤B1，将模数转换器的采样开关断开，然后比较器直接对保持在上下电容阵列顶极板的输入信号VIP和VIN进行MSB位比较，得出数字码DN-1，根据数字码DN-1控制上下电容阵列中电容底极板的连接关系；
情况一：若DN-1＝1，DACP0和DACN0的所有电容底极板由gnd和Vref变为浮置状态，此次转换过程中不再对DACP0和DACN0进行其他操作，DACP1和DACN1的最高位电容和次高位底极板由Vref和gnd变为浮置状态，DACP1和DACN1中其他电容底极板合并。这样整个DAC的差分电压将减少Vref；
情况二：若DN-1＝0，DACP1和DACN1的所有电容底极板由Vref和gnd变为浮置状态，此次转换过程中不再对DACP1和DACN1进行其他操作，DACP0和DACN0的最高位电容和次高位底极板由gnd和Vref变为浮置状态，DACP0和DACN0中其他电容底极板合并。这样整个DAC的差分电压将增加Vref；
步骤B2，比较器通过比较从步骤B1获取的上下电容阵列顶极板电压，得出数字码DN-2，根据数字码DN-1DN-2控制上下电容阵列中电容底极板的连接关系；
情况一：若DN-1DN-2＝11，DACP1的次高位电容由浮置连接到gnd，而DACN1的次高位电容由浮置连接到Vref参考电压。这样整个DAC的差分电压将减少0.5Vref；
情况二：若DN-1DN-2＝10，DACP1的次高位电容由浮置连接到Vref参考电压，而DACN1的次高位电容由浮置连接到gnd。这样整个DAC的差分电压将增加0.5Vref；
情况三：若DN-1DN-2＝01，DACP0的次高位电容由浮置连接到gnd，而DACN0的次高位电容由浮置连接到Vref参考电压。这样整个DAC的差分电压将减少0.5Vref；
情况四：若DN-1DN-2＝00，DACP0的次高位电容由浮置连接到Vref参考电压，而DACN0的次高位电容由浮置连接到gnd。这样整个DAC的差分电压将增加0.5Vref；
步骤B3，比较器通过比较从步骤B2获取的上下电容阵列顶极板电压，得出数字码DN-3，根据数字码DN-1DN-2和DN-3控制上下电容阵列中电容底极板的连接关系；
情况一：若DN-1DN-2DN-3＝111，DACP1的最高位电容连接到gnd，DACN1的最高位电容连接到Vref参考电压，这样整个DAC的差分电压将减小0.25Vref；
情况二：若DN-1DN-2DN-3＝110，DACP1的最高位电容和DACN1的最高位电容底极板合并，这样整个DAC的差分电压将增加0.25Vref；
情况三：若DN-1DN-2DN-3＝101，DACP1的最高位电容和DACN1的最高位电容底极板合并，这样整个DAC的差分电压将减小0.25Vref；
情况四：若DN-1DN-2DN-3＝100，DACP1的最高位电容连接到Vref参考电压，DACN1的最高位电容连接到gnd，这样整个DAC的差分电压将增加0.25Vref；
情况五：若DN-1DN-2DN-3＝011，DACP0的最高位电容连接到gnd，DACN0的最高位电容连接到Vref参考电压，这样整个DAC的差分电压将减小0.25Vref；
情况六：若DN-1DN-2DN-3＝010，DACP0的最高位电容和DACN0的最高位电容底极板合并，这样整个DAC的差分电压将增加0.25Vref；
情况七：若DN-1DN-2DN-3＝001，DACP0的最高位电容和DACN0的最高位电容底极板合并，这样整个DAC的差分电压将减小0.25Vref；
情况八：若DN-1DN-2DN-3＝000，DACP0的最高位电容连接到Vref参考电压，DACN0的最高位电容连接到gnd，这样整个DAC的差分电压将增加0.25Vref；
步骤B4，比较器通过比较从步骤B3获取的上下电容阵列顶极板电压，得出数字码DK，其中1≤K≤N-4，根据数字码DN-1和DK控制上下电容阵列中电容底极板的连接关系；且重复步骤B4，直至得出数字码D1；
情况一：若DN-1Dk＝11，DACP1的电容CK-2解除合并状态并连接到gnd，DACN1的电容CK-2解除合并状态并连接到Vref参考电压，这样整个DAC的差分电压将减小2(K-N+1)Vref；
情况二：若DN-1Dk＝10,，DACP1的电容CK-2解除合并状态并连接到Vref参考电压，DACN1的电容CK-2解除合并状态并连接到gnd，这样整个DAC的差分电压将增加2(K-N+1)Vref；
情况三：若DN-1Dk＝01，DACP0的电容CK-2解除合并状态并连接到gnd，DACN0的电容CK-2解除合并状态并连接到Vref参考电压，这样整个DAC的差分电压将减小2(K-N+1)Vref；
情况四：若DN-1Dk＝00,，DACP0的电容CK-2解除合并状态并连接到Vref参考电压，DACN0的电容CK-2解除合并状态并连接到gnd，这样整个DAC的差分电压将增加2(K-N+1)Vref；
步骤B5，根据数字码DN-1和D1控制上下电容阵列中电容底极板的连接关系，比较器通过比较此时的上下电容阵列顶极板电压，得出数字码D0。
情况一：若DN-1D1＝11，DACP1的dummy电容解除合并状态并连接到gnd，DACN1的dummy电容解除合并状态并保持浮置，这样整个DAC的差分电压将减少2(2-N)Vref；
情况二：若DN-1D1＝10，DACP1的dummy电容解除合并状态并保持浮置，DACN1的dummy电容解除合并状态并连接到gnd，这样整个DAC的差分电压将增加2(2-N)Vref；
情况三：若DN-1D1＝01，DACP0的dummy电容解除合并状态并连接到gnd，DACN0的dummy电容解除合并状态并保持浮置，这样整个DAC的差分电压将减小2(2-N)Vref；
情况四：若DN-1D1＝00，DACP0的dummy电容解除合并状态并保持浮置，DACN0的dummy电容解除合并状态并连接到gnd，这样整个DAC的差分电压将增加2(2-N)Vref；1.因此，本发明方法的比较器的差分输出端通过数字控制逻辑后产生控制信号来控制上下电容阵列的底极板开关，使连接到对应的参考电压、合并、***和浮置。通过对其核心模块电容阵列的特殊构建并结合所提出的新的两电平开关算法，能够大大降低转换过程中的DAC部分的功耗，节省电容面积和减小共模电平漂移。
下面结合一个实例对本发明做具体的说明，由于DN-1＝1和DN-1＝0两种情况下，MSB到LSB位的量化拨电容的过程是完全对称的，为避免叙述累赘，假设DN-1＝1，图2所示为本发明实施例的6bit SARADC的具体转换过程：
步骤A、采样阶段
输入信号VIP和VIN通过采样开关分别连接到上电容阵列和下电容阵列的顶极板。此时，复位开关处于打开状态，然后上电容阵列的子电容阵列DACP1的所有电容底极板连接到Vref参考电压，而上电容阵列的子电容阵列DACP0的所有电容底极板连接到gnd；下电容阵列的子电容阵列DACN1的所有电容底极板连接到gnd，而下电容阵列的子电容阵列DACN0的所有电容底极板连接到Vref参考电压；完成上述连接之后，复位开关进入闭合状态，复位开关的断开与闭合是为了实现零复位功耗；
步骤B、转换阶段
步骤B1，将模数转换器的采样开关断开，然后比较器直接对保持在上下电容阵列顶极板的输入信号VIP和VIN进行MSB位比较，得出数字码D5，根据数字码D5控制上下电容阵列中电容底极板的连接关系；
由于D5＝1，DACP0和DACN0的所有电容底极板由gnd和Vref变为浮置状态，此次转换过程中不再对DACP0和DACN0进行其他操作，DACP1和DACN1的最高位电容和次高位底极板由Vref和gnd变为浮置状态，DACP1和DACN1中其他电容底极板合并。这样整个DAC的差分电压将减少Vref；
步骤B2，比较器通过比较从步骤B1获取的上下电容阵列顶极板电压，得出数字码D4，根据数字码D5D4控制上下电容阵列中电容底极板的连接关系；
情况一：若D5D4＝11，DACP1的次高位电容由浮置连接到gnd，而DACN1的次高位电容由浮置连接到Vref参考电压。这样整个DAC的差分电压将减少0.5Vref；
情况二：若D5D4＝10，DACP1的次高位电容由浮置连接到Vref参考电压，而DACN1的次高位电容由浮置连接到gnd。这样整个DAC的差分电压将增加0.5Vref；
步骤B3，比较器通过比较从步骤B2获取的上下电容阵列顶极板电压，得出数字码D3，根据数字码D5D4和D3控制上下电容阵列中电容底极板的连接关系；
情况一：若D5D4D3＝111，DACP1的最高位电容连接到gnd，DACN1的最高位电容连接到Vref参考电压，这样整个DAC的差分电压将减小0.25Vref；
情况二：若D5D4D3＝110，DACP1的最高位电容和DACN1的最高位电容底极板合并，这样整个DAC的差分电压将增加0.25Vref；
情况三：若D5D4D3＝101，DACP1的最高位电容和DACN1的最高位电容底极板合并，这样整个DAC的差分电压将减小0.25Vref；
情况四：若D5D4D3＝100，DACP1的最高位电容连接到Vref参考电压，DACN1的最高位电容连接到gnd，这样整个DAC的差分电压将增加0.25Vref；
步骤B4，比较器通过比较从步骤B3获取的上下电容阵列顶极板电压，得出数字码DK，其中1≤K≤2，根据数字码D5DK控制上下电容阵列中电容底极板的连接关系；且重复步骤B4，直至得出数字码D1；
情况一：若DN-1Dk＝11，DACP1的电容CK-2解除合并状态并连接到gnd，DACN1的电容CK-2解除合并状态并连接到Vref参考电压，这样整个DAC的差分电压将减小2(K-5)Vref；
情况二：若DN-1Dk＝10,，DACP1的电容CK-2解除合并状态并连接到Vref参考电压，DACN1的电容CK-2解除合并状态并连接到gnd，这样整个DAC的差分电压将增加2(K-5)Vref；
步骤B5，根据数字码D5和D1控制上下电容阵列中电容底极板的连接关系，比较器通过比较此时的上下电容阵列顶极板电压，得出数字码D0。
情况一：若D5D1＝11，DACP1的dummy电容解除合并状态并连接到gnd，DACN1的dummy电容解除合并状态并保持浮置，这样整个DAC的差分电压将减少2(-4)Vref；
情况二：若D5D1＝10，DACP1的dummy电容解除合并状态并保持浮置，DACN1的dummy电容解除合并状态并连接到gnd，这样整个DAC的差分电压将增加2(-4)Vref；
如图3所示，是本发明应用于10位SAR ADC的开关与复位功耗随ADC输出码变化的MATLAB仿真结果图，本发明不但能够降低99.51％的电容DAC的功耗，节省75％的电容面积，而且对其他模块的要求也没有提高，进一步提升了SAR ADC整体的能效。
综上，本发明方法利用第一次切换的±Vref的电压变化，以及复位开关和浮置电容技术，通过灵活的开关切换，降低CDAC开关功耗的同时进一步提升了SAR ADC整体的能效。
上面结合附图对本发明的实施方式作了详细说明，但是本发明并不限于上述实施方式，在本领域普通技术人员所具备的知识范围内，还可以在不脱离本发明宗旨的前提下做出各种变化。

Claims (7)

1.一种应用于逐次逼近型模数转换器的两电平开关方法，其特征在于，该方法基于的模数转换器，包括采样开关(1)、复位开关(2)、电容阵列(3)、比较器(4)和数字控制逻辑(5)，其中电容阵列(3)包括完全相同的上电容阵列(3-1)和下电容阵列(3-2)；输入信号VIP通过采样开关(1)连接到上电容阵列(3-1)的顶极板，输入信号VIN通过采样开关(1)连接到下电容阵列(3-2)的顶极板；上电容阵列(3-1)的顶极板与比较器(4)同相输入端相连，下电容阵列(3-2)的顶极板与比较器(4)的反相输入端相连，在两个电容阵列的顶极板，采样时连接到不同参考电压的子电容阵列之间存在一个复位开关(2)，此开关在采样阶段会经历从打开到闭合两个阶段；比较器的差分输出端通过数字控制逻辑后产生控制信号来控制上下电容阵列的底极板开关，使上下电容阵列的底极板连接到对应电压、合并、***和浮置；
所述上、下电容阵列均包括两个子电容阵列；其中，上电容阵列的两个子电容阵列分别命名为DACP1和DACP0；下电容阵列的两个子电容阵列分别命名为DACN1和DACN0，每一个子电容阵列由一个最高位电容CN-4以及N-6个高位电容、次低位电容C1、最低位电容C0以及dummy电容Cd组成，各电容大小为：Ci＝2iC，其中0≤i≤N-4,dummy电容Cd＝C，其中N表示模数转换器的位数，C为单位电容大小；
本方法包括对于输入信号VIP和VIN，经过模数转换器的N次比较后，得到N位数字输出码，分为采样和转换两个阶段。
2.根据权利要求1所述的应用于逐次逼近型模数转换器的两电平开关方法，其特征在于：所述开关方法的采样和转换两个阶段，具体包括以下步骤：
步骤A、采样阶段
输入信号VIP和VIN通过采样开关分别连接到上电容阵列和下电容阵列的顶极板，此时，复位开关处于打开状态，然后上电容阵列的子电容阵列DACP1的所有电容底极板连接到Vref参考电压，而上电容阵列的子电容阵列DACP0的所有电容底极板连接到gnd；下电容阵列的子电容阵列DACN1的所有电容底极板连接到gnd，而下电容阵列的子电容阵列DACN0的所有电容底极板连接到Vref参考电压；完成上述连接之后，复位开关进入闭合状态，复位开关的断开与闭合是为了实现零复位功耗；
步骤B、转换阶段
步骤B1，将模数转换器的采样开关断开，然后比较器直接对保持在上下电容阵列顶极板的输入信号VIP和VIN进行比较，得出最高有效位DN-1，根据数字码DN-1控制上下电容阵列中电容底极板的连接关系；
步骤B2，比较器(4)通过比较从步骤B1获取的上下电容阵列顶极板电压，得出数字码DN-2，根据数字码DN-1DN-2控制上下电容阵列中电容底极板的连接关系；
步骤B3，比较器(4)通过比较从步骤B2获取的上下电容阵列顶极板电压，得出数字码DN-3，根据数字码DN-1DN-2和DN-3控制上下电容阵列中电容底极板的连接关系；
步骤B4，比较器(4)通过比较从步骤B3获取的上下电容阵列顶极板电压，得出数字码DK，其中1≤K≤N-4，根据数字码DN-1和DK控制上下电容阵列中电容底极板的连接关系；且重复步骤B4，直至得出数字码D1；
步骤B5，根据数字码DN-1和D1控制上下电容阵列中电容底极板的连接关系，比较器通过比较此时的上下电容阵列顶极板电压，得出数字码D0。
3.根据权利要求1所述的应用于逐次逼近型模数转换器的两电平开关方法，其特征在于：所述步骤B1，根据数字码DN-1控制上下电容阵列中电容底极板的连接关系具体为；
情况一：若DN-1＝1，DACP0和DACN0的所有电容底极板由gnd和Vref变为浮置状态，此次转换过程中不再对DACP0和DACN0进行其他操作，DACP1和DACN1的最高位电容和次高位底极板由Vref和gnd变为浮置状态，DACP1和DACN1中其他电容底极板合并，这样整个DAC的差分电压将减少Vref；
情况二：若DN-1＝0，DACP1和DACN1的所有电容底极板由Vref和gnd变为浮置状态，此次转换过程中不再对DACP1和DACN1进行其他操作，DACP0和DACN0的最高位电容和次高位底极板由gnd和Vref变为浮置状态，DACP0和DACN0中其他电容底极板合并，这样整个DAC的差分电压将增加Vref。
4.根据权利要求1所述的应用于逐次逼近型模数转换器的两电平开关方法，其特征在于：所述步骤B2，根据数字码DN-1和DN-2控制上下电容阵列中电容底极板的连接关系，具体为：
情况一：若DN-1DN-2＝11，DACP1的次高位电容由浮置连接到gnd，而DACN1的次高位电容由浮置连接到Vref参考电压，这样整个DAC的差分电压将减少0.5Vref；
情况二：若DN-1DN-2＝10，DACP1的次高位电容由浮置连接到Vref参考电压，而DACN1的次高位电容由浮置连接到gnd，这样整个DAC的差分电压将增加0.5Vref；
情况三：若DN-1DN-2＝01，DACP0的次高位电容由浮置连接到gnd，而DACN0的次高位电容由浮置连接到Vref参考电压，这样整个DAC的差分电压将减少0.5Vref；
情况四：若DN-1DN-2＝00，DACP0的次高位电容由浮置连接到Vref参考电压，而DACN0的次高位电容由浮置连接到gnd，这样整个DAC的差分电压将增加0.5Vref。
5.根据权利要求1所述应用于逐次逼近型模数转换器的两电平开关方法，其特征在于：所述步骤B3，根据数字码DN-1、DN-2和DN-3控制上下电容阵列中电容底极板的连接关系，具体为：
情况一：若DN-1DN-2DN-3＝111，DACP1的最高位电容连接到gnd，DACN1的最高位电容连接到Vref参考电压，这样整个DAC的差分电压将减小0.25Vref；
情况二：若DN-1DN-2DN-3＝110，DACP1的最高位电容和DACN1的最高位电容底极板合并，这样整个DAC的差分电压将增加0.25Vref；
情况三：若DN-1DN-2DN-3＝101，DACP1的最高位电容和DACN1的最高位电容底极板合并，这样整个DAC的差分电压将减小0.25Vref；
情况四：若DN-1DN-2DN-3＝100，DACP1的最高位电容连接到Vref参考电压，DACN1的最高位电容连接到gnd，这样整个DAC的差分电压将增加0.25Vref；
情况五：若DN-1DN-2DN-3＝011，DACP0的最高位电容连接到gnd，DACN0的最高位电容连接到Vref参考电压，这样整个DAC的差分电压将减小0.25Vref；
情况六：若DN-1DN-2DN-3＝010，DACP0的最高位电容和DACN0的最高位电容底极板合并，这样整个DAC的差分电压将增加0.25Vref；
情况七：若DN-1DN-2DN-3＝001，DACP0的最高位电容和DACN0的最高位电容底极板合并，这样整个DAC的差分电压将减小0.25Vref；
情况八：若DN-1DN-2DN-3＝000，DACP0的最高位电容连接到Vref参考电压，DACN0的最高位电容连接到gnd，这样整个DAC的差分电压将增加0.25Vref。
6.根据权利要求1所述应用于逐次逼近型模数转换器的两电平开关方法，其特征在于：所述步骤B4，根据数字码DN-1和DK控制上下电容阵列中电容底极板的连接关系，具体为：
情况一：若DN-1Dk＝11，DACP1的电容CK-2解除合并状态并连接到gnd，DACN1的电容CK-2解除合并状态并连接到Vref参考电压，这样整个DAC的差分电压将减小2(K-N+1)Vref；
情况二：若DN-1Dk＝10,，DACP1的电容CK-2解除合并状态并连接到Vref参考电压，DACN1的电容CK-2解除合并状态并连接到gnd，这样整个DAC的差分电压将增加2(K-N+1)Vref；
情况三：若DN-1Dk＝01，DACP0的电容CK-2解除合并状态并连接到gnd，DACN0的电容CK-2解除合并状态并连接到Vref参考电压，这样整个DAC的差分电压将减小2(K-N+1)Vref；
情况四：若DN-1Dk＝00,，DACP0的电容CK-2解除合并状态并连接到Vref参考电压，DACN0的电容CK-2解除合并状态并连接到gnd，这样整个DAC的差分电压将增加2(K-N+1)Vref；
其中，N为模数转换器位数，K为当前所得数字码的序数，且1≤K≤N-4，即，在步骤B4中将从高到低依次得到DN-4到D1等多个数字码。
7.根据权利要求1所述应用于逐次逼近型模数转换器的两电平开关方法，其特征在于：所述步骤B5，根据数字码DN-1和D1控制上下电容阵列中电容底极板的连接关系，具体为：
情况一：若DN-1D1＝11，DACP1的dummy电容解除合并状态并连接到gnd，DACN1的dummy电容解除合并状态并保持浮置，这样整个DAC的差分电压将减少2(2-N)Vref；
情况二：若DN-1D1＝10，DACP1的dummy电容解除合并状态并保持浮置，DACN1的dummy电容解除合并状态并连接到gnd，这样整个DAC的差分电压将增加2(2-N)Vref；
情况三：若DN-1D1＝01，DACP0的dummy电容解除合并状态并连接到gnd，DACN0的dummy电容解除合并状态并保持浮置，这样整个DAC的差分电压将减小2(2-N)Vref；
情况四：若DN-1D1＝00，DACP0的dummy电容解除合并状态并保持浮置，DACN0的dummy电容解除合并状态并连接到gnd，这样整个DAC的差分电压将增加2(2-N)Vref；
其中，N为模数转换器位数。
CN202011430523.1A 2020-12-07 2020-12-07 一种应用于逐次逼近型模数转换器的两电平开关方法 Active CN112332847B (zh)

Priority Applications (1)

Application Number Priority Date Filing Date Title
CN202011430523.1A CN112332847B (zh) 2020-12-07 2020-12-07 一种应用于逐次逼近型模数转换器的两电平开关方法

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
CN202011430523.1A CN112332847B (zh) 2020-12-07 2020-12-07 一种应用于逐次逼近型模数转换器的两电平开关方法

Publications (2)

Publication Number Publication Date
CN112332847A true CN112332847A (zh) 2021-02-05
CN112332847B CN112332847B (zh) 2024-03-15

Family

ID=74302265

Family Applications (1)

Application Number Title Priority Date Filing Date
CN202011430523.1A Active CN112332847B (zh) 2020-12-07 2020-12-07 一种应用于逐次逼近型模数转换器的两电平开关方法

Country Status (1)

Country Link
CN (1) CN112332847B (zh)

Cited By (2)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
CN113676184A (zh) * 2021-08-25 2021-11-19 东南大学 一种基于半休眠结构的逐次逼近模数转换器开关方法
TWI763524B (zh) * 2021-06-04 2022-05-01 瑞昱半導體股份有限公司 類比數位轉換器之操作方法

Citations (5)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
CN109039332A (zh) * 2018-06-14 2018-12-18 东南大学 一种逐次逼近型模数转换器及其低功耗开关算法
KR20190071536A (ko) * 2017-12-14 2019-06-24 광주과학기술원 연속근사 레지스터 아날로그 디지털 변환기 및 그것의 동작 방법
CN110012677A (zh) * 2017-05-22 2019-07-12 深圳市汇顶科技股份有限公司 电容式逐次逼近模数转换器
CN111371457A (zh) * 2020-03-12 2020-07-03 东南大学 一种模数转换器及应用于sar adc的三电平开关方法
CN111934689A (zh) * 2020-09-23 2020-11-13 电子科技大学中山学院 一种高精度模数转换器及转换方法

Patent Citations (5)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
CN110012677A (zh) * 2017-05-22 2019-07-12 深圳市汇顶科技股份有限公司 电容式逐次逼近模数转换器
KR20190071536A (ko) * 2017-12-14 2019-06-24 광주과학기술원 연속근사 레지스터 아날로그 디지털 변환기 및 그것의 동작 방법
CN109039332A (zh) * 2018-06-14 2018-12-18 东南大学 一种逐次逼近型模数转换器及其低功耗开关算法
CN111371457A (zh) * 2020-03-12 2020-07-03 东南大学 一种模数转换器及应用于sar adc的三电平开关方法
CN111934689A (zh) * 2020-09-23 2020-11-13 电子科技大学中山学院 一种高精度模数转换器及转换方法

Cited By (3)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
TWI763524B (zh) * 2021-06-04 2022-05-01 瑞昱半導體股份有限公司 類比數位轉換器之操作方法
CN113676184A (zh) * 2021-08-25 2021-11-19 东南大学 一种基于半休眠结构的逐次逼近模数转换器开关方法
CN113676184B (zh) * 2021-08-25 2022-11-11 东南大学 一种基于半休眠结构的逐次逼近模数转换器开关方法

Also Published As

Publication number Publication date
CN112332847B (zh) 2024-03-15

Similar Documents

Publication Publication Date Title
CN105391451B (zh) 一种逐次逼近型模数转换器及其模数转换时开关切换方法
CN112583409B (zh) 一种应用于逐次逼近型模数转换器及其三电平开关方法
US8059022B2 (en) Digital-to-analog converter
US10135457B2 (en) Successive approximation register analog-digital converter having a split-capacitor based digital-analog converter
CN109039332B (zh) 一种逐次逼近型模数转换器及其低功耗开关算法
CN111371457B (zh) 一种模数转换器及应用于sar adc的三电平开关方法
US8441386B2 (en) Method to reduce voltage swing at comparator input of successive-approximations-register analog-to-digital converters
CN109194333B (zh) 一种复合结构逐次逼近模数转换器及其量化方法
US11418209B2 (en) Signal conversion circuit utilizing switched capacitors
CN111641413B (zh) 一种高能效sar adc的电容阵列开关方法
CN110198169B (zh) 一种适用于sar adc的自适应预测型低功耗开关方法
CN108306644B (zh) 基于10位超低功耗逐次逼近型模数转换器前端电路
CN110380730B (zh) 一种应用于低电压sar adc的电容阵列开关方法
KR20190071536A (ko) 연속근사 레지스터 아날로그 디지털 변환기 및 그것의 동작 방법
CN112332847B (zh) 一种应用于逐次逼近型模数转换器的两电平开关方法
CN111327324B (zh) 一种适用于逐次逼近型模数转换器的电容阵列结构
US8493260B2 (en) Successive approximation analog to digital converter
CN111786675B (zh) 一种基于动态追踪的电荷共享式模数转换器量化方法
CN108111171B (zh) 适用于差分结构逐次逼近型模数转换器单调式开关方法
CN110912558A (zh) 两步非对称交替单调切换的逐次逼近型模数转换器
Ma et al. A 10-bit 100-ms/s 5.23-mw sar adc in 0.18-μm cmos
CN108718197B (zh) 一种低功耗的sar adc电容阵列及其开关切换方法
CN112332846B (zh) 一种基于电荷回收的低电压sar adc开关切换方法
CN107395205B (zh) 基于非对称型差分电容阵列的逐次逼近型模数转换器
CN109936370B (zh) 一种应用于sar adc的低功耗开关算法

Legal Events

Date Code Title Description
PB01 Publication
PB01 Publication
SE01 Entry into force of request for substantive examination
SE01 Entry into force of request for substantive examination
GR01 Patent grant
GR01 Patent grant