CN112312654B - 一种嵌埋在玻璃介质中的无源器件结构及其制造方法 - Google Patents

一种嵌埋在玻璃介质中的无源器件结构及其制造方法 Download PDF

Info

Publication number
CN112312654B
CN112312654B CN202010819722.5A CN202010819722A CN112312654B CN 112312654 B CN112312654 B CN 112312654B CN 202010819722 A CN202010819722 A CN 202010819722A CN 112312654 B CN112312654 B CN 112312654B
Authority
CN
China
Prior art keywords
layer
glass substrate
dielectric layer
copper
passive device
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Active
Application number
CN202010819722.5A
Other languages
English (en)
Other versions
CN112312654A (zh
Inventor
陈先明
洪业杰
黄本霞
冯磊
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Nantong Yueya Semiconductor Co.,Ltd.
Original Assignee
Zhuhai Yueya Semiconductor Co ltd
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Zhuhai Yueya Semiconductor Co ltd filed Critical Zhuhai Yueya Semiconductor Co ltd
Priority to CN202010819722.5A priority Critical patent/CN112312654B/zh
Publication of CN112312654A publication Critical patent/CN112312654A/zh
Priority to KR1020210099056A priority patent/KR102657985B1/ko
Priority to JP2021126863A priority patent/JP7221343B2/ja
Priority to TW110129700A priority patent/TWI772142B/zh
Priority to US17/403,034 priority patent/US11503712B2/en
Application granted granted Critical
Publication of CN112312654B publication Critical patent/CN112312654B/zh
Active legal-status Critical Current
Anticipated expiration legal-status Critical

Links

Images

Classifications

    • H—ELECTRICITY
    • H05—ELECTRIC TECHNIQUES NOT OTHERWISE PROVIDED FOR
    • H05K—PRINTED CIRCUITS; CASINGS OR CONSTRUCTIONAL DETAILS OF ELECTRIC APPARATUS; MANUFACTURE OF ASSEMBLAGES OF ELECTRICAL COMPONENTS
    • H05K1/00—Printed circuits
    • H05K1/16—Printed circuits incorporating printed electric components, e.g. printed resistor, capacitor, inductor
    • H05K1/162—Printed circuits incorporating printed electric components, e.g. printed resistor, capacitor, inductor incorporating printed capacitors
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L23/00—Details of semiconductor or other solid state devices
    • H01L23/58—Structural electrical arrangements for semiconductor devices not otherwise provided for, e.g. in combination with batteries
    • H01L23/64—Impedance arrangements
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L23/00—Details of semiconductor or other solid state devices
    • H01L23/12—Mountings, e.g. non-detachable insulating substrates
    • H01L23/14—Mountings, e.g. non-detachable insulating substrates characterised by the material or its electrical properties
    • H01L23/15—Ceramic or glass substrates
    • H—ELECTRICITY
    • H05—ELECTRIC TECHNIQUES NOT OTHERWISE PROVIDED FOR
    • H05K—PRINTED CIRCUITS; CASINGS OR CONSTRUCTIONAL DETAILS OF ELECTRIC APPARATUS; MANUFACTURE OF ASSEMBLAGES OF ELECTRICAL COMPONENTS
    • H05K1/00—Printed circuits
    • H05K1/02—Details
    • H05K1/11—Printed elements for providing electric connections to or between printed circuits
    • H05K1/115—Via connections; Lands around holes or via connections
    • H—ELECTRICITY
    • H05—ELECTRIC TECHNIQUES NOT OTHERWISE PROVIDED FOR
    • H05K—PRINTED CIRCUITS; CASINGS OR CONSTRUCTIONAL DETAILS OF ELECTRIC APPARATUS; MANUFACTURE OF ASSEMBLAGES OF ELECTRICAL COMPONENTS
    • H05K1/00—Printed circuits
    • H05K1/16—Printed circuits incorporating printed electric components, e.g. printed resistor, capacitor, inductor
    • H05K1/165—Printed circuits incorporating printed electric components, e.g. printed resistor, capacitor, inductor incorporating printed inductors
    • H—ELECTRICITY
    • H05—ELECTRIC TECHNIQUES NOT OTHERWISE PROVIDED FOR
    • H05K—PRINTED CIRCUITS; CASINGS OR CONSTRUCTIONAL DETAILS OF ELECTRIC APPARATUS; MANUFACTURE OF ASSEMBLAGES OF ELECTRICAL COMPONENTS
    • H05K3/00—Apparatus or processes for manufacturing printed circuits
    • H05K3/0011—Working of insulating substrates or insulating layers
    • H05K3/0044—Mechanical working of the substrate, e.g. drilling or punching
    • H05K3/0047—Drilling of holes
    • H—ELECTRICITY
    • H05—ELECTRIC TECHNIQUES NOT OTHERWISE PROVIDED FOR
    • H05K—PRINTED CIRCUITS; CASINGS OR CONSTRUCTIONAL DETAILS OF ELECTRIC APPARATUS; MANUFACTURE OF ASSEMBLAGES OF ELECTRICAL COMPONENTS
    • H05K3/00—Apparatus or processes for manufacturing printed circuits
    • H05K3/02—Apparatus or processes for manufacturing printed circuits in which the conductive material is applied to the surface of the insulating support and is thereafter removed from such areas of the surface which are not intended for current conducting or shielding
    • H05K3/06—Apparatus or processes for manufacturing printed circuits in which the conductive material is applied to the surface of the insulating support and is thereafter removed from such areas of the surface which are not intended for current conducting or shielding the conductive material being removed chemically or electrolytically, e.g. by photo-etch process
    • H05K3/061—Etching masks
    • H05K3/064—Photoresists
    • H—ELECTRICITY
    • H05—ELECTRIC TECHNIQUES NOT OTHERWISE PROVIDED FOR
    • H05K—PRINTED CIRCUITS; CASINGS OR CONSTRUCTIONAL DETAILS OF ELECTRIC APPARATUS; MANUFACTURE OF ASSEMBLAGES OF ELECTRICAL COMPONENTS
    • H05K3/00—Apparatus or processes for manufacturing printed circuits
    • H05K3/40—Forming printed elements for providing electric connections to or between printed circuits
    • H05K3/4038—Through-connections; Vertical interconnect access [VIA] connections
    • H—ELECTRICITY
    • H05—ELECTRIC TECHNIQUES NOT OTHERWISE PROVIDED FOR
    • H05K—PRINTED CIRCUITS; CASINGS OR CONSTRUCTIONAL DETAILS OF ELECTRIC APPARATUS; MANUFACTURE OF ASSEMBLAGES OF ELECTRICAL COMPONENTS
    • H05K3/00—Apparatus or processes for manufacturing printed circuits
    • H05K3/46—Manufacturing multilayer circuits
    • H05K3/4644—Manufacturing multilayer circuits by building the multilayer layer by layer, i.e. build-up multilayer circuits
    • H—ELECTRICITY
    • H05—ELECTRIC TECHNIQUES NOT OTHERWISE PROVIDED FOR
    • H05K—PRINTED CIRCUITS; CASINGS OR CONSTRUCTIONAL DETAILS OF ELECTRIC APPARATUS; MANUFACTURE OF ASSEMBLAGES OF ELECTRICAL COMPONENTS
    • H05K3/00—Apparatus or processes for manufacturing printed circuits
    • H05K3/46—Manufacturing multilayer circuits
    • H05K3/4697—Manufacturing multilayer circuits having cavities, e.g. for mounting components
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2223/00—Details relating to semiconductor or other solid state devices covered by the group H01L23/00
    • H01L2223/58—Structural electrical arrangements for semiconductor devices not otherwise provided for
    • H01L2223/64—Impedance arrangements
    • H01L2223/66—High-frequency adaptations
    • H01L2223/6661—High-frequency adaptations for passive devices
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L28/00—Passive two-terminal components without a potential-jump or surface barrier for integrated circuits; Details thereof; Multistep manufacturing processes therefor
    • H01L28/40—Capacitors
    • H01L28/60—Electrodes
    • H—ELECTRICITY
    • H05—ELECTRIC TECHNIQUES NOT OTHERWISE PROVIDED FOR
    • H05K—PRINTED CIRCUITS; CASINGS OR CONSTRUCTIONAL DETAILS OF ELECTRIC APPARATUS; MANUFACTURE OF ASSEMBLAGES OF ELECTRICAL COMPONENTS
    • H05K1/00—Printed circuits
    • H05K1/02—Details
    • H05K1/03—Use of materials for the substrate
    • H05K1/0306—Inorganic insulating substrates, e.g. ceramic, glass
    • H—ELECTRICITY
    • H05—ELECTRIC TECHNIQUES NOT OTHERWISE PROVIDED FOR
    • H05K—PRINTED CIRCUITS; CASINGS OR CONSTRUCTIONAL DETAILS OF ELECTRIC APPARATUS; MANUFACTURE OF ASSEMBLAGES OF ELECTRICAL COMPONENTS
    • H05K1/00—Printed circuits
    • H05K1/02—Details
    • H05K1/11—Printed elements for providing electric connections to or between printed circuits
    • H05K1/115—Via connections; Lands around holes or via connections
    • H05K1/116—Lands, clearance holes or other lay-out details concerning the surrounding of a via
    • H—ELECTRICITY
    • H05—ELECTRIC TECHNIQUES NOT OTHERWISE PROVIDED FOR
    • H05K—PRINTED CIRCUITS; CASINGS OR CONSTRUCTIONAL DETAILS OF ELECTRIC APPARATUS; MANUFACTURE OF ASSEMBLAGES OF ELECTRICAL COMPONENTS
    • H05K2201/00—Indexing scheme relating to printed circuits covered by H05K1/00
    • H05K2201/03—Conductive materials
    • H05K2201/0302—Properties and characteristics in general
    • H05K2201/0317—Thin film conductor layer; Thin film passive component
    • H—ELECTRICITY
    • H05—ELECTRIC TECHNIQUES NOT OTHERWISE PROVIDED FOR
    • H05K—PRINTED CIRCUITS; CASINGS OR CONSTRUCTIONAL DETAILS OF ELECTRIC APPARATUS; MANUFACTURE OF ASSEMBLAGES OF ELECTRICAL COMPONENTS
    • H05K2201/00—Indexing scheme relating to printed circuits covered by H05K1/00
    • H05K2201/09—Shape and layout
    • H05K2201/09209—Shape and layout details of conductors
    • H05K2201/095—Conductive through-holes or vias
    • H05K2201/09545—Plated through-holes or blind vias without lands
    • H—ELECTRICITY
    • H05—ELECTRIC TECHNIQUES NOT OTHERWISE PROVIDED FOR
    • H05K—PRINTED CIRCUITS; CASINGS OR CONSTRUCTIONAL DETAILS OF ELECTRIC APPARATUS; MANUFACTURE OF ASSEMBLAGES OF ELECTRICAL COMPONENTS
    • H05K2203/00—Indexing scheme relating to apparatus or processes for manufacturing printed circuits covered by H05K3/00
    • H05K2203/10—Using electric, magnetic and electromagnetic fields; Using laser light
    • H05K2203/107—Using laser light

Landscapes

  • Engineering & Computer Science (AREA)
  • Microelectronics & Electronic Packaging (AREA)
  • Manufacturing & Machinery (AREA)
  • Ceramic Engineering (AREA)
  • Chemical & Material Sciences (AREA)
  • Power Engineering (AREA)
  • Computer Hardware Design (AREA)
  • General Physics & Mathematics (AREA)
  • Condensed Matter Physics & Semiconductors (AREA)
  • Inorganic Chemistry (AREA)
  • Physics & Mathematics (AREA)
  • Production Of Multi-Layered Print Wiring Board (AREA)
  • Parts Printed On Printed Circuit Boards (AREA)
  • Ceramic Capacitors (AREA)
  • Fixed Capacitors And Capacitor Manufacturing Machines (AREA)

Abstract

本申请公开了一种嵌埋在玻璃介质中的无源器件结构，所述结构包括玻璃基板和嵌埋在所述玻璃基板中的至少一个电容器，所述电容器包括上电极、电介质层和下电极，其中在所述玻璃基板的上表面开设有凹槽，所述电介质层覆盖在所述凹槽的表面上并且所述电介质层的面积大于所述凹槽的面积，所述上电极设置在所述电介质层上，所述电介质层与所述下电极通过贯穿所述玻璃基板的金属通孔柱连接。还公开了一种嵌埋在玻璃介质中的无源器件结构的制造方法。

Description

一种嵌埋在玻璃介质中的无源器件结构及其制造方法
技术领域
本发明涉及器件封装，具体涉及具有低损耗低延迟的嵌埋在玻璃介质中的无源器件结构及其制造方法。
背景技术
随着电子产业的蓬勃发展，电子产品也逐渐进入多功能、微型化和高性能的时代。越来越多的高密度、多功能和小型化的需求给封装和基板都带来了新的挑战，很多新的封装技术应运而生，包括嵌入式封装技术。
嵌入式封装技术是把电阻、电容器、电感器等无源器件甚或IC等有源器件嵌埋到封装基板内部，这种做法可以缩短元件相互之间的线路长度，改善电气特性，而且还能提高有效的印制电路板封装面积，减少大量的印制电路板板面的焊接点，从而提高封装的可靠性，并降低成本，是一种非常理想的高密度封装技术。
中国专利公报CN103985698B公开了一种复合电子结构，其中嵌入在聚合物基质中的至少一个电容器和至少一个电容器通过直立的铜通孔柱耦合连接，实现了嵌入式滤波器结构。
然而，上述结构存在以下缺点：1)电容器与电感器分布于垂直方向的不同叠层中，使得元器件尺寸小型化受到限制；2)电容器和电感器嵌埋在普通聚合物基质中，由于聚合物基质难以做到具有极低的介电常数Dk和介电损耗Df，导致存在信号损耗较大且电信号传输延迟时间较长的问题，不适合应用于高频产品；3)作为薄膜电容器，此类常规电容器结构往往会由于介电层较薄使得在恶劣工作环境中容易损坏，甚至上下电极间会发生离子迁移导致短路，使用寿命和可靠性较低；4)生产工艺需要反复层压聚合物电介质以形成嵌埋电容器和电感器的绝缘层，工艺复杂，流程繁琐，成本高。
因此，当前迫切需要具有低损耗、低延迟、小体积、高密度的无源器件嵌埋结构以应用于高频应用的电子、通讯等产业。
发明内容
本发明的一个目的是提供一种嵌埋在玻璃介质中的无源器件结构及其制造方法，以克服现有技术中的技术缺陷。
在本发明的第一方面，提供一种嵌埋在玻璃介质中的无源器件结构，所述结构包括玻璃基板和嵌埋在所述玻璃基板中的至少一个电容器，所述电容器包括上电极、电介质层和下电极，其中在所述玻璃基板的上表面开设有凹槽，所述电介质层覆盖在所述凹槽表面上并且所述电介质层的面积大于所述凹槽的面积，所述上电极设置在所述电介质层上，所述电介质层与所述下电极通过贯穿所述玻璃基板的金属通孔柱导通连接。
优选地，所述上电极的面积大于所述电介质层的面积。优选地，所述下电极的面积等于所述电介质层的面积。
在一些实施方案中，所述电介质层选自包括Ta2O5、TiO2、BaO4SrTi和 Al2O3的组别，但不限于此。
在一些实施方案中，所述上电极和所述下电极包括铜层，但不限于此，也可以包括例如铝、银、金、钛、铂等金属层。
优选地，所述金属通孔柱包括铜通孔柱。
在一些实施方案中，在所述玻璃基板的上下表面分别形成有第一线路层和第二线路层。优选地，所述第一线路层和所述第二线路层通过贯穿所述玻璃基板的铜通孔柱连通。
在一些实施方案中，所述封装结构还包括嵌埋在所述玻璃基板中的至少一个电感器。优选地，所述至少一个电感器包括嵌埋在所述玻璃基板内的环形铜柱。优选地，所述至少一个电容器和所述至少一个电感器通过所述第一线路层和/或所述第二线路层互连。
在本发明的第二方面，提供一种嵌埋在玻璃介质中的无源器件结构的制造方法，其中所述方法包括以下步骤：
A、在玻璃基板的上表面上形成凹槽；
B、在所述凹槽上施加电介质层，使得所述电介质层完全覆盖所述凹槽；
C、在所述玻璃基板的上表面和所述电介质层上形成第一种子层；
D、在所述第一种子层上形成第一线路层，所述第一线路层包括在所述电介质层上方的上电极；
E、在所述玻璃基板的下表面上开孔；
F、在所述玻璃基板的下表面上镀铜，形成填充所述开孔的铜通孔柱和在所述铜通孔柱下方的第二线路层，其中所述第二线路层包括与所述铜通孔柱导通的下电极。
在一些实施方案中，所述步骤A还包括：
a1、在所述玻璃基板的上表面上施加第一光刻胶层；
a2、对所述第一光刻胶层图案化形成凹槽图案；
a3、蚀刻所述凹槽图案，在所述玻璃基板上形成凹槽；
a4、移除所述第一光刻胶层。
优选地，所述步骤A还包括：
a5、在移除所述第一光刻胶层后，对所述玻璃基板进行激光钻孔，形成蚀刻引导孔。
在一些实施方案中，所述步骤B还包括：
b1、在所述玻璃基板的上表面溅射所述电介质层；
b2、在所述电介质层上施加薄铜层；
b3、在所述薄铜层上的预定位置形成蚀刻阻挡层；
b4、蚀刻所述薄铜层和所述电介质层；
b5、移除所述蚀刻阻挡层。
优选地，步骤b3还包括：在所述薄铜层上施加第二光刻胶层，经曝光显影形成所述蚀刻阻挡层。
在一些实施方案中，步骤D包括：
d1、在所述第一种子层上施加第三光刻胶层，经曝光显影形成第一图案；
d2、在所述第一线路层图案中电镀形成第一线路层；
d3、移除所述第三光刻胶层；
d4、蚀刻所述第一种子层。
在一些实施方案中，步骤E还包括：
e1、在所述玻璃基板的上表面上施加保护层；
e2、对所述蚀刻引导孔进行蚀刻形成开孔，在所述玻璃基板的下方暴露出所述电介质层。
在一些实施方案中，步骤F还包括：
f1、在所述玻璃基板的上表面上施加保护层；
f2、在所述玻璃基板的下表面上施加第二种子层；
f3、在所述第二种子层上施加第四光刻胶层，经曝光显影形成第二图案；
f4、在所述第二线路层图案中电镀形成第二线路层和填充所述开孔的铜通孔柱，其中所述第二线路层包括与所述铜通孔柱导通的下电极；
f5、移除所述第四光刻胶层和所述保护层。
优选地，所述电介质层选自包括Ta2O5、TiO2、BaO4SrTi和Al2O3的组别，但不限于此。
在一些实施方案中，步骤F还包括：在所述玻璃基板的开孔中电镀铜形成至少一个电感器，其中所述至少一个电容器和所述至少一个电感器通过所述第一线路层和/或所述第二线路层互连。
附图说明
为了更好地理解本发明并示出本发明的实施方式，纯粹以举例的方式参照附图。
现在具体参照附图，必须强调的是，具体图示仅为示例且出于示意性讨论本发明优选实施方案的目的，提供图示的原因是确信附图是最有用且易于理解本发明的原理和概念的说明。就此而言，没有试图将本发明的结构细节以超出对本发明基本理解所必需的详细程度来图示。在附图中：
图1是根据一个实施方案的嵌埋在玻璃介质中的无源器件结构的侧视示意图；
图2(a)至(u)示意性地示出图1的无源器件结构的制造步骤所获得的中间结构的示意图。
具体实施方式
为使本发明的目的、技术方案和优点更加清楚明白，以下结合具体实施方案，并参照附图，对本发明进一步详细说明。
需要说明的是，本文中所有使用“第一”和“第二”的表述均是为了区分两个相同名称非相同的实体或者非相同的参量，可见“第一”“第二”仅为了表述的方便，不应理解为对本发明实施方案的限定。此外，为了表达的清楚，术语“上”和“下”均以附图中所示方位进行表述。
参考图1，示出根据一个实施方案的嵌埋在玻璃介质中的无源器件嵌埋结构100的侧视图。如图1所示，嵌埋结构100包括玻璃基板110和嵌埋在玻璃基板110中的至少一个电容器120，电容器120包括上电极121、电介质层122和下电极123。在玻璃基板110的上表面上开设有凹槽112，电介质层 122覆盖在凹槽112的表面上并且电介质层122的面积大于凹槽112的面积，使得电介质层112完全覆盖凹槽112并由此在凹槽112的边缘形成玻璃台阶114。在电介质层122上形成有上电极121，在电介质层122的下方形成有与电介质层122接触的金属通孔柱130，在玻璃基板110的下表面上形成有下电极123，下电极123与贯穿玻璃基板110的金属通孔柱130导通连接。
结构上选择玻璃凹槽112的原因在于，利用玻璃凹槽112制作电容器 120的电介质层122，可以防止金属电极沿电介质层122边缘发生离子迁移。由于玻璃台阶结构的存在，能够阻止电容器上下电极之间发生离子迁移，提升了电容器的可靠性。
优选地，上电极121的面积大于电介质层122的面积，下电极123的面积小于电介质层122的面积，优选下电极123的面积等于凹槽112的面积，使得下电极123完全对应于凹槽112。
电介质层122可以是陶瓷电介质，例如Ta2O5、TiO2、BaO4SrTi或 Al2O3。
上电极121和下电极123可以是铜层，也可以包括例如铝、银、金、钛、铂等金属层。
优选地，金属通孔柱130为铜通孔柱。
优选地，在玻璃基板110的上下表面上可以分别形成第一线路层141和第二线路层142。优选地，第一线路层141和第二线路层142通过贯穿玻璃基板110的铜柱140导通连接。
优选地，上电极121与第一线路层141形成在同一层中，下电极123与第二线路层142形成在同一层中。也就是说，上电极121和下电极123可以分别包括在第一线路层141和第二线路层143中，以形成互连电路。
优选地，嵌埋结构100还可以包括嵌埋在玻璃基板110中的至少一个电感器150。至少一个电感器150可以包括嵌入在玻璃基板110内的环形铜柱 154。例如，电感器150可以包括通过蚀刻玻璃基板110形成的芯体152和围绕芯体152的环形铜柱154。优选地，至少一个电容器120和至少一个电感器150通过第一线路层141和/或第二线路层143彼此互连，以实现例如滤波器的功能。
该嵌埋结构100可以继续增层以叠加构建附加线路层形成多层互连结构，形成封装上封装(PoP)的结构。
图2(a)-2(n)示出图1的嵌入式嵌埋结构100的制造方法步骤得到的中间结构的示意图。
参考图2(a)，从玻璃基板110起始，作为绝缘层。由此，本发明直接利用玻璃基板110作为起始绝缘层，可以大大简化现有技术中利用框架或在临时承载件上构建嵌埋器件的绝缘层的步骤。而且，由于玻璃介质具有极低的介电常数Dk和介电损耗Df，能够显著改善嵌入的电容器和电感器等无源器件的信号损耗和信号延迟，特别适合应用于高频信号产品。
参考图2(b)，在玻璃基板110的上下表面上施加光刻胶层170，例如贴干膜，通过曝光显影在玻璃基板110的上表面上形成图案开窗。
参考图2(c)，在上下表面的干膜保护下，对玻璃基板110进行蚀刻，形成玻璃凹槽(cavity)112。然后，进行退膜，移除上下表面上的干膜170。
玻璃基板110通常是厚度为50-500微米的薄片玻璃，以传统工艺的机械切割和钻孔方式加工薄片玻璃通常引起微裂隙和内应力残存，这些因素会导致产品质量下降甚至元件的失效。特别是由于玻璃基材的易碎特性，使得高孔径板厚比结构加工难以实现，或者加工速度太慢而成本过高。本发明采用激光诱导深度蚀刻技术(LIDE)分两步在玻璃基板上形成贯通孔。首先，根据设计图形对加工玻璃进行选择性激光改性，通过激光改变被加工材料在全厚度范围的光化学属性，使其可以在接下来的工艺中进行有选择性的化学蚀刻。然后，对玻璃基板进行化学蚀刻，由于改性区域的被蚀刻速度远远高于未被改性过的材料，因此可以通过精确控制玻璃基板在蚀刻槽内的时间以恰好产生设计需求的结构尺寸。
参考图2(d)，进行激光诱导深度蚀刻技术(LIDE)的第一步，在玻璃基板110的预定开孔位置进行选择性激光改性，形成激光改性区132，在附图中以竖直的细线表示。
参考图2(e)，接着，在玻璃基板110的上表面和凹槽112上溅射电介质层122，例如五氧化二钽层。
参考图2(f)，在电介质层122上淀积一层铜层124，以提高电介质层122 与金属层的附着力。
参考图2(g)，在玻璃基板110的上下表面上施加光刻胶层171，例如贴干膜，并且在在上表面上进行图案转移，通过曝光显影在对应于凹槽112的位置处形成蚀刻阻挡层。
参考图2(h)，蚀刻掉暴露的铜层124，例如可以使用湿法蚀刻。
参考图2(i)，移除暴露的电介质层122。
参考图2(j)，剥除光刻胶层171，得到在玻璃基板110的凹槽112上的电介质层122。
接着，参考图2(k)，在玻璃基板110的上表面上建立种子层126。种子层126可以包括钛、镍、钒、铜、铝、钨、铬、银和金中的至少一种。
然后，参考图2(l)，在玻璃基板110的上下表面上施加光刻胶层172，例如贴干膜。通过曝光显影，在玻璃基板110的上表面上形成第一图案145。下表面的干膜则固化保护玻璃基板110的下表面。
接着，参考图2(m)，在第一图案145中电镀铜，形成第一线路层141。在该步骤中，同时形成包括在第一线路层141中的上电极121。上电极121 覆盖在电介质层122上，并且面积通常大于电介质层122的面积。
然后，参考图2(n)，剥除玻璃基板110的上下表面上的光刻胶层172。
参考图2(o)，在玻璃基板110的上表面上施加保护层180，例如可以是保护干膜，以在对玻璃基板110的下表面进行加工时保护上表面的第一线路层141。
参考图2(p)，进行激光诱导深度蚀刻技术(LIDE)的第二步，对玻璃基板110进行引导式蚀刻，形成贯通玻璃通孔(TGV)。通常，可以采用湿法蚀刻，即将上表面被保护的玻璃基板110侵入蚀刻液中，由于被激光改性的玻璃区域被蚀刻速度远高于未改性区域，从而被引导在改性区域进行玻璃蚀刻，形成预定的通孔132。蚀刻也可以采用干法蚀刻，例如，可以采用感应耦合等离子体(ICP)干法蚀刻技术进行蚀刻。
参考图2(q)，在通过激光诱导深度蚀刻形成通孔132之后，在玻璃基板 110的下表面上施加种子层128。种子层126可以包括钛、镍、钒、铜、铝、钨、铬、银和金中的至少一种。种子层128不仅覆盖玻璃基板110的下表面，也覆盖通孔132的内表面。
参考图2(r)，在种子层128上施加光刻胶层173，例如贴干膜。通过曝光显影，在玻璃基板110的下表面上形成第二图案146。
然后，参考图2(s)，在玻璃基板110的下表面上的第二图案146中进行线路电镀铜，形成第二线路层143。在该步骤中，同时形成包括在第二线路层143中的下电极123，以及填充通孔132的铜通孔柱130。下电极123的面积优选等于电介质层122的面积。优选地，还可以同时形成导通连接第一线路层141和第二电路层143的导通铜柱140。优选地，还可以同时形成嵌入在玻璃基板110中的至少一个电感器150。电感器150可以通过在玻璃基板 110中蚀刻形成围绕芯体152的通孔，并填充该通孔形成围绕芯体152的环形铜柱154形成。电感器150可以通过第一线路层141和/或第二线路层143 接入电路中，由此可以实现由电容器120和电感器150构成的滤波器功能。由于可以将电容器和电感器制作在嵌埋结构的同一水平叠层内，缩短了信号传输路径，在降低寄生电感的同时，又大幅度缩小了电容电感结构的空间，能够满足未来元器件小型化的需求。
接着，参考图2(t)，移除玻璃基板110的下表面上的光刻胶层(干膜) 173，然后蚀刻移除暴露的种子层128。最后，移除玻璃基板110的上表面上的保护层(保护干膜)180。
最后，参考图2 (u)，可以在玻璃基板110的上下表面上施加阻焊层190，在第一线路层141和第二线路层143上形成暴露的金属开窗。作为替代方案，还可以在玻璃基板110的第一线路层141和第二线路层143上通过继续层压绝缘层和形成线路层的方式进行增层，从而得到多层互连的嵌埋结构。此外，还可以对暴露的金属开窗进行金属表面处理，形成金属保护层192，例如可以包括有机保焊膜(OSP)或化学镀镍钯浸金(ENEPIG)，以防止线路层金属表面氧化。
玻璃基板110可以是大规模面板以同时形成器件封装阵列，在制程最后可以对面板封装阵列进行分割，以得到单个封装体。分割或切割可以使用旋转锯片或其它切割技术来实现，例如采用激光器。
通过优选实施方式的示例，本领域技术人员能够认识到本发明已经解决了现有技术中的缺点，实现了出乎意料的技术效果。
本发明通过直接以玻璃介质作为载板和绝缘层，极大地简化了现有技术中采用框架或无框架方法实现在绝缘层中嵌埋无源器件如电容器、电感器的流程工艺，显著降低了工艺成本。而且，本发明可以将电容器和电感器制作在同一水平叠层内，缩短了信号传输路径，在降低寄生电感的同时，又大幅度缩小了电容电感结构的空间，满足了未来元器件小型化的需求。此外，本发明利用玻璃凹槽制作电容器的电介质层，利用玻璃台阶结构阻止电容上下电极之间的离子迁移，提升了电容器的可靠性。最后，电容器和电感器嵌在玻璃介质中，由于玻璃介质具有极低的介电常数Dk和介电损耗Df，能够显著改善信号损耗和信号延迟，特别适合应用于高频信号产品。
本领域技术人员将会认识到，本发明不限于上文中具体图示和描述的内容。而且，本发明的范围由所附权利要求限定，包括上文所述的各个技术特征的组合和子组合以及其变化和改进，本领域技术人员在阅读前述说明后将会预见到这样的组合、变化和改进。

Claims (20)

1.一种嵌埋在玻璃介质中的无源器件结构，所述结构包括玻璃基板和嵌埋在所述玻璃基板中的至少一个电容器，所述电容器包括上电极、电介质层和下电极，其中在所述玻璃基板的上表面开设有凹槽，所述电介质层覆盖在所述凹槽的表面上并且所述电介质层的面积大于所述凹槽的面积，所述上电极设置在所述电介质层上，所述电介质层与所述下电极通过贯穿所述玻璃基板的金属通孔柱导通连接。
2.如权利要求1所述的无源器件结构，其中所述上电极的面积大于所述电介质层的面积。
3.如权利要求1所述的无源器件结构，其中所述下电极的面积等于所述凹槽的面积。
4.如权利要求1所述的无源器件结构，其中所述电介质层选自包括Ta2O5、TiO2、BaO4SrTi和Al2O3的组别。
5.如权利要求1所述的无源器件结构，其中所述上电极和所述下电极包括铜层。
6.如权利要求1所述的无源器件结构，其中所述金属通孔柱包括铜通孔柱。
7.如权利要求1所述的无源器件结构，其中在所述玻璃基板的上下表面分别形成有第一线路层和第二线路层。
8.如权利要求7所述的无源器件结构，其中所述无源器件结构还包括嵌埋在所述玻璃基板中的至少一个电感器。
9.如权利要求8所述的无源器件结构，其中所述至少一个电感器包括嵌埋在所述玻璃基板内的环形铜柱。
10.如权利要求9所述的无源器件结构，其中所述至少一个电容器和所述至少一个电感器通过所述第一线路层和/或第二线路层互连。
11.一种嵌埋在玻璃介质中的无源器件结构的制造方法，其中所述方法包括以下步骤：
A、在玻璃基板的上表面上形成凹槽；
B、在所述凹槽上施加电介质层，使得所述电介质层完全覆盖所述凹槽；
C、在所述玻璃基板的上表面和所述电介质层上形成第一种子层；
D、在所述第一种子层上形成第一线路层，所述第一线路层包括在所述电介质层上方的上电极；
E、在所述玻璃基板的下表面上开孔；
F、在所述玻璃基板的下表面上镀铜，形成填充所述开孔的铜通孔柱和在所述铜通孔柱下方的第二线路层，其中所述第二线路层包括与所述铜通孔柱导通的下电极。
12.根据权利要求11所述的方法，其中所述步骤A还包括：
a1、在所述玻璃基板的上表面上施加第一光刻胶层；
a2、对所述第一光刻胶层图案化形成凹槽图案；
a3、蚀刻所述凹槽图案，在所述玻璃基板上形成凹槽；
a4、移除所述第一光刻胶层。
13.根据权利要求11所述的方法，其中所述步骤A还包括：
a5、在移除所述第一光刻胶层后，对所述玻璃基板进行激光钻孔，形成蚀刻引导孔。
14.根据权利要求11所述的方法，其中所述步骤B还包括：
b1、在所述玻璃基板的上表面溅射所述电介质层；
b2、在所述电介质层上施加薄铜层；
b3、在所述薄铜层上的预定位置形成蚀刻阻挡层；
b4、蚀刻所述薄铜层和所述电介质层；
b5、移除所述蚀刻阻挡层。
15.根据权利要求14所述的方法，其中步骤b3还包括：
在所述薄铜层上施加第二光刻胶层，经曝光显影形成所述蚀刻阻挡层。
16.根据权利要求11所述的方法，其中步骤D包括：
d1、在所述第一种子层上施加第三光刻胶层，经曝光显影形成第一图案；
d2、在所述第一线路层图案中电镀形成第一线路层；
d3、移除所述第三光刻胶层；
d4、蚀刻所述第一种子层。
17.根据权利要求13所述的方法，其中步骤E还包括：
e1、在所述玻璃基板的上表面上施加保护层；
e2、对所述蚀刻引导孔进行蚀刻形成开孔，在所述玻璃基板的下方暴露出所述电介质层。
18.根据权利要求11所述的方法，其中步骤F还包括：
f1、在所述玻璃基板的上表面上施加保护层；
f2、在所述玻璃基板的下表面上施加第二种子层；
f3、在所述第二种子层上施加第四光刻胶层，经曝光显影形成第二图案；
f4、在所述第二线路层图案中电镀形成第二线路层和填充所述开孔的铜通孔柱，其中所述第二线路层包括与所述铜通孔柱导通的下电极；
f5、移除所述第四光刻胶层和所述保护层。
19.根据权利要求11所述的方法，其中所述电介质层包括五氧化二钽。
20.根据权利要求11所述的方法，其中步骤F还包括：
在所述玻璃基板的开孔中电镀铜形成连接所述第一线路层和/或第二线路层的电感器。
CN202010819722.5A 2020-08-14 2020-08-14 一种嵌埋在玻璃介质中的无源器件结构及其制造方法 Active CN112312654B (zh)

Priority Applications (5)

Application Number Priority Date Filing Date Title
CN202010819722.5A CN112312654B (zh) 2020-08-14 2020-08-14 一种嵌埋在玻璃介质中的无源器件结构及其制造方法
KR1020210099056A KR102657985B1 (ko) 2020-08-14 2021-07-28 유리 매체에 내장된 수동 소자 구조 및 이의 제조 방법
JP2021126863A JP7221343B2 (ja) 2020-08-14 2021-08-02 ガラス媒体に埋め込まれた受動デバイス構造及びその製造方法
TW110129700A TWI772142B (zh) 2020-08-14 2021-08-11 一種嵌埋在玻璃介質中的無源器件結構及其製造方法
US17/403,034 US11503712B2 (en) 2020-08-14 2021-08-16 Passive device packaging structure embedded in glass medium and method for manufacturing the same

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
CN202010819722.5A CN112312654B (zh) 2020-08-14 2020-08-14 一种嵌埋在玻璃介质中的无源器件结构及其制造方法

Publications (2)

Publication Number Publication Date
CN112312654A CN112312654A (zh) 2021-02-02
CN112312654B true CN112312654B (zh) 2021-09-17

Family

ID=74483696

Family Applications (1)

Application Number Title Priority Date Filing Date
CN202010819722.5A Active CN112312654B (zh) 2020-08-14 2020-08-14 一种嵌埋在玻璃介质中的无源器件结构及其制造方法

Country Status (5)

Country Link
US (1) US11503712B2 (zh)
JP (1) JP7221343B2 (zh)
KR (1) KR102657985B1 (zh)
CN (1) CN112312654B (zh)
TW (1) TWI772142B (zh)

Families Citing this family (5)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP2022150166A (ja) * 2021-03-26 2022-10-07 凸版印刷株式会社 配線基板の製造方法及び配線基板
CN114070220A (zh) * 2021-11-16 2022-02-18 京东方科技集团股份有限公司 滤波器及其制备方法、电子设备
CN114070222A (zh) * 2021-11-18 2022-02-18 京东方科技集团股份有限公司 一种滤波器及其制备方法
CN114521072B (zh) * 2022-02-11 2023-03-10 北京华镁钛科技有限公司 沉孔薄铜表面工艺线路板压合装置及工艺
JP2024046350A (ja) * 2022-09-22 2024-04-03 Ｔｏｐｐａｎホールディングス株式会社 配線基板

Citations (4)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
CN103985698A (zh) * 2013-08-08 2014-08-13 珠海越亚封装基板技术股份有限公司 具有嵌入式滤波器的多层电子结构
CN104299916A (zh) * 2013-07-16 2015-01-21 索尼公司 配线基板及制造方法,部件嵌入式玻璃基板及制造方法
CN104401934A (zh) * 2014-12-11 2015-03-11 东南大学 玻璃基板上埋入无源元件的圆片级制造方法
CN105393346A (zh) * 2013-05-31 2016-03-09 凸版印刷株式会社 带贯通电极的配线基板、其制造方法以及半导体装置

Family Cites Families (17)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
KR100867038B1 (ko) * 2005-03-02 2008-11-04 삼성전기주식회사 커패시터 내장형 인쇄회로기판 및 그 제조방법
US7911802B2 (en) 2007-04-06 2011-03-22 Ibiden Co., Ltd. Interposer, a method for manufacturing the same and an electronic circuit package
TWI395292B (zh) * 2009-12-31 2013-05-01 Advanced Semiconductor Eng 半導體封裝結構及其製造方法
JP2011192853A (ja) 2010-03-16 2011-09-29 Sintokogio Ltd 半導体装置
US8896521B2 (en) * 2012-04-24 2014-11-25 Qualcomm Mems Technologies, Inc. Metal-insulator-metal capacitors on glass substrates
KR20150058778A (ko) * 2013-11-21 2015-05-29 삼성전자주식회사 반도체 장치 및 그 제조 방법, 상기 반도체 장치를 포함하는 반도체 패키지 및 그 제조 방법
US9105602B2 (en) * 2013-12-23 2015-08-11 Qualcomm Incorporated Embedded three-dimensional capacitor
US9165793B1 (en) * 2014-05-02 2015-10-20 Invensas Corporation Making electrical components in handle wafers of integrated circuit packages
KR20150126767A (ko) * 2014-05-05 2015-11-13 주하이 어드밴스드 칩 캐리어스 앤드 일렉트로닉 서브스트레이트 솔루션즈 테크놀러지즈 컴퍼니 리미티드 폴리머 프레임이 커패시터와 직렬인 적어도 하나의 비아를 구비하도록 하는, 칩용 폴리머 프레임
KR102299781B1 (ko) * 2014-07-21 2021-09-08 삼성전자주식회사 반도체 장치 및 이의 제조 방법
KR102303983B1 (ko) * 2014-09-22 2021-09-23 삼성전자주식회사 반도체 장치 및 그 제조 방법, 및 상기 반도체 장치를 포함하는 반도체 패키지
US9893048B2 (en) * 2015-09-14 2018-02-13 Qualcomm Incorporated Passive-on-glass (POG) device and method
US20170103249A1 (en) * 2015-10-09 2017-04-13 Corning Incorporated Glass-based substrate with vias and process of forming the same
JP2018107419A (ja) * 2016-12-27 2018-07-05 大日本印刷株式会社 貫通電極基板、貫通電極基板を備える実装基板並びに貫通電極基板の製造方法
JP2019106429A (ja) * 2017-12-11 2019-06-27 凸版印刷株式会社 ガラス配線基板、その製造方法及び半導体装置
JP7298603B2 (ja) 2018-06-08 2023-06-27 凸版印刷株式会社 ガラスデバイスの製造方法
US10847602B2 (en) * 2019-01-03 2020-11-24 Advanced Semiconductor Engineering, Inc. Vertical capacitor structure having capacitor in cavity and method for manufacturing the same

Patent Citations (4)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
CN105393346A (zh) * 2013-05-31 2016-03-09 凸版印刷株式会社 带贯通电极的配线基板、其制造方法以及半导体装置
CN104299916A (zh) * 2013-07-16 2015-01-21 索尼公司 配线基板及制造方法,部件嵌入式玻璃基板及制造方法
CN103985698A (zh) * 2013-08-08 2014-08-13 珠海越亚封装基板技术股份有限公司 具有嵌入式滤波器的多层电子结构
CN104401934A (zh) * 2014-12-11 2015-03-11 东南大学 玻璃基板上埋入无源元件的圆片级制造方法

Also Published As

Publication number Publication date
CN112312654A (zh) 2021-02-02
TW202207413A (zh) 2022-02-16
TWI772142B (zh) 2022-07-21
JP7221343B2 (ja) 2023-02-13
US20220053644A1 (en) 2022-02-17
JP2022032990A (ja) 2022-02-25
US11503712B2 (en) 2022-11-15
KR20220021864A (ko) 2022-02-22
KR102657985B1 (ko) 2024-04-16

Similar Documents

Publication Publication Date Title
CN112312654B (zh) 一种嵌埋在玻璃介质中的无源器件结构及其制造方法
KR100999830B1 (ko) 캐패시턴스 적층체 및 인쇄 회로 기판 장치 및 방법
TWI667674B (zh) 嵌入在聚合物電介質中的薄膜電容器及其製造方法
EP1377141B1 (en) Printed circuit board, method for producing same and semiconductor device
US6678144B2 (en) Capacitor, circuit board with built-in capacitor and method for producing the same
US6256850B1 (en) Method for producing a circuit board with embedded decoupling capacitance
US6524352B2 (en) Method of making a parallel capacitor laminate
US7338892B2 (en) Circuit carrier and manufacturing process thereof
US6506982B1 (en) Multi-layer wiring substrate and manufacturing method thereof
JP7080579B2 (ja) 電子部品製造方法
KR100691621B1 (ko) 박막 커패시터 내장된 인쇄회로기판 제조방법
JP4708407B2 (ja) キャパシタ内蔵型印刷回路基板及びその製造方法
US7361568B2 (en) Embedded capacitors and methods for their fabrication and connection
EP1195782A1 (en) Capacitor
CN104519679B (zh) 制作具有腔的印刷电路板(pcb)衬底的方法
KR20170086802A (ko) 코일 부품 및 그 제조 방법
CN101834178A (zh) 整合型无源元件及其制造方法
JP2004343054A (ja) 電子部品とその製造方法
US20180122557A1 (en) Coil electronic component and method of manufacturing the same
EP1983532B1 (en) Capacitor and manufacturing method thereof
JP4537753B2 (ja) 多層配線基板およびその製造方法
US11342273B2 (en) Package structure of integrated passive device and manufacturing method thereof, and substrate
JP2008098487A (ja) 固体電解コンデンサおよび固体電解コンデンサ内蔵基板と、それらの製造方法
KR20040036779A (ko) 캐패시터 내장형 인쇄 회로 기판 제조 방법
CN115211242A (zh) 高频滤波器内置玻璃芯配线基板、利用它的高频模块及高频滤波器内置玻璃芯配线基板的制造方法

Legal Events

Date Code Title Description
PB01 Publication
PB01 Publication
SE01 Entry into force of request for substantive examination
SE01 Entry into force of request for substantive examination
GR01 Patent grant
GR01 Patent grant
TR01 Transfer of patent right
TR01 Transfer of patent right

Effective date of registration: 20211117

Address after: 226001 No. 349, Fuxi Road, Chongchuan District, Nantong City, Jiangsu Province

Patentee after: Nantong Yueya Semiconductor Co.,Ltd.

Address before: 519175 FPC Workshop 3209 North Everest Avenue, Doumen District, Zhuhai City, Guangdong Province

Patentee before: Zhuhai Yueya Semiconductor Co.,Ltd.