CN112312650A - 微细层间线路结构及其制法 - Google Patents
微细层间线路结构及其制法 Download PDFInfo
- Publication number
- CN112312650A CN112312650A CN201910710497.9A CN201910710497A CN112312650A CN 112312650 A CN112312650 A CN 112312650A CN 201910710497 A CN201910710497 A CN 201910710497A CN 112312650 A CN112312650 A CN 112312650A
- Authority
- CN
- China
- Prior art keywords
- layer
- circuit
- windows
- conductive paste
- insulating layer
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Pending
Links
- 239000011229 interlayer Substances 0.000 title claims abstract description 19
- 238000004519 manufacturing process Methods 0.000 title claims description 8
- 239000010410 layer Substances 0.000 claims abstract description 170
- RYGMFSIKBFXOCR-UHFFFAOYSA-N Copper Chemical compound [Cu] RYGMFSIKBFXOCR-UHFFFAOYSA-N 0.000 claims abstract description 48
- 229910052802 copper Inorganic materials 0.000 claims abstract description 27
- 239000010949 copper Substances 0.000 claims abstract description 27
- 238000007747 plating Methods 0.000 claims abstract description 26
- 239000000758 substrate Substances 0.000 claims abstract description 21
- 239000011889 copper foil Substances 0.000 claims description 21
- 238000000034 method Methods 0.000 claims description 21
- 238000009713 electroplating Methods 0.000 description 5
- 239000000463 material Substances 0.000 description 5
- PXHVJJICTQNCMI-UHFFFAOYSA-N Nickel Chemical compound [Ni] PXHVJJICTQNCMI-UHFFFAOYSA-N 0.000 description 4
- 229920002120 photoresistant polymer Polymers 0.000 description 4
- 230000015572 biosynthetic process Effects 0.000 description 3
- PCHJSUWPFVWCPO-UHFFFAOYSA-N gold Chemical compound [Au] PCHJSUWPFVWCPO-UHFFFAOYSA-N 0.000 description 3
- 229910052737 gold Inorganic materials 0.000 description 3
- 239000010931 gold Substances 0.000 description 3
- BQCADISMDOOEFD-UHFFFAOYSA-N Silver Chemical compound [Ag] BQCADISMDOOEFD-UHFFFAOYSA-N 0.000 description 2
- 230000001680 brushing effect Effects 0.000 description 2
- 229910052759 nickel Inorganic materials 0.000 description 2
- 229920005989 resin Polymers 0.000 description 2
- 239000011347 resin Substances 0.000 description 2
- 239000002356 single layer Substances 0.000 description 2
- 229910000679 solder Inorganic materials 0.000 description 2
- 239000000126 substance Substances 0.000 description 2
- JYEUMXHLPRZUAT-UHFFFAOYSA-N 1,2,3-triazine Chemical compound C1=CN=NN=C1 JYEUMXHLPRZUAT-UHFFFAOYSA-N 0.000 description 1
- 239000004642 Polyimide Substances 0.000 description 1
- 239000003989 dielectric material Substances 0.000 description 1
- 238000007772 electroless plating Methods 0.000 description 1
- 239000003822 epoxy resin Substances 0.000 description 1
- 238000010030 laminating Methods 0.000 description 1
- 238000003475 lamination Methods 0.000 description 1
- 238000010147 laser engraving Methods 0.000 description 1
- 239000002184 metal Substances 0.000 description 1
- 229910052751 metal Inorganic materials 0.000 description 1
- 238000012986 modification Methods 0.000 description 1
- 230000004048 modification Effects 0.000 description 1
- 238000000059 patterning Methods 0.000 description 1
- 229920000647 polyepoxide Polymers 0.000 description 1
- 229920001721 polyimide Polymers 0.000 description 1
- 238000011417 postcuring Methods 0.000 description 1
Images
Classifications
-
- H—ELECTRICITY
- H05—ELECTRIC TECHNIQUES NOT OTHERWISE PROVIDED FOR
- H05K—PRINTED CIRCUITS; CASINGS OR CONSTRUCTIONAL DETAILS OF ELECTRIC APPARATUS; MANUFACTURE OF ASSEMBLAGES OF ELECTRICAL COMPONENTS
- H05K1/00—Printed circuits
- H05K1/02—Details
- H05K1/11—Printed elements for providing electric connections to or between printed circuits
- H05K1/115—Via connections; Lands around holes or via connections
-
- H—ELECTRICITY
- H05—ELECTRIC TECHNIQUES NOT OTHERWISE PROVIDED FOR
- H05K—PRINTED CIRCUITS; CASINGS OR CONSTRUCTIONAL DETAILS OF ELECTRIC APPARATUS; MANUFACTURE OF ASSEMBLAGES OF ELECTRICAL COMPONENTS
- H05K3/00—Apparatus or processes for manufacturing printed circuits
- H05K3/40—Forming printed elements for providing electric connections to or between printed circuits
- H05K3/4038—Through-connections; Vertical interconnect access [VIA] connections
Landscapes
- Engineering & Computer Science (AREA)
- Microelectronics & Electronic Packaging (AREA)
- Manufacturing & Machinery (AREA)
- Production Of Multi-Layered Print Wiring Board (AREA)
Abstract
本申请提供一种微细层间线路结构，其包括一衬底线路板、一绝缘层、一第二线路层及一导电膏层，衬底线路板具有一第一线路层，第一线路层位于衬底线路板的最顶层，绝缘层覆盖第一线路层，且绝缘层具有多个开窗，第一线路层的一部份自开窗中裸露，第二线路层形成于绝缘层顶面，导电膏层填设于开窗中，使第一、第二线路层通过导电膏层形成电性连接；其中，开窗的孔壁上并没有形成镀铜层。
Description
技术领域
本申请是有关于一种线路板结构，特别是关于一种具有微细层间线路的结构及其制法。
背景技术
随着3C设备的电路设计越区精细，对于其载板线路精细度的要求也同时提高。现有电路载板涉及层与层间电性链接的结构中，会在两层电路之间的绝缘层钻孔，后续会再进行电镀在导通孔填满一镀铜层，后续再刷磨电镀后的表面电路层，但现有制程有其缺点在于，电镀及刷磨的过程会使表面电路层的铜厚不均匀，导致小间距的表面电路层制作难度极高，良率太低，无法量产，且因电镀的过程也会增加表面电路层的铜层厚度，而铜层厚度一旦无法降低，也很难形成微细的电路结构，线路密度难以提升。
发明内容
有鉴于此，本申请的主要目的在于提供一种有助于实现高层间线路精细度与良率的线路结构及其制法。
为了达成上述及其他目的，本申请提供一种微细层间线路结构，其包括一衬底线路板、一绝缘层、一第二线路层及一导电膏层，衬底线路板具有一第一线路层，第一线路层位于衬底线路板的最顶层，绝缘层覆盖第一线路层，且绝缘层具有多个开窗，第一线路层的一部份自开窗中裸露，第二线路层形成于绝缘层顶面，导电膏层填设于开窗中，使第一、第二线路层通过导电膏层形成电性连接；其中，开窗的孔壁上并没有形成镀铜层。
为了达成上述及其他目的，本申请还提供一种微细层间线路结构的制法，包括：
提供一衬底线路板，衬底线路板具有一第一线路层，第一线路层位于衬底线路板的最顶层；
在第一线路层顶面层合一顶面设有铜箔的绝缘层；
在铜箔形成多个开窗区，并在绝缘层形成多个分别对应该些开窗区的开窗，使第一线路层的一部份自该些开窗中裸露；以及
在该些开窗中填设导电膏而形成一导电膏层，使第一线路层与铜箔通过导电膏层形成电性连接；其中，绝缘层形成开窗后，该些开窗的孔壁没有进行镀铜处理。
本申请利用导电膏取代以往电路结构的导通孔中常用的镀铜层，从而在不会影响顶面电路层厚度的情况下，又能使层与层间的线路形成电性连接，如此一来，现有制程中的电镀孔铜及表面刷磨制程就能省略，且顶面电路层的厚度较薄，线路精细度可得提高，厚度均匀，且良率可以显著提升，从而具有量产的可能。
有关本申请的其它功效及实施例的详细内容，配合附图说明如下。
附图说明
为了更清楚地说明本申请实施例或现有技术中的技术方案，下面将对实施例或现有技术描述中所需要使用的附图作简单地介绍，显而易见地，下面描述中的附图仅仅是本申请中记载的一些实施例，对于本领域普通技术人员来讲，在不付出创造性劳动的前提下，还可以根据这些附图获得其它的附图。
图1为本申请微细层间线路结构其中一实施例的剖面示意图；
图2为本申请微细层间线路结构另中一实施例的剖面示意图；
图3至图7为本申请微细层间线路结构其中一实施例的制程示意图。
符号说明
10 衬底线路板 11 基材
12 第一线路层 20 绝缘层
21 开窗 30 第二线路层
30A 铜箔 31 开窗区
40 导电膏层 50 电镀层
具体实施方式
请参考图1，所绘示者为本申请微细层间线路结构的其中一实施例，其具有一衬底线路板10、一绝缘层20、一第二线路层30、一导电膏层40及一电镀层50。
本实施例中，衬底线路板10为单层板结构，其具有一基材11及一位于最顶层的第一线路层12，第一线路层12例如为一铜层。在其他可能的实施方式中，衬底线路板也可能为多层板而具有多个线路层。
绝缘层20覆盖第一线路层12，且绝缘层20具有多个开窗21，第一线路层12的一部份自该些开窗21中裸露，且该些开窗21的孔壁上没有形成镀铜层，亦即，该些开窗21没有经过化学镀或电镀处理。绝缘层20例如为BT树脂(Bismaleimide Triazine)、FR-4环氧树脂、聚酰亚胺或其他电路板常见的基板材质、介电质或防焊材质，且在制程中，绝缘层20可以具有光可成像(photoimageable)特性。
第二线路层30形成于绝缘层20顶面，第二线路层30为铜层，其厚度较佳小于5μm而可形成精细的线路。
导电膏层40填设于该些开窗21中，使第一、第二线路层12、30通过导电膏层40形成电性连接，其导电率较佳低于1.0×10-4Ω·cm，例如使用导电银膏或导电铜膏形成导电膏层40。
在可能的实施方式中，第二线路层30可用以贴装表面贴装组件(surface mounteddevices)，此时，第二线路层30顶面还可形成有所述电镀层50，电镀层50例如可为俗称“软金”的电镀镍/金层，且电镀层50并非铜层。在如图2所示的其他可能实施方式中，第二线路层30也可以是其他多层电路板的其中一层内层线路，且第二线路层30上也不需贴装表面贴装组件，此时所述电镀层可以省略。
以下通过图3至图7说明前述实施例的制程。
如图3所示，首先，提供一衬底线路板10，本实施例中，衬底线路板10例示性地表示为单层板结构而具有一基材11及一位于最顶层的第一线路层12，例如铜层，第一线路层12可由铜层依所需的电路设计进行常规的图形化处理制得。
如图4所示，利用真空压合机在第一线路层12的顶面层合一顶面预设有铜箔30A的绝缘层20，铜箔30A的厚度小于5μm，绝缘层20则为光可成像树脂，且层合时绝缘层20尚未照光固化。
如图5所示，在该铜箔30A形成多个开窗区31，具体作法可在铜箔30A上贴合一薄的光刻层、对该光刻层曝光显影、蚀刻未被光刻层覆盖的铜、最后再将光刻层移除，从而使局部绝缘层20自开窗区31中裸露。形成开窗21后的绝缘层20并可进行必要的后硬化(postcuring)处理。
如图6所示，对绝缘层20进行蚀刻处理，使开窗区31中裸露的部分被移除，从而在绝缘层20中形成多个分别对应该些开窗区31的开窗21，进而使第一线路层12的一部份自该些开窗21中裸露。
如图7所示，利用点胶机在该些开窗21中填设导电膏，例如导电银膏或导电铜膏，形成一导电膏层40，使第一线路层12与铜箔30A形成电性连接；其中，填设导电膏前，该些开窗21的孔壁都没有进行镀铜处理，包括化镀铜及电镀铜处理，从而不会因为所述镀铜处理而连带地使铜箔30A的厚度增加。在其他可能的实施方式中，在导电膏层40形成后，导电膏层40顶面还可额外形成有金属层，例如以电镀方式形成铜层，但该铜层不与开窗21的孔壁接触。在可能的实施方式中，导电膏层40顶面与铜箔30A顶面齐平。
最后，将铜箔30A图形化处理为一第二线路层30，并视需要在第二线路层上形成电镀镍/金层等非铜的电镀层50，成为如第1图所示的结构。在可能的实施方式中，可在电镀层50形成前，将第二线路层30及导电膏层40不需形成电镀层50的位置以防焊层覆盖(图未绘示)。
前述制程中，是在开窗21填设导电膏后才对铜箔30A进行图形化处理，然而在其他可能的实施方式中，也可预先将铜箔30A图形化处理为第二线路层，才在开窗21填设导电膏。
前述制程中，开窗区31的形成与开窗21的形成是经由两个步骤实现，然而在其他可能的实施方式中，也可利用雷射雕刻机同时烧穿铜箔30A及绝缘层20，在一个加工站同时形成所述开窗区31及开窗21。
综合上述，本申请利用导电膏取代以往电路结构的导通孔中常用的镀铜层，从而在不会影响顶面电路层厚度的情况下，又能使层与层间的线路形成电性连接，如此一来，现有制程中的电镀孔铜及表面刷磨制程就能省略，且顶面电路层的厚度较薄，线路精细度可得提高，厚度均匀，且良率可以显著提升，从而具有量产的可能。
以上所述的实施例及/或实施方式，仅是用以说明实现本申请技术的较佳实施例及/或实施方式，并非对本申请技术的实施方式作任何形式上的限制，任何本领域技术人员，在不脱离本申请内容所公开的技术手段的范围，当可作些许的更动或修改为其它等效的实施例，但仍应视为与本申请实质相同的技术或实施例。
Claims (10)
1.一种微细层间线路结构，其特征在于，包括：
一衬底线路板，具有一第一线路层，该第一线路层位于该衬底线路板的最顶层；
一绝缘层，覆盖该第一线路层，该绝缘层具有多个开窗，该第一线路层的一部份自该些开窗中裸露；
一第二线路层，形成于该绝缘层顶面；以及
一导电膏层，填设于该些开窗中，使第一、第二线路层通过该导电膏层形成电性连接；
其中，该些开窗的孔壁上没有形成镀铜层。
2.如权利要求1所述的微细层间线路结构，其特征在于，该第二线路层的厚度小于5μm。
3.如权利要求1所述的微细层间线路结构，其特征在于，该导电膏层的导电率低于1.0×10-4Ω·cm。
4.如权利要求1所述的微细层间线路结构，其特征在于，该第二线路层顶面还形成有非铜的电镀层。
5.一种微细层间线路结构的制法，其特征在于，包括：
提供一衬底线路板，该衬底线路板具有一第一线路层，该第一线路层位于该衬底线路板的最顶层；
在该第一线路层顶面层合一顶面设有铜箔的绝缘层；
在该铜箔形成多个开窗区，并在该绝缘层形成多个分别对应该些开窗区的开窗，使该第一线路层的一部份自该些开窗中裸露；以及
在该些开窗中填设导电膏而形成一导电膏层，使该第一线路层与该铜箔通过该导电膏层形成电性连接；
其中，该绝缘层形成所述开窗后，该些开窗的孔壁没有进行镀铜处理。
6.如权利要求5所述微细层间线路结构的制法，其特征在于，在该些开窗中填设导电膏层前，该铜箔已先被图形化处理为一第二线路层。
7.如权利要求5所述微细层间线路结构的制法，其特征在于，在该些开窗中填设导电膏层后，该铜箔被图形化处理为一第二线路层。
8.如权利要求5所述微细层间线路结构的制法，其特征在于，该铜箔及该第二线路层的厚度小于5μm。
9.如权利要求5所述微细层间线路结构的制法，其特征在于，该导电膏层的导电率低于1.0×10-4Ω·cm。
10.如权利要求5所述微细层间线路结构的制法，其特征在于，该第二线路层顶面还形成有非铜的电镀层。
Priority Applications (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| CN201910710497.9A CN112312650A (zh) | 2019-08-02 | 2019-08-02 | 微细层间线路结构及其制法 |
Applications Claiming Priority (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| CN201910710497.9A CN112312650A (zh) | 2019-08-02 | 2019-08-02 | 微细层间线路结构及其制法 |
Publications (1)
| Publication Number | Publication Date |
|---|---|
| CN112312650A true CN112312650A (zh) | 2021-02-02 |
Family
ID=74485929
Family Applications (1)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| CN201910710497.9A Pending CN112312650A (zh) | 2019-08-02 | 2019-08-02 | 微细层间线路结构及其制法 |
Country Status (1)
| Country | Link |
|---|---|
| CN (1) | CN112312650A (zh) |
Citations (4)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| US5993945A (en) * | 1996-05-30 | 1999-11-30 | International Business Machines Corporation | Process for high resolution photoimageable dielectric |
| CN1456030A (zh) * | 2001-01-30 | 2003-11-12 | 松下电器产业株式会社 | 叠层用双面电路板、其制法及用其的多层印刷电路板 |
| CN103716987A (zh) * | 2012-10-09 | 2014-04-09 | 讯忆科技股份有限公司 | 印刷线路板的盲孔导通结构及其制造方法 |
| CN211457534U (zh) * | 2019-08-02 | 2020-09-08 | 李家铭 | 微细层间线路结构 |
-
2019
- 2019-08-02 CN CN201910710497.9A patent/CN112312650A/zh active Pending
Patent Citations (4)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| US5993945A (en) * | 1996-05-30 | 1999-11-30 | International Business Machines Corporation | Process for high resolution photoimageable dielectric |
| CN1456030A (zh) * | 2001-01-30 | 2003-11-12 | 松下电器产业株式会社 | 叠层用双面电路板、其制法及用其的多层印刷电路板 |
| CN103716987A (zh) * | 2012-10-09 | 2014-04-09 | 讯忆科技股份有限公司 | 印刷线路板的盲孔导通结构及其制造方法 |
| CN211457534U (zh) * | 2019-08-02 | 2020-09-08 | 李家铭 | 微细层间线路结构 |
Similar Documents
| Publication | Publication Date | Title |
|---|---|---|
| US7348677B2 (en) | Method of providing printed circuit board with conductive holes and board resulting therefrom | |
| US8586875B2 (en) | Wiring board and method for manufacturing the same | |
| US8541695B2 (en) | Wiring board and method for manufacturing the same | |
| US20080251495A1 (en) | Methods of preparing printed circuit boards and packaging substrates of integrated circuit | |
| KR20070082537A (ko) | 회로 기판 구조체 및 그 제조 방법 | |
| US20050251997A1 (en) | Method for forming printed circuit board | |
| KR100990588B1 (ko) | 랜드리스 비아를 갖는 인쇄회로기판 및 그 제조방법 | |
| KR20110012774A (ko) | 인쇄회로기판 및 그 제조방법 | |
| EP1708552A2 (en) | Method of production of circuit board utilizing electroplating | |
| US6350365B1 (en) | Method of producing multilayer circuit board | |
| JP2010171387A (ja) | 回路基板構造及びその製造方法 | |
| KR101089986B1 (ko) | 캐리어기판, 그의 제조방법, 이를 이용한 인쇄회로기판 및 그의 제조방법 | |
| CN211457534U (zh) | 微细层间线路结构 | |
| KR20000071696A (ko) | 다층 배선판 및 그 제조 방법 | |
| CN210694480U (zh) | 具有层间导孔的线路结构 | |
| CN112312650A (zh) | 微细层间线路结构及其制法 | |
| TWI690249B (zh) | 微細層間線路結構及其製法 | |
| TWM590843U (zh) | 具有層間導孔的線路結構 | |
| KR100688697B1 (ko) | 패키지 기판의 제조방법 | |
| JP2007235176A (ja) | 多層配線基板とそれを用いた半導体装置 | |
| TWM589955U (zh) | 微細層間線路結構 | |
| JP2004152915A (ja) | 多層配線基板およびその製造方法 | |
| KR20030071391A (ko) | 범프의 형성방법 및 이로부터 형성된 범프를 이용한인쇄회로기판의 제조방법 | |
| KR100468195B1 (ko) | 다층 인쇄 회로 기판을 제조하는 방법 | |
| JP3994952B2 (ja) | 半導体装置 |
Legal Events
| Date | Code | Title | Description |
|---|---|---|---|
| PB01 | Publication | ||
| PB01 | Publication | ||
| SE01 | Entry into force of request for substantive examination | ||
| SE01 | Entry into force of request for substantive examination |