CN112306937B - 服务器中主板器件的设定选择电路、方法、设备及介质 - Google Patents
服务器中主板器件的设定选择电路、方法、设备及介质 Download PDFInfo
- Publication number
- CN112306937B CN112306937B CN202011163275.9A CN202011163275A CN112306937B CN 112306937 B CN112306937 B CN 112306937B CN 202011163275 A CN202011163275 A CN 202011163275A CN 112306937 B CN112306937 B CN 112306937B
- Authority
- CN
- China
- Prior art keywords
- signal
- setting selection
- storage module
- integrated chip
- gpio
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Active
Links
- 238000000034 method Methods 0.000 title claims abstract description 29
- 238000012986 modification Methods 0.000 claims abstract description 20
- 230000004048 modification Effects 0.000 claims abstract description 20
- 238000010187 selection method Methods 0.000 claims description 16
- 238000004590 computer program Methods 0.000 claims description 11
- 239000000758 substrate Substances 0.000 claims description 2
- 238000012423 maintenance Methods 0.000 abstract description 10
- 238000013461 design Methods 0.000 description 5
- 238000009434 installation Methods 0.000 description 4
- 238000004519 manufacturing process Methods 0.000 description 4
- 230000009471 action Effects 0.000 description 3
- 238000010586 diagram Methods 0.000 description 3
- 230000008569 process Effects 0.000 description 3
- 238000012360 testing method Methods 0.000 description 3
- 238000004891 communication Methods 0.000 description 2
- 238000011161 development Methods 0.000 description 2
- 230000006870 function Effects 0.000 description 2
- 238000005516 engineering process Methods 0.000 description 1
- 238000002715 modification method Methods 0.000 description 1
- 230000000750 progressive effect Effects 0.000 description 1
Images
Classifications
-
- G—PHYSICS
- G06—COMPUTING; CALCULATING OR COUNTING
- G06F—ELECTRIC DIGITAL DATA PROCESSING
- G06F13/00—Interconnection of, or transfer of information or other signals between, memories, input/output devices or central processing units
- G06F13/38—Information transfer, e.g. on bus
- G06F13/40—Bus structure
- G06F13/4004—Coupling between buses
- G06F13/4022—Coupling between buses using switching circuits, e.g. switching matrix, connection or expansion network
-
- G—PHYSICS
- G06—COMPUTING; CALCULATING OR COUNTING
- G06F—ELECTRIC DIGITAL DATA PROCESSING
- G06F13/00—Interconnection of, or transfer of information or other signals between, memories, input/output devices or central processing units
- G06F13/38—Information transfer, e.g. on bus
- G06F13/42—Bus transfer protocol, e.g. handshake; Synchronisation
- G06F13/4282—Bus transfer protocol, e.g. handshake; Synchronisation on a serial bus, e.g. I2C bus, SPI bus
-
- G—PHYSICS
- G06—COMPUTING; CALCULATING OR COUNTING
- G06F—ELECTRIC DIGITAL DATA PROCESSING
- G06F2213/00—Indexing scheme relating to interconnection of, or transfer of information or other signals between, memories, input/output devices or central processing units
- G06F2213/0016—Inter-integrated circuit (I2C)
Landscapes
- Engineering & Computer Science (AREA)
- Theoretical Computer Science (AREA)
- Physics & Mathematics (AREA)
- General Engineering & Computer Science (AREA)
- General Physics & Mathematics (AREA)
- Mathematical Physics (AREA)
- Computer Hardware Design (AREA)
- Stored Programmes (AREA)
Abstract
本申请公开了一种服务器中主板器件的设定选择电路、方法、电子设备及计算机可读存储介质，该电路包括：存储模块，用于预先存储主板器件在不同时态下的信号设定值；与存储模块连接的逻辑模块，用于在上电后从存储模块中读取与当前时态对应的信号设定值，并发送至I2C GPIO扩展口集成芯片进行输出；输入端与逻辑模块连接、输出端与主板器件连接的I2C GPIO扩展口集成芯片，用于将与当前时态对应的信号设定值输出至主板器件以便进行设定选择。本申请基于讯号密度较高的I2C GPIO扩展口集成芯片，取代了体积较大且需要手动修改的拨码开关，在完成对主板器件进行选择设定的基础上，可有效节省PCB板电路布局空间，并提高信号质量和维护效率。
Description
技术领域
本申请涉及电子技术领域，特别涉及一种服务器中主板器件的设定选择电路、方法、电子设备及计算机可读存储介质。
背景技术
拨码开关是电子线路设计中的一种常用器件。当前，在服务器的主板电路设计中也经常使用拨码开关来对一些主板器件进行设定输入，例如，利用拨码开关来选择BIOS或者BMC的相关设定值。并且，在一些研发项目例如Whitley平台项目中，针对BIOS与BMC的相关初始设定相当多，以至于每个主板上基本上均需要使用二到三个拨码开关。
但是，由于拨码开关的体积较大，且需要正面安装并预留出手动操作空间，因此将占据较大的PCB布局空间。并且，拨码开关不仅在使用中容易出现拨动不到位、接触不良的问题，而且其任何修改都需要拆开机壳后手动修改维护，较为麻烦。
鉴于此，提供一种解决上述技术问题的方案，已经是本领域技术人员所亟需关注的。
发明内容
本申请的目的在于提供一种服务器中主板器件的设定选择电路、方法、电子设备及计算机可读存储介质，以便有效节省电路布局空间并提高电路维护效率。
为解决上述技术问题，第一方面，本申请公开了一种服务器中主板器件的设定选择电路，用于取代拨码开关对所述主板器件进行设定选择，包括：
存储模块，用于预先存储所述主板器件在不同时态下的信号设定值；
与所述存储模块连接的逻辑模块，用于在上电后从所述存储模块中读取与当前时态对应的所述信号设定值，并发送至I2C GPIO扩展口集成芯片进行输出；
输入端与所述逻辑模块连接、输出端与所述主板器件连接的所述I2C GPIO扩展口集成芯片，用于将与当前时态对应的所述信号设定值输出至所述主板器件以便进行设定选择。
可选地，还包括：
与所述逻辑模块连接的基板管理控制器，用于远程接收设定临时更新指令，并将所述设定临时更新指令所指定的信号更新值发送至所述逻辑模块，以便所述逻辑模块将所述信号更新值发送至所述I2C GPIO扩展口集成芯片进行输出。
可选地，所述基板管理控制器与所述存储模块连接，所述基板管理控制器还用于：
远程接收设定值修改指令，并将所述设定值修改指令所指定的信号更新值覆盖写入所述存储模块。
可选地，所述存储模块为FRU；所述逻辑模块为CPLD或者FPGA。
可选地，所述I2C GPIO扩展口集成芯片为多个。
又一方面，本申请还公开了一种服务器中主板器件的设定选择方法，应用于分别与存储模块和I2C GPIO扩展口集成芯片连接的逻辑模块；
所述I2C GPIO扩展口集成芯片与所述主板器件连接，用于取代拨码开关对所述主板器件进行设定选择；所述存储模块预先存储有所述主板器件在不同时态下的信号设定值；所述方法包括：
在上电后从所述存储模块中读取与当前时态对应的信号设定值；
将读取的所述信号设定值发送至所述I2C GPIO扩展口集成芯片，以便所述I2CGPIO扩展口集成芯片将所述信号设定值输出至所述主板器件进行设定选择。
可选地，所述逻辑模块与基板管理控制器连接；所述方法还包括：
在所述基板管理控制器远程接收到设定临时更新指令后，接收所述基板管理控制器发送的所述设定临时更新指令所指定的信号更新值；
将所述信号更新值发送至所述I2C GPIO扩展口集成芯片进行输出。
可选地，所述存储模块与所述基板管理控制器连接；所述方法还包括：
所述基板管理控制器在远程接收到设定值修改指令后，将所述设定值修改指令所指定的信号更新值覆盖写入所述存储模块。
第三方面，本申请还公开了一种电子设备，包括：
存储器，用于存储计算机程序；
处理器，用于执行所述计算机程序以实现如上所述的任一种服务器中主板器件的设定选择方法的步骤。
第四方面，本申请还公开了一种计算机可读存储介质，所述计算机可读存储介质中存储有计算机程序，所述计算机程序被处理器执行时用以实现如上所述的任一种服务器中主板器件的设定选择方法的步骤。
本申请所提供的服务器中主板器件的设定选择电路用于取代拨码开关对所述主板器件进行设定选择，包括：存储模块，用于预先存储所述主板器件在不同时态下的信号设定值；与所述存储模块连接的逻辑模块，用于在上电后从所述存储模块中读取与当前时态对应的所述信号设定值，并发送至I2C GPIO扩展口集成芯片进行输出；输入端与所述逻辑模块连接、输出端与所述主板器件连接的所述I2C GPIO扩展口集成芯片，用于将与当前时态对应的所述信号设定值输出至所述主板器件以便进行设定选择。
本申请所提供的服务器中主板器件的设定选择电路、方法、电子设备及计算机可读存储介质所具有的有益效果是：本申请基于讯号密度较高的I2C GPIO Expander IC，取代了体积较大、且需要手动修改的拨码开关，在完成对主板器件进行选择设定的基础上，可有效节省PCB板的电路布局空间，并提高信号质量和后续的维护效率，加快产品的量产测试周期。
附图说明
为了更清楚地说明现有技术和本申请实施例中的技术方案，下面将对现有技术和本申请实施例描述中需要使用的附图作简要的介绍。当然，下面有关本申请实施例的附图描述的仅仅是本申请中的一部分实施例，对于本领域普通技术人员来说，在不付出创造性劳动的前提下，还可以根据提供的附图获得其他的附图，所获得的其他附图也属于本申请的保护范围。
图1为本申请实施例公开的一种服务器中主板器件的设定选择电路的结构框图；
图2为本申请实施例公开的又一种服务器中主板器件的设定选择电路的结构框图；
图3为本申请实施例公开的一种服务器中主板器件的设定选择方法的流程图；
图4为本申请实施例公开的一种电子设备的结构框图。
具体实施方式
本申请的核心在于提供一种服务器中主板器件的设定选择电路、方法、电子设备及计算机可读存储介质，以便有效节省电路布局空间并提高电路维护效率。
为了对本申请实施例中的技术方案进行更加清楚、完整地描述，下面将结合本申请实施例中的附图，对本申请实施例中的技术方案进行介绍。基于本申请中的实施例，本领域普通技术人员在没有做出创造性劳动前提下所获得的所有其他实施例，都属于本申请保护的范围。
拨码开关是电子线路设计中的一种常用器件。当前，在服务器的主板电路设计中也经常使用拨码开关来对一些主板器件进行设定输入，例如，利用拨码开关来选择BIOS或者BMC的相关设定值。并且，在一些研发项目例如Whitley平台项目中，针对BIOS与BMC的相关初始设定相当多，以至于每个主板上基本上均需要使用二到三个拨码开关。
但是，由于拨码开关的体积较大，且需要正面安装并预留出手动操作空间，因此将占据较大的PCB布局空间。并且，拨码开关不仅在使用中容易出现拨动不到位、接触不良的问题，而且其任何修改都需要拆开机壳后手动修改维护，较为麻烦。鉴于此，本申请提供了一种服务器中主板器件的设定选择方案，可有效解决上述问题。
参见图1所示，本申请实施例公开了一种服务器中主板器件的设定选择电路，用于取代拨码开关对主板器件进行设定选择，主要包括：
存储模块101，用于预先存储主板器件在不同时态下的信号设定值；
与存储模块101连接的逻辑模块102，用于在上电后从存储模块101中读取与当前时态对应的信号设定值，并发送至I2C GPIO扩展口集成芯片103进行输出；
输入端与逻辑模块102连接、输出端与主板器件连接的I2C GPIO扩展口集成芯片103，用于将与当前时态对应的信号设定值输出至主板器件以便进行设定选择。
需要指出的是，本申请所提供的设定选择电路，具体使用I2C GPIO扩展口集成芯片103即I2C GPIO Expander IC来代替拨码开关进行选择设定。其中，相较于拨码开关，I2CGPIO Expander IC的体积小，讯号密度高，并且无需手动设定。
具体地，I2C GPIO IO Expander IC可控制16bit讯号，且体积小于八个开关讯号的拨码开关，因此I2C GPIO Expander IC的讯号密度远高于拨码开关。并且，I2C GPIOExpander IC无需手动拨动，其正面与背面任何位置都可以摆放，安装方式的弹性远大于直接使用拨码开关。而且，I2C GPIO Expander IC在修改时，可通过软件的方式修改设定而无需拆开机壳，后期的维护也较为方便，且正确率高；而拨码开关则必须人工手动来修改设定值，在工厂大量出货情况下，这种依赖人工手动设定的方式会存在较高的良率风险。
为此，本申请可充分利用主板上的相关存储模块101和逻辑模块102，并配合使用I2C GPIO Expander IC，从而取代拨码开关，实现对主板器件的设定选择。
其中，存储模块101中可划分出一个固定存储区域，用于存储预先设定的I2C GPIOExpander IC在不同时态下应当输出的信号值，即信号设定值。在上电之后，逻辑模块102将存储模块101中存储的信号设定值自动读取并填入逻辑模块102的内部寄存器，当处于对应时态下时，逻辑模块102便将当前时态对应的信号设定值发送至I2C GPIO Expander IC，由I2C GPIO Expander IC输出至主板器件。
需说明的是，本申请之所以不直接使用逻辑模块102的IO口输出信号设定值至主板器件的原因是，直接使用CPLD/FPGA等逻辑模块102的IO口的成本远高于使用I2C GPIOExpander。一般地，常用的逻辑模块102功能强大，其封装尺寸固定且较大，芯片布局安装受到的局限性较大。而使用I2C GPIO Expander IC的电路设计方案弹性远远高过直接使用逻辑模块102的IO，可以根据需要的GPIO接口数量选择并联对应数量的I2C GPIO ExpanderIC，各个I2C GPIO Expander IC可以根据布局空间而分散摆放在PCB板上，只需留意将I2Cslave address(从设备地址)错开即可。
此外，还需要说明的是，本申请之所以将信号设定值存在存储模块101而非逻辑模块102中的原因是，若信号设定值存储在逻辑模块102中，当需要修改设定时便需要修改整个逻辑模块102的代码，而在后续量产时任何的代码修改是都需要长时间验证的，如此将引起不必要的程序验证，降低效率。因此，本申请将信号设定值预先存放于存储模块101中，可以避免修改信号设定值时对逻辑模块102中代码进行修改的问题，提高设备的维护效率。
可见，本申请实施例所公开的服务器中主板器件的设定选择电路，基于讯号密度较高的I2C GPIO Expander IC，取代了体积较大、且需要手动修改的拨码开关，在完成对主板器件进行选择设定的基础上，可有效节省PCB板的电路布局空间，并提高信号质量和后续的维护效率，加快产品的量产测试周期。
参见图2所示，本申请实施例公开了又一种服务器中主板器件的设定选择电路。
作为一种具体实施例，本申请实施例所公开的服务器中主板器件的设定选择电路在上述内容的基础上，还包括与逻辑模块102连接的基板管理控制器，用于远程接收设定临时更新指令，并将设定临时更新指令所指定的信号更新值发送至逻辑模块102，以便逻辑模块102将信号更新值发送至I2C GPIO扩展口集成芯片103进行输出。
具体地，本实施例中，基于基板管理控制器(Baseboard Management Controller，BMC)的远程通信功能，可利用BMC对I2C GPIO Expander IC输出的信号设定值进行临时修改：通过与BMC远程通信，可令BMC将信号更新值写入逻辑模块102的内部寄存器，进而由逻辑模块102利用该临时的信号更新值修改I2C GPIO Expander IC的输出。
如此，本实施例可实现远程修改设定，极大地提高了维护效率，在远端维护的应用上有较大的优势。
还需要说明的是，虽然本实施例设置有BMC，但本申请却并没有将BMC也作为逻辑器件使用，其原因是，通常BMC的启动时间较长，一般为30秒以上；并且，BMC本身就是需要进行设定选择的主板器件之一，利用BMC来控制I2C GPIO Expander IC对BMC进行相关设定会发生一定的程序逻辑问题。
作为一种具体实施例，本申请实施例所公开的服务器中主板器件的设定选择电路在上述内容的基础上，基板管理控制器与存储模块101连接，基板管理控制器还用于：
远程接收设定值修改指令，并将设定值修改指令所指定的信号更新值覆盖写入存储模块101。
具体地，本实施例中，基于基板管理控制器(Baseboard Management Controller，BMC)的远程通信功能，可利用BMC对存储模块101中存储的信号设定值进行修改，如此，在后续使用中，逻辑模块102将以存储模块101中更新后的数据为依据而控制I2C GPIOExpander IC的输出。
作为一种具体实施例，本申请实施例所公开的服务器中主板器件的设定选择电路在上述内容的基础上，存储模块101为FRU(Field Replace Unit，现场可更换单元)；逻辑模块102为CPLD(Complex Programming Logic Device，复杂可编程逻辑器件)或者FPGA(Field Programmable Gate Array，现场可编程逻辑门阵列)。
需要说明的是，上述器件均为服务器主板上一般均会有的器件，本申请通过复用这些已有器件，可有效节省PDB板的布局空间。
作为一种具体实施例，本申请实施例所公开的服务器中主板器件的设定选择电路在上述内容的基础上，I2C GPIO扩展口集成芯片103为多个。
具体地，根据对主板器件进行设定选择时的GPIO数量需要，可并联设置多个I2CGPIO扩展口集成芯片103，本领域技术人员可自行设定。
参见图3所示，本申请实施例公开了一种服务器中主板器件的设定选择方法，应用于分别与存储模块101和I2C GPIO扩展口集成芯片103连接的逻辑模块102；
I2C GPIO扩展口集成芯片103与主板器件连接，用于取代拨码开关对主板器件进行设定选择；存储模块101预先存储有主板器件在不同时态下的信号设定值；该方法主要包括：
S201：在上电后从存储模块101中读取与当前时态对应的信号设定值。
S202：将读取的信号设定值发送至I2C GPIO扩展口集成芯片103，以便I2C GPIO扩展口集成芯片103将信号设定值输出至主板器件进行设定选择。
可见，本申请所提供的服务器中主板器件的设定选择方法，基于讯号密度较高的I2C GPIO Expander IC，取代了体积较大、且需要手动修改的拨码开关，在完成对主板器件进行选择设定的基础上，可有效节省PCB板的电路布局空间，并提高信号质量和后续的维护效率，加快产品的量产测试周期。
作为一种具体实施例，本申请实施例所提供的服务器中主板器件的设定选择方法在上述内容的基础上，逻辑模块102与基板管理控制器连接；方法还包括：
在基板管理控制器远程接收到设定临时更新指令后，接收基板管理控制器发送的设定临时更新指令所指定的信号更新值；
将信号更新值发送至I2C GPIO扩展口集成芯片103进行输出。
作为一种具体实施例，本申请实施例所提供的服务器中主板器件的设定选择方法在上述内容的基础上，存储模块101与基板管理控制器连接；方法还包括：
基板管理控制器在远程接收到设定值修改指令后，将设定值修改指令所指定的信号更新值覆盖写入存储模块101。
关于上述服务器中主板器件的设定选择方法的具体内容，可参考前述关于服务器中主板器件的设定选择电路的详细介绍，这里就不再赘述。
参见图4所示，本申请实施例公开了一种电子设备，包括：
存储器301，用于存储计算机程序；
处理器302，用于执行所述计算机程序以实现如上所述的任一种服务器中主板器件的设定选择方法的步骤。
进一步地，本申请实施例还公开了一种计算机可读存储介质，所述计算机可读存储介质中存储有计算机程序，所述计算机程序被处理器执行时用以实现如上所述的任一种服务器中主板器件的设定选择方法的步骤。
关于上述电子设备和计算机可读存储介质的具体内容，可参考前述关于服务器中主板器件的设定选择方法的详细介绍，这里就不再赘述。
本申请中各个实施例采用递进的方式描述，每个实施例重点说明的都是与其他实施例的不同之处，各个实施例之间相同相似部分互相参见即可。对于实施例公开的设备而言，由于其与实施例公开的方法相对应，所以描述的比较简单，相关之处参见方法部分说明即可。
还需说明的是，在本申请文件中，诸如“第一”和“第二”之类的关系术语，仅仅用来将一个实体或者操作与另一个实体或者操作区分开来，而不一定要求或者暗示这些实体或者操作之间存在任何这种实际的关系或者顺序。此外，术语“包括”、“包含”或者其任何其他变体意在涵盖非排他性的包含，从而使得包括一系列要素的过程、方法、物品或者设备不仅包括那些要素，而且还包括没有明确列出的其他要素，或者是还包括为这种过程、方法、物品或者设备所固有的要素。在没有更多限制的情况下，由语句“包括一个……”限定的要素，并不排除在包括所述要素的过程、方法、物品或者设备中还存在另外的相同要素。
以上对本申请所提供的技术方案进行了详细介绍。本文中应用了具体个例对本申请的原理及实施方式进行了阐述，以上实施例的说明只是用于帮助理解本申请的方法及其核心思想。应当指出，对于本技术领域的普通技术人员来说，在不脱离本申请原理的前提下，还可以对本申请进行若干改进和修饰，这些改进和修饰也落入本申请的保护范围内。
Claims (9)
1.一种服务器中主板器件的设定选择电路，其特征在于，用于取代拨码开关对所述主板器件进行设定选择，包括：
存储模块，用于预先存储所述主板器件在不同时态下的信号设定值；
与所述存储模块连接的逻辑模块，用于在上电后从所述存储模块中读取与当前时态对应的所述信号设定值，并发送至I2C GPIO扩展口集成芯片进行输出；
输入端与所述逻辑模块连接、输出端与所述主板器件连接的所述I2C GPIO扩展口集成芯片，用于将与当前时态对应的所述信号设定值输出至所述主板器件以便进行设定选择；
其中，所述存储模块为FRU；所述逻辑模块为CPLD或者FPGA。
2.根据权利要求1所述的设定选择电路，其特征在于，还包括：
与所述逻辑模块连接的基板管理控制器，用于远程接收设定临时更新指令，并将所述设定临时更新指令所指定的信号更新值发送至所述逻辑模块，以便所述逻辑模块将所述信号更新值发送至所述I2C GPIO扩展口集成芯片进行输出。
3.根据权利要求2所述的设定选择电路，其特征在于，所述基板管理控制器与所述存储模块连接，所述基板管理控制器还用于：
远程接收设定值修改指令，并将所述设定值修改指令所指定的信号更新值覆盖写入所述存储模块。
4.根据权利要求1所述的设定选择电路，其特征在于，所述I2C GPIO扩展口集成芯片为多个。
5.一种服务器中主板器件的设定选择方法，其特征在于，应用于分别与存储模块和I2CGPIO扩展口集成芯片连接的逻辑模块；
所述I2C GPIO扩展口集成芯片与所述主板器件连接，用于取代拨码开关对所述主板器件进行设定选择；所述存储模块预先存储有所述主板器件在不同时态下的信号设定值；所述方法包括：
在上电后从所述存储模块中读取与当前时态对应的信号设定值；
将读取的所述信号设定值发送至所述I2C GPIO扩展口集成芯片，以便所述I2C GPIO扩展口集成芯片将所述信号设定值输出至所述主板器件进行设定选择；
其中，所述存储模块为FRU；所述逻辑模块为CPLD或者FPGA。
6.根据权利要求5所述的设定选择方法，其特征在于，所述逻辑模块与基板管理控制器连接；所述方法还包括：
在所述基板管理控制器远程接收到设定临时更新指令后，接收所述基板管理控制器发送的所述设定临时更新指令所指定的信号更新值；
将所述信号更新值发送至所述I2C GPIO扩展口集成芯片进行输出。
7.根据权利要求6所述的设定选择方法，其特征在于，所述存储模块与所述基板管理控制器连接；所述方法还包括：
所述基板管理控制器在远程接收到设定值修改指令后，将所述设定值修改指令所指定的信号更新值覆盖写入所述存储模块。
8.一种电子设备，其特征在于，包括：
存储器，用于存储计算机程序；
处理器，用于执行所述计算机程序以实现如权利要求5至7任一项所述的服务器中主板器件的设定选择方法的步骤。
9.一种计算机可读存储介质，其特征在于，所述计算机可读存储介质中存储有计算机程序，所述计算机程序被处理器执行时用以实现如权利要求5至7任一项所述的服务器中主板器件的设定选择方法的步骤。
Priority Applications (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| CN202011163275.9A CN112306937B (zh) | 2020-10-27 | 2020-10-27 | 服务器中主板器件的设定选择电路、方法、设备及介质 |
Applications Claiming Priority (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| CN202011163275.9A CN112306937B (zh) | 2020-10-27 | 2020-10-27 | 服务器中主板器件的设定选择电路、方法、设备及介质 |
Publications (2)
| Publication Number | Publication Date |
|---|---|
| CN112306937A CN112306937A (zh) | 2021-02-02 |
| CN112306937B true CN112306937B (zh) | 2023-02-24 |
Family
ID=74331104
Family Applications (1)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| CN202011163275.9A Active CN112306937B (zh) | 2020-10-27 | 2020-10-27 | 服务器中主板器件的设定选择电路、方法、设备及介质 |
Country Status (1)
| Country | Link |
|---|---|
| CN (1) | CN112306937B (zh) |
Families Citing this family (2)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| CN116775526B (zh) * | 2023-08-24 | 2023-10-20 | 新誉集团有限公司 | 一种扩展装置及电子设备 |
| CN117591460B (zh) * | 2024-01-17 | 2024-04-26 | 紫光恒越技术有限公司 | 一种设备控制方法、装置、电子设备及存储介质 |
Citations (3)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| CN109739794A (zh) * | 2018-12-19 | 2019-05-10 | 郑州云海信息技术有限公司 | 一种使用cpld实现i2c总线扩展的***及方法 |
| TW202009718A (zh) * | 2018-08-28 | 2020-03-01 | 其陽科技股份有限公司 | 可變式電子裝置 |
| CN111209241A (zh) * | 2019-12-19 | 2020-05-29 | 曙光信息***(辽宁)有限公司 | 整机柜服务器的管理*** |
-
2020
- 2020-10-27 CN CN202011163275.9A patent/CN112306937B/zh active Active
Patent Citations (3)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| TW202009718A (zh) * | 2018-08-28 | 2020-03-01 | 其陽科技股份有限公司 | 可變式電子裝置 |
| CN109739794A (zh) * | 2018-12-19 | 2019-05-10 | 郑州云海信息技术有限公司 | 一种使用cpld实现i2c总线扩展的***及方法 |
| CN111209241A (zh) * | 2019-12-19 | 2020-05-29 | 曙光信息***(辽宁)有限公司 | 整机柜服务器的管理*** |
Also Published As
| Publication number | Publication date |
|---|---|
| CN112306937A (zh) | 2021-02-02 |
Similar Documents
| Publication | Publication Date | Title |
|---|---|---|
| CN102609286B (zh) | 一种基于处理器控制的fpga配置程序远程更新***及其方法 | |
| US8275599B2 (en) | Embedded bus emulation | |
| US8386764B2 (en) | BIOS architecture | |
| CN112306937B (zh) | 服务器中主板器件的设定选择电路、方法、设备及介质 | |
| CN107704285B (zh) | 现场可编程门阵列多版本配置芯片、***和方法 | |
| CN102855146A (zh) | 固件更新***及方法 | |
| CN103605542A (zh) | Fpga配置文件的在线升级装置 | |
| US20090198770A1 (en) | System and method of updating codes in controller | |
| CN104239097A (zh) | 一种通过移动终端升级配件的方法、***及移动终端 | |
| CN112925569A (zh) | 一种固件数据处理方法、装置、设备及存储介质 | |
| CN116298801A (zh) | 芯片测试装置、方法、电子设备及存储介质 | |
| CN102081526B (zh) | 基本输入/输出***架构 | |
| US20060080636A1 (en) | Method of building intelligent platform management interface firmware architecture | |
| CN102645978B (zh) | 可模拟键盘输出信号的模拟装置 | |
| CN113760800A (zh) | 基于bmc的串口路径选择方法、***、终端及存储介质 | |
| CN104699410A (zh) | 一种信息处理方法及电子设备 | |
| CN103747239B (zh) | 一种进入调试模式的方法及智能电视 | |
| CN106548311B (zh) | 库存管理设定*** | |
| CN110471704B (zh) | 服务器及服务器开机初始化方法 | |
| CN113835762B (zh) | 硬盘背板默认配置更新方法及*** | |
| CN113608937B (zh) | 硬盘背板led无硬盘测试装置及方法 | |
| CN114443150B (zh) | 交换机出厂信息同步方法、***、终端及存储介质 | |
| CN111694697B (zh) | 半导体装置及调试*** | |
| CN111723038B (zh) | 一种讯号补偿方法、装置及电子设备和存储介质 | |
| TWI659295B (zh) | 伺服器及伺服器開機初始化方法 |
Legal Events
| Date | Code | Title | Description |
|---|---|---|---|
| PB01 | Publication | ||
| PB01 | Publication | ||
| SE01 | Entry into force of request for substantive examination | ||
| SE01 | Entry into force of request for substantive examination | ||
| GR01 | Patent grant | ||
| GR01 | Patent grant |