CN112234073A - 一种异形显示面板及其制造方法 - Google Patents
一种异形显示面板及其制造方法 Download PDFInfo
- Publication number
- CN112234073A CN112234073A CN202011185250.9A CN202011185250A CN112234073A CN 112234073 A CN112234073 A CN 112234073A CN 202011185250 A CN202011185250 A CN 202011185250A CN 112234073 A CN112234073 A CN 112234073A
- Authority
- CN
- China
- Prior art keywords
- auxiliary
- main
- electrode
- scanning line
- line
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Withdrawn
Links
- 238000004519 manufacturing process Methods 0.000 title claims abstract description 9
- 239000004065 semiconductor Substances 0.000 claims description 56
- 238000000151 deposition Methods 0.000 claims description 18
- 239000002184 metal Substances 0.000 claims description 18
- 238000005530 etching Methods 0.000 claims description 15
- 239000000463 material Substances 0.000 claims description 12
- 238000000034 method Methods 0.000 claims description 6
- 230000002093 peripheral effect Effects 0.000 claims description 6
- 230000000694 effects Effects 0.000 abstract description 7
- 230000003313 weakening effect Effects 0.000 abstract description 5
- 238000010586 diagram Methods 0.000 description 5
- 230000001788 irregular Effects 0.000 description 5
- 230000002159 abnormal effect Effects 0.000 description 4
- 239000003990 capacitor Substances 0.000 description 3
- 230000007704 transition Effects 0.000 description 3
- 230000000903 blocking effect Effects 0.000 description 1
- 239000004020 conductor Substances 0.000 description 1
- 239000011159 matrix material Substances 0.000 description 1
- 238000012986 modification Methods 0.000 description 1
- 230000004048 modification Effects 0.000 description 1
Images
Classifications
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L27/00—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate
- H01L27/02—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having potential barriers; including integrated passive circuit elements having potential barriers
- H01L27/12—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having potential barriers; including integrated passive circuit elements having potential barriers the substrate being other than a semiconductor body, e.g. an insulating body
- H01L27/1214—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having potential barriers; including integrated passive circuit elements having potential barriers the substrate being other than a semiconductor body, e.g. an insulating body comprising a plurality of TFTs formed on a non-semiconducting substrate, e.g. driving circuits for AMLCDs
- H01L27/124—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having potential barriers; including integrated passive circuit elements having potential barriers the substrate being other than a semiconductor body, e.g. an insulating body comprising a plurality of TFTs formed on a non-semiconducting substrate, e.g. driving circuits for AMLCDs with a particular composition, shape or layout of the wiring layers specially adapted to the circuit arrangement, e.g. scanning lines in LCD pixel circuits
-
- G—PHYSICS
- G09—EDUCATION; CRYPTOGRAPHY; DISPLAY; ADVERTISING; SEALS
- G09G—ARRANGEMENTS OR CIRCUITS FOR CONTROL OF INDICATING DEVICES USING STATIC MEANS TO PRESENT VARIABLE INFORMATION
- G09G3/00—Control arrangements or circuits, of interest only in connection with visual indicators other than cathode-ray tubes
- G09G3/20—Control arrangements or circuits, of interest only in connection with visual indicators other than cathode-ray tubes for presentation of an assembly of a number of characters, e.g. a page, by composing the assembly by combination of individual elements arranged in a matrix no fixed position being assigned to or needed to be assigned to the individual characters or partial characters
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L27/00—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate
- H01L27/02—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having potential barriers; including integrated passive circuit elements having potential barriers
- H01L27/12—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having potential barriers; including integrated passive circuit elements having potential barriers the substrate being other than a semiconductor body, e.g. an insulating body
- H01L27/1214—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having potential barriers; including integrated passive circuit elements having potential barriers the substrate being other than a semiconductor body, e.g. an insulating body comprising a plurality of TFTs formed on a non-semiconducting substrate, e.g. driving circuits for AMLCDs
- H01L27/1259—Multistep manufacturing methods
Landscapes
- Engineering & Computer Science (AREA)
- Power Engineering (AREA)
- Physics & Mathematics (AREA)
- Computer Hardware Design (AREA)
- General Physics & Mathematics (AREA)
- Condensed Matter Physics & Semiconductors (AREA)
- Microelectronics & Electronic Packaging (AREA)
- Theoretical Computer Science (AREA)
- Manufacturing & Machinery (AREA)
- Devices For Indicating Variable Information By Combining Individual Elements (AREA)
- Thin Film Transistor (AREA)
- Liquid Crystal (AREA)
Abstract
本发明提供一种异形显示面板及其制造方法,异形显示面板包括多行主扫描线、多行数据线以及多个像素单元,其中每个像素单元包括多个子像素单元;每个子像素单元包括主子像素单元和辅子像素单元;所述异形显示面板还包括位于主子像素单元内的主TFT开关和主像素电极、位于辅子像素单元内的辅TFT开关、分享TFT开关和辅像素电极。本发明主子像素单元和辅子像素单元共用扫描线和数据线并将像素电极分为主像素电极和辅像素电极,通过下一行扫描线控制分享TFT开关以将辅像素电极的电压分摊到更低,实现亮度变暗,使锯齿部分的像素亮度进行较平滑的过渡,实现弱化锯齿的效果,达到改善锯齿状的效果。
Description
技术领域
本发明涉及一种显示面板的技术领域,尤其涉及一种异形显示面板及其制造方法。
背景技术
随着消费升级,消费者对于显示面板的需求不再局限于矩形的规则形状的显示面板。圆形等异形显示面板成为主流显示设备。异形显示面板的缺口(notch)或者圆角等区域由于弧边的存在,导致像素不能规则的阵列,而发光层必须与像素电路一一对应。
为了满足显示器异形部分设计,如图1所示,显示区域10的边角呈弧形A,图2所示直接将多余的像素区域去除的早起现有技术,即将弧形A的多余像素区域去除。因像素为方形,如此会在宏观上有较严重的锯齿感,如图2所示。后续提出了使用各种样式的黑色矩阵(BM)对像素进行部分遮挡的方案,以弱化锯齿感。如图3所示为一个典型的BM遮挡方案。
当像素较大时,这种使用BM遮挡的设计补偿设计仍有较明显锯齿。
发明内容
本发明的目的在于提供一种使锯齿部分的像素亮度进行较平滑的过渡,实现弱化锯齿的效果的异形显示面板及其制造方法。
本发明提供一种异形显示面板,其包括平行设置的多行主扫描线、垂直设置的多行数据线、以及由主扫描线和数据线交叉限定的多个像素单元,其中每个像素单元包括多个子像素单元;还包括位于相邻主扫描线之间的辅扫描线,每个子像素单元包括由辅扫描线分割且上下设置的主子像素单元和辅子像素单元;所述异形显示面板还包括位于主子像素单元内的主TFT开关和主像素电极、位于辅子像素单元内的辅TFT开关、分享TFT开关和辅像素电极;设定上下相邻两条主扫描线分别为第一主扫描线和第二主扫描线,所述辅扫描线位于第一主扫描线和第二主扫描线之间,辅扫描线在***区域内与第一主扫描线连接;所述主TFT开关包括与第一主扫描连接的主栅极、与数据线连接的主源极、主漏极以及与主源极和主漏极接触的第一半导体层,所述主漏极与主像素电极连接;所述辅TFT开关包括与辅扫描线连接的辅栅极、与数据线连接的辅源极、辅漏极以及与辅源极和辅漏极接触的第二半导体层,辅漏极与辅像素电极连接;所述分享TFT开关包括与第二主扫描线连接的分享栅极、与辅漏极连接的分享漏极、与数据线连接的分享源极以及与分享源极和分享漏极接触的第三半导体层,所述分享漏极与辅像素电极连接。
进一步地,异形显示面板还包括平行设置在第一主扫描线和辅扫描线之间的主公共电极线、平行设置在辅扫描线和第二主扫描线之间的辅公共电极线和分享公共电极线,辅公共电极线靠近辅扫描线设置,分享公共电极线靠近第二主扫描线设置。
进一步地,所述第一半导体层呈叠设在第一主扫描线的上方,所述第二半导体层呈叠设在辅扫描线的上方,所述第三半导体层呈叠设在第二主扫描线的上方。
进一步地,还包括第一接触孔、第二接触孔和第三接触孔,所述主漏极通过第一接触孔与主像素电极连接,第一接触孔位于主公共电极线的上方;所述辅漏极通过第二接触孔与辅像素电极连接,第二接触孔位于辅公共电极线的上方;所述分享漏极通过第三接触孔与辅像素电极连接,第三接触孔位于分享公共电极线的上方。
本发明还提供一种异形显示面板的制造方法,包括如下步骤:
S1:沉积第一金属层,对第一金属层进行曝光显示刻蚀形成平行的主扫描线、辅扫描线、主公共电极线、辅公共电极线和分享公共电极线;
S2:沉积覆盖第一金属层的栅极绝缘层;
S3:沉积半导体材料层,对半导体材料层进行曝光显示刻蚀形成位于第一半导体层、第二半导体层和第三半导体层;
S4:沉积第二金属层,对第二金属层进行曝光显示刻蚀形成与主扫描线平行设置的数据线、与第一半导体层接触的主源极和主漏极、与第二半导体层接触的辅源极和辅漏极以及与第三半导体层接触的分享源极和分享漏极,
S5:沉积覆盖第二金属层的绝缘层;
S6:对绝缘层进行刻蚀形成与主漏极连接且位于主公共电极线上方的第一接触孔、与辅漏极连接且位于辅公共电极线上方的第二接触孔以及与分享漏极连接且位于分享公共电极线上方的第三接触孔;
S7:沉积透明半导体材料层,对透明半导体材料层进行刻蚀形成主像素电极和辅像素电极,主像素电极通过第一接触孔与主漏极连接,辅像素电极通过第二接触孔与辅漏极连接,辅像素电极通过第三接触孔与分享漏极连接。
进一步地,针对步骤S1,设定相邻两行主扫描线分别为第一主扫描线和第二主扫描线,辅扫描线平行设置在第一主扫描线和第二主扫描线之间且与副扫描线和第一主扫描线在***区域连接;主公共电极线平行设置在第一主扫描线和辅扫描线之间,辅公共电极线和分享公共电极线平行设置在辅扫描线和第二主扫描线之间,辅公共电极线靠近辅扫描线设置,分享公共电极线靠近第二主扫描线设置。
进一步地,针对步骤S3,第一半导体层和第三导体板层不接触且均呈叠设置在第一主扫描线和第二主扫描线的上方,第二半导体层呈叠设置在辅扫描线上。
进一步地,针对步骤S4,主源极和辅源极均与数据线连接,主漏极延伸至主公共电极线的上方,辅漏极延伸至辅公共电极线的上方,分享源极与辅漏极连接;第一主扫描线、辅扫描线和数据线围设形成主子像素单元,第二主扫描线、辅扫描线和数据线围设形成辅子像素单元。
进一步地,针对步骤S7,主像素电极位于主子像素单元内,辅像素电极位于辅子像素单元内。
本发明在异形区域将一个子像素单元分成主子像素单元和辅子像素单元的两部分,主子像素单元和辅子像素单元根据异形区域的面积进行调整并进行锯齿补偿;主子像素单元和辅子像素单元共用扫描线和数据线并将像素电极分为主像素电极和辅像素电极,通过下一行扫描线控制分享TFT开关以将辅像素电极的电压分摊到更低,实现亮度变暗,使锯齿部分的像素亮度进行较平滑的过渡,实现弱化锯齿的效果,达到改善锯齿状的效果。
附图说明
图1所示为现有显示区域的边角呈弧形的结构示意图;
图2为早期去除图1所示多余像素区域的结构示意图;
图3为采用黑色矩阵对多余像素区域进行部分遮挡的结构示意图;
图4为本发明异形显示面板在异形区域的像素结构示意图;
图5为本发明异形显示面板在异形区域的平面图;
图6为图4和图5所示异形显示面板的驱动波形图;
图7为本发明异形显示面板降低部分亮度的示意图;
图8为本发明异形显示面板在异形区域的剖线示意图
图9为图8所示在A-B区域的剖视图;
图10为图8所示在B-C区域的剖视图;
图11为图8所示在C-D区域的剖视图。
具体实施方式
下面结合附图和具体实施例,进一步阐明本发明,应理解这些实施例仅用于说明本发明而不用于限制本发明的范围,在阅读了本发明之后,本领域技术人员对本发明的各种等价形式的修改均落于本申请所附权利要求所限定的范围。
为使图面简洁,各图中只示意性地表示出了与本发明相关的部分,它们并不代表其作为产品的实际结构。另外,以使图面简洁便于理解,在有些图中具有相同结构或功能的部件,仅示意性地绘示了其中的一个,或仅标出了其中的一个。在本文中,“一个”不仅表示“仅此一个”,也可以表示“多于一个”的情形。
实施例:
本发明异形显示面板,如图4和图5所示,其包括平行设置的n行主扫描线10、位于相邻主扫描线10之间的辅扫描线11、垂直设置的m行数据线20以及由主扫描线10和数据线50交叉限定的多个像素单元,其中每个像素单元包括多个子像素单元,每个子像素单元包括由辅扫描线11分割且上下设置的主子像素单元100和辅子像素单元200。异形显示面板还包括位于主子像素单元101内的主TFT开关101和主像素电极102、位于辅子像素单元200内的辅TFT开关201、分享TFT开关202和辅像素电极203。其中具有主子像素单元100和辅子像素单元200的面板区域为需要进行锯齿补偿的部分像素单元部分。
设定上下相邻两条主扫描线10分别为第一主扫描线Gx和第二主扫描线Gx+1,辅扫描线11位于第一主扫描线Gx和第二主扫描线Gx+1之间,辅扫描线11在***区域内与第一主扫描线Gx连接,其中n、m和x都是正整数,x+1≤n。
异形显示面板还包括平行设置在第一主扫描线Gx和辅扫描线11之间的主公共电极线21、平行设置在辅扫描线11和第二主扫描线Gx+1之间的辅公共电极线22和分享公共电极线23,辅公共电极线22靠近辅扫描线11设置,分享公共电极线23靠近第二主扫描线Gx+1设置。
主TFT开关101包括与第一主扫描线Gx连接的主栅极(图未示)、与数据线50连接的主源极(图未示)、主漏极51以及与主源极和主漏极51接触的第一半导体层41,第一半导体层41呈叠设在第一主扫描线Gx的上方,主漏极51通过第一接触孔61与主像素电极102连接,第一接触孔61位于主公共电极线21的上方。
辅TFT开关201包括与辅扫描线11连接的辅栅极(图未示)、与数据线50连接的辅源极(图未示)、辅漏极52以及与辅源极和辅漏极52接触的第二半导体层42,第二半导体层42呈叠设在辅扫描线11的上方,辅漏极52通过第二接触孔62与辅像素电极203连接,第二接触孔62位于辅公共电极线22的上方。
分享TFT开关202包括与第二主扫描线Gx+1连接的分享栅极(图未示)、与辅漏极52连接的分享漏极53、与数据线50连接的分享源极54以及与分享源极54和分享漏极53接触的第三半导体层43,第三半导体层43也呈叠设置在第二主扫描线Gx+1的上方,分享漏极53通过第三接触孔63与辅像素电极203连接,第三接触孔63位于分享公共电极线23的上方。
如图6和图7所示,点亮面板时,第一主扫描线Gx打开,主TFT开关101和辅TFT开关201均打开,主TFT开关101和辅TFT开关201分别给主像素电极102和辅像素电极203充电并点亮面板;辅子像素单元200通过新增具有分享电荷的分享Csh电容,当第一主扫描线Gx关闭后,第二主扫描线Gx+1打开,辅子像素单元200的辅像素电极203与分享Csh电容接,将部分电荷分享至分享Csh电容上,辅子像素单元200的像素电压从△Vp下降至△Vp’,这样辅子像素单元200的显示亮度弱于主子像素单元100,辅子像素单元200的像素显示亮度下降,使锯齿部分的像素亮度进行较平滑的过渡,实现弱化锯齿的效果,达到改善锯齿状的效果。
本发明异形显示面板的制造方法,如图8至图11,包括如下步骤:
S1:沉积第一金属层,对第一金属层进行曝光显示刻蚀形成平行的主扫描线10、辅扫描线11、主公共电极线21、辅公共电极线22和分享公共电极线23,其中设定相邻两行主扫描线分别为第一主扫描线Gx和第二主扫描线Gx+1,辅扫描线11平行设置在第一主扫描线Gx和第二主扫描线Gx+1之间且与副扫描线11和第一主扫描线Gx在***区域连接;主公共电极线21平行设置在第一主扫描线Gx和辅扫描线11之间,辅公共电极线22和分享公共电极线23平行设置在辅扫描线11和第二主扫描线Gx+1之间,辅公共电极线22靠近辅扫描线11设置,分享公共电极线23靠近第二主扫描线Gx+1设置;
S2:沉积覆盖第一金属层的栅极绝缘层30;
S3:沉积半导体材料层,对半导体材料层进行曝光显示刻蚀形成位于第一半导体层41、第二半导体层42和第三半导体层43,其中第一半导体层41和第三导体板层43不接触且均呈叠设置在第一主扫描线Gx和第二主扫描线Gx+1的上方,第二半导体层42呈叠设置在辅扫描线11上;
S4:沉积第二金属层,对第二金属层进行曝光显示刻蚀形成与主扫描线10平行设置的数据线50、与第一半导体层41接触的主源极(图未示)和主漏极51、与第二半导体层42接触的辅源极(图未示)和辅漏极52以及与第三半导体层43接触的分享源极53和分享漏极54,其中主源极和辅源极均与数据线50连接,主漏极51延伸至主公共电极线21的上方,辅漏极52延伸至辅公共电极线22的上方,分享源极53与辅漏极52连接;第一主扫描线Gx、辅扫描线11和数据线50围设形成主子像素单元100,第二主扫描线Gx+1、辅扫描线11和数据线50围设形成辅子像素单元200;
S5:沉积覆盖第二金属层的绝缘层60;
S6:对绝缘层60进行刻蚀形成与主漏极51连接且位于主公共电极线21上方的第一接触孔61、与辅漏极52连接且位于辅公共电极线22上方的第二接触孔62以及与分享漏极53连接且位于分享公共电极线23上方的第三接触孔63;
S7:沉积透明半导体材料层,对透明半导体材料层进行刻蚀形成位于主子像素单元100内的主像素电极102和位于辅子像素单元200内的辅像素电极203,主像素电极102通过第一接触孔61与主漏极51连接,辅像素电极203通过第二接触孔62与辅漏极52连接,辅像素电极203通过第三接触孔63与分享漏极53连接。
通过上述步骤制造形成异形显示面板。
本发明在异形区域将一个子像素单元分成主子像素单元和辅子像素单元的两部分,主子像素单元和辅子像素单元根据异形区域的面积进行调整并进行锯齿补偿;主子像素单元和辅子像素单元共用扫描线和数据线并将像素电极分为主像素电极和辅像素电极,通过下一行扫描线控制分享TFT开关以将辅像素电极的电压分摊到更低,实现亮度变暗,使锯齿部分的像素亮度进行较平滑的过渡,实现弱化锯齿的效果,达到改善锯齿状的效果。
以上详细描述了本发明的优选实施方式,但是本发明并不限于上述实施方式中的具体细节,在本发明的技术构思范围内,可以对本发明的技术方案进行多种等同变换(如数量、形状、位置等),这些等同变换均属于本发明的保护范围。
Claims (9)
1.一种异形显示面板,其包括平行设置的多行主扫描线、垂直设置的多行数据线、以及由主扫描线和数据线交叉限定的多个像素单元,其中每个像素单元包括多个子像素单元;其特征在于,还包括位于相邻主扫描线之间的辅扫描线,每个子像素单元包括由辅扫描线分割且上下设置的主子像素单元和辅子像素单元;所述异形显示面板还包括位于主子像素单元内的主TFT开关和主像素电极、位于辅子像素单元内的辅TFT开关、分享TFT开关和辅像素电极;设定上下相邻两条主扫描线分别为第一主扫描线和第二主扫描线,所述辅扫描线位于第一主扫描线和第二主扫描线之间,辅扫描线在***区域内与第一主扫描线连接;所述主TFT开关包括与第一主扫描连接的主栅极、与数据线连接的主源极、主漏极以及与主源极和主漏极接触的第一半导体层,所述主漏极与主像素电极连接;所述辅TFT开关包括与辅扫描线连接的辅栅极、与数据线连接的辅源极、辅漏极以及与辅源极和辅漏极接触的第二半导体层,辅漏极与辅像素电极连接;所述分享TFT开关包括与第二主扫描线连接的分享栅极、与辅漏极连接的分享漏极、与数据线连接的分享源极以及与分享源极和分享漏极接触的第三半导体层,所述分享漏极与辅像素电极连接。
2.根据权利要求1所述的异形显示面板,其特征在于:异形显示面板还包括平行设置在第一主扫描线和辅扫描线之间的主公共电极线、平行设置在辅扫描线和第二主扫描线之间的辅公共电极线和分享公共电极线,辅公共电极线靠近辅扫描线设置,分享公共电极线靠近第二主扫描线设置。
3.根据权利要求2所述的异形显示面板,其特征在于:所述第一半导体层呈叠设在第一主扫描线的上方,所述第二半导体层呈叠设在辅扫描线的上方,所述第三半导体层呈叠设在第二主扫描线的上方。
4.根据权利要求2所述的异形显示面板,其特征在于:还包括第一接触孔、第二接触孔和第三接触孔,所述主漏极通过第一接触孔与主像素电极连接,第一接触孔位于主公共电极线的上方;所述辅漏极通过第二接触孔与辅像素电极连接,第二接触孔位于辅公共电极线的上方;所述分享漏极通过第三接触孔与辅像素电极连接,第三接触孔位于分享公共电极线的上方。
5.一种异形显示面板的制造方法,其特征在于,包括如下步骤:
S1:沉积第一金属层,对第一金属层进行曝光显示刻蚀形成平行的主扫描线、辅扫描线、主公共电极线、辅公共电极线和分享公共电极线;
S2:沉积覆盖第一金属层的栅极绝缘层;
S3:沉积半导体材料层,对半导体材料层进行曝光显示刻蚀形成位于第一半导体层、第二半导体层和第三半导体层;
S4:沉积第二金属层,对第二金属层进行曝光显示刻蚀形成与主扫描线平行设置的数据线、与第一半导体层接触的主源极和主漏极、与第二半导体层接触的辅源极和辅漏极以及与第三半导体层接触的分享源极和分享漏极,
S5:沉积覆盖第二金属层的绝缘层;
S6:对绝缘层进行刻蚀形成与主漏极连接且位于主公共电极线上方的第一接触孔、与辅漏极连接且位于辅公共电极线上方的第二接触孔以及与分享漏极连接且位于分享公共电极线上方的第三接触孔;
S7:沉积透明半导体材料层,对透明半导体材料层进行刻蚀形成主像素电极和辅像素电极,主像素电极通过第一接触孔与主漏极连接,辅像素电极通过第二接触孔与辅漏极连接,辅像素电极通过第三接触孔与分享漏极连接。
6.根据权利要求5所述的异形显示面板的制造方法,其特征在于:针对步骤S1,设定相邻两行主扫描线分别为第一主扫描线和第二主扫描线,辅扫描线平行设置在第一主扫描线和第二主扫描线之间且与副扫描线和第一主扫描线在***区域连接;主公共电极线平行设置在第一主扫描线和辅扫描线之间,辅公共电极线和分享公共电极线平行设置在辅扫描线和第二主扫描线之间,辅公共电极线靠近辅扫描线设置,分享公共电极线靠近第二主扫描线设置。
7.根据权利要求6所述的异形显示面板的制造方法,其特征在于:针对步骤S3,第一半导体层和第三导体板层不接触且均呈叠设置在第一主扫描线和第二主扫描线的上方,第二半导体层呈叠设置在辅扫描线上。
8.根据权利要求7所述的异形显示面板的制造方法,其特征在于:针对步骤S4,主源极和辅源极均与数据线连接,主漏极延伸至主公共电极线的上方,辅漏极延伸至辅公共电极线的上方,分享源极与辅漏极连接;第一主扫描线、辅扫描线和数据线围设形成主子像素单元,第二主扫描线、辅扫描线和数据线围设形成辅子像素单元。
9.根据权利要求8所述的异形显示面板的制造方法,其特征在于:针对步骤S7,主像素电极位于主子像素单元内,辅像素电极位于辅子像素单元内。
Priority Applications (1)
Application Number | Priority Date | Filing Date | Title |
---|---|---|---|
CN202011185250.9A CN112234073A (zh) | 2020-10-29 | 2020-10-29 | 一种异形显示面板及其制造方法 |
Applications Claiming Priority (1)
Application Number | Priority Date | Filing Date | Title |
---|---|---|---|
CN202011185250.9A CN112234073A (zh) | 2020-10-29 | 2020-10-29 | 一种异形显示面板及其制造方法 |
Publications (1)
Publication Number | Publication Date |
---|---|
CN112234073A true CN112234073A (zh) | 2021-01-15 |
Family
ID=74121444
Family Applications (1)
Application Number | Title | Priority Date | Filing Date |
---|---|---|---|
CN202011185250.9A Withdrawn CN112234073A (zh) | 2020-10-29 | 2020-10-29 | 一种异形显示面板及其制造方法 |
Country Status (1)
Country | Link |
---|---|
CN (1) | CN112234073A (zh) |
Cited By (1)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
US11830402B1 (en) | 2022-09-08 | 2023-11-28 | HKC Corporation Limited | Display circuit of special-shaped screen and display device |
-
2020
- 2020-10-29 CN CN202011185250.9A patent/CN112234073A/zh not_active Withdrawn
Cited By (2)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
US11830402B1 (en) | 2022-09-08 | 2023-11-28 | HKC Corporation Limited | Display circuit of special-shaped screen and display device |
WO2024051205A1 (zh) * | 2022-09-08 | 2024-03-14 | 惠科股份有限公司 | 异形屏的显示电路及显示设备 |
Similar Documents
Publication | Publication Date | Title |
---|---|---|
CN110518037B (zh) | 一种显示面板及显示装置 | |
CN109904214B (zh) | 一种显示面板、包含其的显示装置 | |
US11968870B2 (en) | Display panel and display device | |
CN105159001B (zh) | 阵列基板及其制造方法、显示面板以及显示装置 | |
CN111028692A (zh) | 一种显示面板和显示装置 | |
US20200279531A1 (en) | Display panel and display device | |
CN111965908B (zh) | 一种阵列基板和显示装置 | |
CN107221536A (zh) | 阵列基板、异形显示器及显示装置 | |
CN106783895B (zh) | 阵列基板及其制造方法和显示装置 | |
JPH06347821A (ja) | 表示スクリーン製造方法及び該方法で製造された表示スクリーン | |
CN104809954A (zh) | 像素阵列 | |
CN104701302A (zh) | 阵列基板及其制作方法以及显示装置 | |
CN213750598U (zh) | 显示面板 | |
CN111048004B (zh) | 一种显示面板及显示装置 | |
CN104280959B (zh) | 像素结构、显示面板及其制造方法 | |
CN108873552B (zh) | 一种电子纸显示基板、显示面板及显示装置 | |
CN113870713A (zh) | 显示面板及显示装置 | |
CN103488015A (zh) | 像素结构及具有此像素结构的显示面板 | |
CN113109972A (zh) | 阵列基板、显示面板及显示装置 | |
CN109994069A (zh) | Goa驱动电路及阵列基板 | |
CN107065370B (zh) | 显示面板和显示装置 | |
CN109240012A (zh) | 阵列基板、显示面板和显示装置 | |
CN115576444A (zh) | 触控显示面板 | |
CN112234073A (zh) | 一种异形显示面板及其制造方法 | |
CN111290185B (zh) | 阵列基板及其制作方法、显示面板 |
Legal Events
Date | Code | Title | Description |
---|---|---|---|
PB01 | Publication | ||
PB01 | Publication | ||
SE01 | Entry into force of request for substantive examination | ||
SE01 | Entry into force of request for substantive examination | ||
WW01 | Invention patent application withdrawn after publication |
Application publication date: 20210115 |
|
WW01 | Invention patent application withdrawn after publication |