CN112217625A - 一种基于fpga的sc-fde定时粗同步实现方法和装置 - Google Patents

一种基于fpga的sc-fde定时粗同步实现方法和装置 Download PDF

Info

Publication number
CN112217625A
CN112217625A CN202011295097.5A CN202011295097A CN112217625A CN 112217625 A CN112217625 A CN 112217625A CN 202011295097 A CN202011295097 A CN 202011295097A CN 112217625 A CN112217625 A CN 112217625A
Authority
CN
China
Prior art keywords
delayed
correlation
data
input data
energy
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Granted
Application number
CN202011295097.5A
Other languages
English (en)
Other versions
CN112217625B (zh
Inventor
纪苏远
张明利
李阿明
施菊
周戌初
马景馨
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Shanghai Radio Equipment Research Institute
Original Assignee
Shanghai Radio Equipment Research Institute
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Shanghai Radio Equipment Research Institute filed Critical Shanghai Radio Equipment Research Institute
Priority to CN202011295097.5A priority Critical patent/CN112217625B/zh
Publication of CN112217625A publication Critical patent/CN112217625A/zh
Application granted granted Critical
Publication of CN112217625B publication Critical patent/CN112217625B/zh
Active legal-status Critical Current
Anticipated expiration legal-status Critical

Links

Images

Classifications

    • H—ELECTRICITY
    • H04—ELECTRIC COMMUNICATION TECHNIQUE
    • H04L—TRANSMISSION OF DIGITAL INFORMATION, e.g. TELEGRAPHIC COMMUNICATION
    • H04L7/00—Arrangements for synchronising receiver with transmitter
    • H04L7/04—Speed or phase control by synchronisation signals
    • H04L7/041—Speed or phase control by synchronisation signals using special codes as synchronising signal
    • H04L7/042—Detectors therefor, e.g. correlators, state machines
    • H—ELECTRICITY
    • H04—ELECTRIC COMMUNICATION TECHNIQUE
    • H04L—TRANSMISSION OF DIGITAL INFORMATION, e.g. TELEGRAPHIC COMMUNICATION
    • H04L27/00—Modulated-carrier systems
    • H04L27/26—Systems using multi-frequency codes
    • H04L27/2601—Multicarrier modulation systems
    • H04L27/2647—Arrangements specific to the receiver only
    • H04L27/2655—Synchronisation arrangements
    • H04L27/2656—Frame synchronisation, e.g. packet synchronisation, time division duplex [TDD] switching point detection or subframe synchronisation
    • H—ELECTRICITY
    • H04—ELECTRIC COMMUNICATION TECHNIQUE
    • H04L—TRANSMISSION OF DIGITAL INFORMATION, e.g. TELEGRAPHIC COMMUNICATION
    • H04L27/00—Modulated-carrier systems
    • H04L27/26—Systems using multi-frequency codes
    • H04L27/2601—Multicarrier modulation systems
    • H04L27/2647—Arrangements specific to the receiver only
    • H04L27/2655—Synchronisation arrangements
    • H04L27/2662—Symbol synchronisation
    • H04L27/2663—Coarse synchronisation, e.g. by correlation

Landscapes

  • Engineering & Computer Science (AREA)
  • Computer Networks & Wireless Communication (AREA)
  • Signal Processing (AREA)
  • Synchronisation In Digital Transmission Systems (AREA)

Abstract

本发明公开了一种基于FPGA的SC‑FDE定时粗同步实现方法和装置，该方法包括S1、数据缓存模块将未经过延时的输入数据和经过延时的输入数据分别送到相关窗口能量计算模块和延迟相关能量计算模块；S2、延迟相关能量计算模块对未经过延时的输入数据和经过延时的输入数据进行处理，得到简化后的未经过延时的输入数据和经过延时的输入数据的相关系数；S3、相关窗口能量计算模块计算延时窗口长度内接收数据的能量值；S4、帧搜索模块统计度量函数连续大于阈值的点数，找出数据帧的起始位置。

Description

一种基于FPGA的SC-FDE定时粗同步实现方法和装置
技术领域
本发明涉及属于航天测控和数字通信领域，特别涉及一种基于FPGA的SC-FDE定时粗同步实现方法和装置。
背景技术
单载波频域均衡(SC-FDE)是一种较好的抗多径衰落技术，较正交频分复用(OFDM)，它具有峰均功率比低，对载波相偏不敏感等优点，近年来其在无线通信***中得到了广泛关注和应用。在SC-FDE***中，定时同步的准确率一直是研究的重点内容，它直接影响着SC-FDE***性能的优劣。
文献1(聂伟,晋红,严寒.MIMO-OFDM***时间同步算法的研究与实现[J].通信技术,2016,(03))利用重复的前后训练序列的相关性作为度量函数，算法相对简单，能够采用滑动窗口累加计算来明显降低算法计算量。但是，由于相邻度量函数值之间非常强的相关性，会导致度量函数的平台效应，同步精度较低。为克服平台效应，文献2(万仁峰,张敏,胡铁森,吕晓凯.MIMO-OFDM***时间同步算法的研究与实现[J].计算机与网络,2012,(12))提出了一种镜像对称型的训练序列结构，该训练序列具有从中间到两边的对称结构，从而使得同步度量函数的相关性变得很低，定时精度高，但是无法采用滑动窗口累加计算来降低算法计算量，所以相对于文献1计算量要高的多。文献3(陈晨,赵民建,陈文正.单载波频域均衡技术的定时同步研究[J].浙江大学学报(工学版),2007,(03))利用重复的循环前缀的相关性作为度量函数，虽然定时精度高，但是算法相对复杂，不利于硬件实现。专利1(基于MIMO#OFDM***的定时同步方法，CN201611222722.7，2017)提出了一种基于MIMO-OFDM***的定时同步方法,利用短训练序列定义精同步和粗同步的定时度量，利用精同步和粗同步的结果来判断各路分组数据的到来，但是不能采用滑动窗口累加和幅值简化等简化方法。专利2(基于共轭训练序列的突发OFDM定时同步方法，CN201810654969.9，2018)提出了一种OFDM***的定时同步方法,实现在发送多帧数据的情况下正确检测出帧的起始位置。定时精度高，但无法利用简化方法节省硬件开销。专利3(低复杂度高性能的OFDM定时同步算法，CN201110299793.8，2011)提出了一种低复杂度高性能的OFDM定时同步算法,所述的OFDM定时同步算法是构造具有更高稳定性的定时度量函数,定时性能优于传统算法，但是算法复杂度高于传统算法，不利于硬件实现。
发明内容
本发明的目的是提供一种基于FPGA的SC-FDE定时粗同步实现方法和装置，旨在FPGA的实现过程中采用滑动窗口累加和幅值简化等技术来降低硬件开销和运算复杂度，并且能够在降低运算复杂度和减少硬件开销的情况下，能有效的实现定时同步功能。
为了实现以上目的，本发明是通过以下技术方案实现的：
一种基于FPGA的SC-FDE定时粗同步实现方法，其特点是，包括如下步骤：
S1、数据缓存模块将未经过延时的输入数据和经过延时的输入数据分别送到相关窗口能量计算模块和延迟相关能量计算模块；
S2、延迟相关能量计算模块对未经过延时的输入数据和经过延时的输入数据进行处理，得到简化后的未经过延时的输入数据和经过延时的输入数据的相关系数；
S3、相关窗口能量计算模块计算延时窗口长度内接收数据的能量值；
S4、帧搜索模块统计度量函数连续大于阈值的点数，找出数据帧的起始位置。
所述的步骤S2包括：
步骤S2.1、延迟相关计算单元计算当前未经过延时的输入数据和延时后的输入数据的相关系数，并将两组数据同步输出；
步骤S2.2、相关累加计算单元将当前的相关系数和经过延时后的相关系数进行累加；
步骤S2.3、幅值简化计算单元求解相关值累加后的幅值得到延时相关值|Cn|。
所述的步骤S3包括：
S3.1、能量值计算单元将接收数据与其本身进行共轭相乘，得到延时窗口长度内接收数据的能量值；
S3.2、能量值累加计算单元将接收数据的能量值累加得到窗口能量值Pn，并将窗口能量值Pn送至帧搜索模块。
所述的步骤S4具体包括：
通过比较度量函数mn和阈值Th的大小判断数据帧是否到达，如果度量函数mn大于阈值Th则判断数据帧到达：
Figure BDA0002785152200000031
一种基于FPGA的SC-FDE定时粗同步实现装置，包括：数据缓存模块、相关窗口能量计算模块和延迟相关能量计算模块；
所述的数据缓存模块将未经过延时的输入数据和经过延时的输入数据分别送到相关窗口能量计算模块和延迟相关能量计算模块；
所述的延迟相关能量计算模块对未经过延时的输入数据和经过延时的输入数据进行处理，得到简化后的未经过延时的输入数据和经过延时的输入数据的相关系数；
所述的相关窗口能量计算模块计算延时窗口长度内接收数据的能量值；
所述的帧搜索模块统计度量函数连续大于阈值的点数，找出数据帧的起始位置。
所述的延迟相关能量计算模块包括：
延迟相关计算单元，计算当前未经过延时的输入数据和延时后的输入数据的相关系数，并将两组数据同步输出；
相关累加计算单元，将当前的相关系数和经过延时后的相关系数进行累加；
幅值简化计算单元，求解相关值累加后的幅值得到延时相关值|Cn|。
所述的相关窗口能量计算模块包括：
能量值计算单元，将接收数据与其本身进行共轭相乘，得到延时窗口长度内接收数据的能量值；
能量值累加计算单元，将接收数据的能量值累加得到窗口能量值Pn，并将窗口能量值Pn送至帧搜索模块。
本发明与现有技术相比，具有以下优点：
在FPGA的实现过程中采用滑动窗口累加和幅值简化等技术来降低硬件开销和运算复杂度。仿真结果验证了算法在实际的硬件环境中的可用性，并且能够在降低运算复杂度和减少硬件开销的情况下，能有效的实现定时同步功能。
附图说明
图1为SC-FDE***框图；
图2为SC-FDE的前导序列结构图；
图3为本发明一种基于FPGA的SC-FDE定时粗同步实现装置的结构图；
图4为本发明粗同步算法仿真图；
图5为粗同步算法正确检测概率仿真图。
具体实施方式
以下结合附图，通过详细说明一个较佳的具体实施例，对本发明做进一步阐述。
如图1所示，二进制输入数据首先经过卷积编码，然后进行QAM映射，以及将数据流分段***前导训练序列(UW)，最后经成形滤波后进行数模转换。接收端将经过信道的接收数据进行数字下变频后，通过模数转换利用特殊的帧结构进行时频同步和信道估计，然后将去掉前缀的接收数据以块为单位通过FFT变换到频域，利用信道估计得到的信道状态信息(CSI)进行频域均衡，然后再通过IFFT恢复到时域，最后经过QAM解映射及维特比译码得到发送数据。
如图2所述，SC-FDE的前导序列包括短前导和长前导两部分。短前导由8重复的短训练符号A组成，每个短训练符号有32个抽样点。整个短前导有256个抽样点，可完成自动增益控制(AGC)、粗同步、粗频偏估计等功能。长前导由4重复的长训练符号C组成，每个长训练符号C有64个抽样点。整个长前导有256个抽样点，可用于细同步、细频偏估计和信道估计等。短前导和长前导都是由CAZAC序列构成。
一种基于FPGA的SC-FDE定时粗同步实现方法，包括如下步骤：
S1、数据缓存模块将未经过延时的输入数据和经过延时的输入数据分别送到相关窗口能量计算模块和延迟相关能量计算模块；
S2、延迟相关能量计算模块对未经过延时的输入数据和经过延时的输入数据进行处理，得到简化后的未经过延时的输入数据和经过延时的输入数据的相关系数；
S3、相关窗口能量计算模块计算延时窗口长度内接收数据的能量值；
S4、帧搜索模块统计度量函数连续大于阈值的点数，找出数据帧的起始位置。
数据缓存模块通过移位寄存器来实现，因为缓存模块既要要为下一级模块输入数据又要输出有效数据，所以可以通过两个长度分别32和96的移位寄存器来实现。
第一段移位寄存器主要将当前未经过延时的输入数据的和经过延时的输入数据输出到后续模块。后续模块中的能量计算模块需要的是当前未经过延时的输入数据，而延迟相关能量计算模块需要的是当前未经过延时的输入数据和延时32位的输入数据。用寄存器可以很容易实现当前数据和延时数据同步输出。
第二段移位寄存器主要是为了输出完整数据帧而缓存短训练序列。粗同步算法是将相邻短训练序列的互相关值作为度量函数且度量函数大于阈值的点数要保持一定长度，本实施例设定保持50点长度。假设没有经过移位寄存器的延时，当帧搜索模块检测到度量函数大于阈值的连续点数等于50时，两个短训练序列已经从第一段移位寄存器中移出，这会影响后续模块的性能。我们将第二段移位寄存器的长度设定为96，即可防止短训练序列移出。
所述的步骤S2包括：
步骤S2.1、延迟相关计算单元计算当前未经过延时的输入数据和延时后的输入数据的相关系数，并将两组数据同步输出；
步骤S2.2、相关累加计算单元将当前的相关系数和经过延时后的相关系数进行累加；
步骤S2.3、幅值简化计算单元求解相关值累加后的幅值得到延时相关值|Cn|。
具体的，通过如下公式：
Figure BDA0002785152200000061
式中，Cn表示相关系数，rn为接收的基带数字序列，n为数据采样点的序号，
Figure BDA0002785152200000065
为rn的共轭，L为滑动窗口长度。令Cn＝an+jbn，则
Figure BDA0002785152200000066
Figure BDA0002785152200000067
所述的步骤S3包括：
S3.1、能量值计算单元将接收数据与其本身进行共轭相乘，得到延时窗口长度内接收数据的能量值；
S3.2、能量值累加计算单元将接收数据的能量值累加得到窗口能量值Pn，并将窗口能量值Pn送至帧搜索模块，其中
Figure BDA0002785152200000062
式中，rn为接收的基带数字序列，n为数据采样点的序号，
Figure BDA0002785152200000068
为rn的共轭，L为滑动窗口长度。
计算度量函数mn，则延时相关算法的度量函数mn为：
Figure BDA0002785152200000063
式中，|Cn|表示相关系数的幅值，Pn为窗口能量值。如果在硬件上直接实现判决变量mn，则需要使用一个除法器，为了避免除法器的使用，可使用下述公式所示的简化算法。把阈值Th设置为0.5，可以用右移一位来实现0.5乘以Pn，这样就简化了硬件电路。
|Cn|>Pn×Th＝0.5Pn＝(Pn>>1)
所述的步骤S4具体包括：
通过比较度量函数mn和阈值Th的大小判断数据帧是否到达，如果度量函数mn大于阈值Th则判断数据帧到达：
Figure BDA0002785152200000064
其中Th＝50。
如图3所示，一种基于FPGA的SC-FDE定时粗同步实现装置，包括：数据缓存模块、相关窗口能量计算模块和延迟相关能量计算模块；
所述的数据缓存模块将未经过延时的输入数据和经过延时的输入数据分别送到相关窗口能量计算模块和延迟相关能量计算模块；
所述的延迟相关能量计算模块对未经过延时的输入数据和经过延时的输入数据进行处理，得到简化后的未经过延时的输入数据和经过延时的输入数据的相关系数；
所述的相关窗口能量计算模块计算延时窗口长度内接收数据的能量值；
所述的帧搜索模块统计度量函数连续大于阈值的点数，找出数据帧的起始位置。
所述的延迟相关能量计算模块包括：
延迟相关计算单元，计算当前未经过延时的输入数据和延时后的输入数据的相关系数，并将两组数据同步输出；
相关累加计算单元，将当前的相关系数和经过延时后的相关系数进行累加，当延时相关值到达时，首先将相关值送到长度的32的的移位寄存器，然后通过移位寄存器同步输出当前输入的相关数据和延时32位的相关数据，最后将这两个数据送到累加窗口。则累加窗口的计算公式为
Figure BDA0002785152200000071
上式中，sum为累加和，
Figure BDA0002785152200000072
为当前的相关系数，
Figure BDA0002785152200000073
为经移位寄存器延迟32级后的相关系数。
幅值简化计算单元，求解相关值累加后的幅值得到延时相关值|Cn|，即对相关值实部和虚部取绝对值，然后将相关值实部绝对值和虚部绝对值相加。
所述的相关窗口能量计算模块包括：
能量值计算单元，将接收数据与其本身进行共轭相乘，得到延时窗口长度内接收数据的能量值；
能量值累加计算单元，将接收数据的能量值累加得到窗口能量值Pn，并将窗口能量值Pn送至帧搜索模块。
具体的，与延时相关值计算模块中的相关计算类似，能量值计算模块将接收数据与其本身进行共轭相乘，进而可以得到延时窗口长度内接收数据的能量值。与延时相关值计算模块中的相关值累加类似，能量值累加模块主要完成能量值的累加。相关窗口能量计算无需计算幅值，所以为了能和延时相关值计算模块同步输出到帧搜索模块，我们要对输出数据进行延时处理。在能量值累加运算完毕后，结果要先送到缓存模块进行缓存，然后在将延时后数据送入帧搜索模块。
如图4所示，为了避免错误判断的发生，我们可以通过统计超过设定阈值的点数保持一定的长度，即度量函数在预先设定的阈值之上的点数连续保持一定的长度时才判断有数据帧到来，此时即使随机噪声较大也不会影响粗同步的准确率。首先设定的仿真条件为：短训练序列的长度为32点，AWGN信道，信噪比为5dB。
如图5所示，信噪比为10dB时时间粗同步的准确率为0.9，信噪比为20dB时时间粗同步的准确率都为1，所以本文提出的SC-FDE定时粗同步算法的FPGA实现方法在降低运算复杂度和减少硬件开销的情况下，能有效的实现定时同步功能。
尽管本发明的内容已经通过上述优选实施例作了详细介绍，但应当认识到上述的描述不应被认为是对本发明的限制。在本领域技术人员阅读了上述内容后，对于本发明的多种修改和替代都将是显而易见的。因此，本发明的保护范围应由所附的权利要求来限定。

Claims (7)

1.一种基于FPGA的SC-FDE定时粗同步实现方法，其特征在于，包括如下步骤：
S1、数据缓存模块将未经过延时的输入数据和经过延时的输入数据分别送到相关窗口能量计算模块和延迟相关能量计算模块；
S2、延迟相关能量计算模块对未经过延时的输入数据和经过延时的输入数据进行处理，得到简化后的未经过延时的输入数据和经过延时的输入数据的相关系数；
S3、相关窗口能量计算模块计算延时窗口长度内接收数据的能量值；
S4、帧搜索模块统计度量函数连续大于阈值的点数，找出数据帧的起始位置。
2.如权利要求1所述的基于FPGA的SC-FDE定时粗同步实现方法，其特征在于，所述的步骤S2包括：
步骤S2.1、延迟相关计算单元计算当前未经过延时的输入数据和延时后的输入数据的相关系数，并将两组数据同步输出；
步骤S2.2、相关累加计算单元将当前的相关系数和经过延时后的相关系数进行累加；
步骤S2.3、幅值简化计算单元求解相关值累加后的幅值得到延时相关值|Cn|。
3.如权利要求2所述的基于FPGA的SC-FDE定时粗同步实现方法，其特征在于，所述的步骤S3包括：
S3.1、能量值计算单元将接收数据与其本身进行共轭相乘，得到延时窗口长度内接收数据的能量值；
S3.2、能量值累加计算单元将接收数据的能量值累加得到窗口能量值Pn，并将窗口能量值Pn送至帧搜索模块。
4.如权利要求3所述的基于FPGA的SC-FDE定时粗同步实现方法，其特征在于，所述的步骤S4具体包括：
通过比较度量函数mn和阈值Th的大小判断数据帧是否到达，如果度量函数mn大于阈值Th则判断数据帧到达：
Figure FDA0002785152190000021
5.一种基于FPGA的SC-FDE定时粗同步实现装置，其特征在于，包括：数据缓存模块、相关窗口能量计算模块和延迟相关能量计算模块；
所述的数据缓存模块将未经过延时的输入数据和经过延时的输入数据分别送到相关窗口能量计算模块和延迟相关能量计算模块；
所述的延迟相关能量计算模块对未经过延时的输入数据和经过延时的输入数据进行处理，得到简化后的未经过延时的输入数据和经过延时的输入数据的相关系数；
所述的相关窗口能量计算模块计算延时窗口长度内接收数据的能量值；
所述的帧搜索模块统计度量函数连续大于阈值的点数，找出数据帧的起始位置。
6.如权利要求5所述的基于FPGA的SC-FDE定时粗同步实现装置，其特征在于，所述的延迟相关能量计算模块包括：
延迟相关计算单元，计算当前未经过延时的输入数据和延时后的输入数据的相关系数，并将两组数据同步输出；
相关累加计算单元，将当前的相关系数和经过延时后的相关系数进行累加；
幅值简化计算单元，求解相关值累加后的幅值得到延时相关值|Cn|。
7.如权利要求6所述的基于FPGA的SC-FDE定时粗同步实现装置，其特征在于，所述的相关窗口能量计算模块包括：
能量值计算单元，将接收数据与其本身进行共轭相乘，得到延时窗口长度内接收数据的能量值；
能量值累加计算单元，将接收数据的能量值累加得到窗口能量值Pn，并将窗口能量值Pn送至帧搜索模块。
CN202011295097.5A 2020-11-18 2020-11-18 一种基于fpga的sc-fde定时粗同步实现方法和装置 Active CN112217625B (zh)

Priority Applications (1)

Application Number Priority Date Filing Date Title
CN202011295097.5A CN112217625B (zh) 2020-11-18 2020-11-18 一种基于fpga的sc-fde定时粗同步实现方法和装置

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
CN202011295097.5A CN112217625B (zh) 2020-11-18 2020-11-18 一种基于fpga的sc-fde定时粗同步实现方法和装置

Publications (2)

Publication Number Publication Date
CN112217625A true CN112217625A (zh) 2021-01-12
CN112217625B CN112217625B (zh) 2022-12-23

Family

ID=74067886

Family Applications (1)

Application Number Title Priority Date Filing Date
CN202011295097.5A Active CN112217625B (zh) 2020-11-18 2020-11-18 一种基于fpga的sc-fde定时粗同步实现方法和装置

Country Status (1)

Country Link
CN (1) CN112217625B (zh)

Cited By (2)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
CN116055274A (zh) * 2022-12-16 2023-05-02 成都中科微信息技术研究院有限公司 一种适用于毫米波数据链的帧同步方法、介质及装置
CN117411757A (zh) * 2023-12-13 2024-01-16 成都国恒空间技术工程股份有限公司 一种ofdm***帧头捕获方法

Citations (6)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
CN101242388A (zh) * 2008-03-13 2008-08-13 上海交通大学 高速单载波频域均衡超宽带***的信道估计方法
CN103595682A (zh) * 2013-11-05 2014-02-19 电子科技大学 一种用于ofdm的帧同步方法、装置及接收机
US20150244555A1 (en) * 2012-10-09 2015-08-27 Mitsubishi Electric Corporation Method, device and computer program for correcting a frequency shift on symbols received by a receiver
CN105007150A (zh) * 2015-06-23 2015-10-28 深圳市金溢科技股份有限公司 低信噪比sc-fde***同步方法及同步装置
CN110224968A (zh) * 2019-07-16 2019-09-10 深圳智微电子科技有限公司 一种ofdm通信***中的帧定时同步方法和装置
CN110324267A (zh) * 2019-08-06 2019-10-11 上海无线电设备研究所 一种基于fft的ofdm信号捕获与频率校正方法

Patent Citations (6)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
CN101242388A (zh) * 2008-03-13 2008-08-13 上海交通大学 高速单载波频域均衡超宽带***的信道估计方法
US20150244555A1 (en) * 2012-10-09 2015-08-27 Mitsubishi Electric Corporation Method, device and computer program for correcting a frequency shift on symbols received by a receiver
CN103595682A (zh) * 2013-11-05 2014-02-19 电子科技大学 一种用于ofdm的帧同步方法、装置及接收机
CN105007150A (zh) * 2015-06-23 2015-10-28 深圳市金溢科技股份有限公司 低信噪比sc-fde***同步方法及同步装置
CN110224968A (zh) * 2019-07-16 2019-09-10 深圳智微电子科技有限公司 一种ofdm通信***中的帧定时同步方法和装置
CN110324267A (zh) * 2019-08-06 2019-10-11 上海无线电设备研究所 一种基于fft的ofdm信号捕获与频率校正方法

Non-Patent Citations (2)

* Cited by examiner, † Cited by third party
Title
KHALED SOBAIHI: "FPGA Implementation of SC-FDE for 60 GHz WPAN", 《IEEE》 *
李阿明等: "一种高速跳频图案的高效同步方法", 《制导与引信》 *

Cited By (3)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
CN116055274A (zh) * 2022-12-16 2023-05-02 成都中科微信息技术研究院有限公司 一种适用于毫米波数据链的帧同步方法、介质及装置
CN117411757A (zh) * 2023-12-13 2024-01-16 成都国恒空间技术工程股份有限公司 一种ofdm***帧头捕获方法
CN117411757B (zh) * 2023-12-13 2024-02-23 成都国恒空间技术工程股份有限公司 一种ofdm***帧头捕获方法

Also Published As

Publication number Publication date
CN112217625B (zh) 2022-12-23

Similar Documents

Publication Publication Date Title
US7313189B2 (en) Receiver which demodulates OFDM symbol
CN104506475B (zh) 一种基于数据域的频偏估计校正方法及***
KR101223783B1 (ko) 무선 통신 시스템에서 심벌 타이밍 오프셋 추정 장치 및방법
CN103269321B (zh) 单载波频域均衡***中基于独特字的信道估计方法
CN112217625B (zh) 一种基于fpga的sc-fde定时粗同步实现方法和装置
CN101690055B (zh) 用于通信接收机的突发干扰的抑制
EP1702425A1 (en) Method and apparatus for estimating noise power per subcarrier in a multicarrier system
JP2005143115A (ja) 多重アンテナを使用する直交周波数分割多重システムでの干渉信号を除去する装置及び方法
CN104836770B (zh) 一种基于相关平均与加窗的定时估计方法
CN106850471B (zh) 一种利用加权虚拟导频的时频域联合插值信道估计方法
CN102377726B (zh) Ofdm***的定时同步方法
CN110011944B (zh) 基于混合载波***的数据发送、数据接收和猝发传输方法
CN109088836A (zh) 单载波频域均衡soqpsk-tg信号的数据块构造方法
CN115776314B (zh) 一种hplc双模无线***同步检测方法及装置
CN113132276B (zh) 一种用于远程无人机图传的单载波频域均衡传输***
WO2009142962A1 (en) Methods and systems for effective channel estimation in ofdm systems
CN105187351B (zh) 一种多径信道下的ofdm定时同步检测方法
Wang et al. FPGA implementation of an OFDM-WLAN synchronizer
CN113612583A (zh) 支持sidelink通信盲检测的FPGA实现方法及***
WO2008034811A1 (en) Channel estimation selection between different schemes
Hasan et al. Analytical evaluation of timing offset error in ofdm system
CN111884959B (zh) 一种用于单载波宽带无线通信***的迭代均衡方法及设备
CN116527464B (zh) 基于循环前后缀的信道估计的单载波频域均衡方法及***
US20240146596A1 (en) Flow optimization method for non-real-time decoding systems
Ji et al. Low-complexity Symbol Synchronization Improvement Algorithm based on IEEE 802.16 e Downlink

Legal Events

Date Code Title Description
PB01 Publication
PB01 Publication
SE01 Entry into force of request for substantive examination
SE01 Entry into force of request for substantive examination
GR01 Patent grant
GR01 Patent grant