CN112133819A - Mram底电极的制备方法 - Google Patents
Mram底电极的制备方法 Download PDFInfo
- Publication number
- CN112133819A CN112133819A CN201910552433.0A CN201910552433A CN112133819A CN 112133819 A CN112133819 A CN 112133819A CN 201910552433 A CN201910552433 A CN 201910552433A CN 112133819 A CN112133819 A CN 112133819A
- Authority
- CN
- China
- Prior art keywords
- layer
- bottom electrode
- barrier layer
- electrode metal
- metal
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Pending
Links
- 238000000034 method Methods 0.000 title claims description 25
- 239000002184 metal Substances 0.000 claims abstract description 109
- 229910052751 metal Inorganic materials 0.000 claims abstract description 109
- 230000004888 barrier function Effects 0.000 claims abstract description 47
- 238000005498 polishing Methods 0.000 claims abstract description 26
- 239000000758 substrate Substances 0.000 claims abstract description 18
- 239000000126 substance Substances 0.000 claims abstract description 14
- 238000000151 deposition Methods 0.000 claims abstract description 9
- 238000005530 etching Methods 0.000 claims abstract description 5
- 238000001259 photo etching Methods 0.000 claims abstract description 4
- 239000000463 material Substances 0.000 claims description 16
- VYPSYNLAJGMNEJ-UHFFFAOYSA-N Silicium dioxide Chemical compound O=[Si]=O VYPSYNLAJGMNEJ-UHFFFAOYSA-N 0.000 claims description 12
- 239000000203 mixture Substances 0.000 claims description 8
- XUIMIQQOPSSXEZ-UHFFFAOYSA-N Silicon Chemical group [Si] XUIMIQQOPSSXEZ-UHFFFAOYSA-N 0.000 claims description 7
- 229910052802 copper Inorganic materials 0.000 claims description 7
- 229910052710 silicon Inorganic materials 0.000 claims description 7
- 239000010703 silicon Substances 0.000 claims description 7
- 229910052581 Si3N4 Inorganic materials 0.000 claims description 6
- BOTDANWDWHJENH-UHFFFAOYSA-N Tetraethyl orthosilicate Chemical compound CCO[Si](OCC)(OCC)OCC BOTDANWDWHJENH-UHFFFAOYSA-N 0.000 claims description 6
- ATJFFYVFTNAWJD-UHFFFAOYSA-N Tin Chemical compound [Sn] ATJFFYVFTNAWJD-UHFFFAOYSA-N 0.000 claims description 6
- 239000005380 borophosphosilicate glass Substances 0.000 claims description 6
- 238000004519 manufacturing process Methods 0.000 claims description 6
- 239000005360 phosphosilicate glass Substances 0.000 claims description 6
- HQVNEWCFYHHQES-UHFFFAOYSA-N silicon nitride Chemical compound N12[Si]34N5[Si]62N3[Si]51N64 HQVNEWCFYHHQES-UHFFFAOYSA-N 0.000 claims description 6
- 239000000377 silicon dioxide Substances 0.000 claims description 5
- 238000001514 detection method Methods 0.000 claims description 4
- UGFAIRIUMAVXCW-UHFFFAOYSA-N Carbon monoxide Chemical compound [O+]#[C-] UGFAIRIUMAVXCW-UHFFFAOYSA-N 0.000 claims description 3
- 229910002090 carbon oxide Inorganic materials 0.000 claims description 3
- 239000011521 glass Substances 0.000 claims description 3
- 229910052707 ruthenium Inorganic materials 0.000 claims description 3
- HBMJWWWQQXIZIP-UHFFFAOYSA-N silicon carbide Chemical compound [Si+]#[C-] HBMJWWWQQXIZIP-UHFFFAOYSA-N 0.000 claims description 3
- 229910010271 silicon carbide Inorganic materials 0.000 claims description 3
- 235000012239 silicon dioxide Nutrition 0.000 claims description 3
- LIVNPJMFVYWSIS-UHFFFAOYSA-N silicon monoxide Chemical group [Si-]#[O+] LIVNPJMFVYWSIS-UHFFFAOYSA-N 0.000 claims description 3
- 229910052814 silicon oxide Inorganic materials 0.000 claims description 3
- 238000002360 preparation method Methods 0.000 abstract description 9
- 239000010949 copper Substances 0.000 description 6
- RYGMFSIKBFXOCR-UHFFFAOYSA-N Copper Chemical compound [Cu] RYGMFSIKBFXOCR-UHFFFAOYSA-N 0.000 description 4
- 238000000635 electron micrograph Methods 0.000 description 4
- 239000010409 thin film Substances 0.000 description 4
- 230000005641 tunneling Effects 0.000 description 4
- 229910052681 coesite Inorganic materials 0.000 description 3
- 229910052906 cristobalite Inorganic materials 0.000 description 3
- 230000005415 magnetization Effects 0.000 description 3
- 230000008569 process Effects 0.000 description 3
- 229910052682 stishovite Inorganic materials 0.000 description 3
- 229910052905 tridymite Inorganic materials 0.000 description 3
- 230000008859 change Effects 0.000 description 2
- 230000000694 effects Effects 0.000 description 2
- 238000000227 grinding Methods 0.000 description 2
- 238000005240 physical vapour deposition Methods 0.000 description 2
- 239000004065 semiconductor Substances 0.000 description 2
- 230000009471 action Effects 0.000 description 1
- 238000005229 chemical vapour deposition Methods 0.000 description 1
- 239000013078 crystal Substances 0.000 description 1
- 238000013500 data storage Methods 0.000 description 1
- 238000009792 diffusion process Methods 0.000 description 1
- 239000007772 electrode material Substances 0.000 description 1
- 238000009713 electroplating Methods 0.000 description 1
- 229940104869 fluorosilicate Drugs 0.000 description 1
- 150000002500 ions Chemical class 0.000 description 1
- 150000004767 nitrides Chemical class 0.000 description 1
- 238000000206 photolithography Methods 0.000 description 1
- 238000006467 substitution reaction Methods 0.000 description 1
Images
Classifications
-
- H—ELECTRICITY
- H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
- H10N—ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
- H10N50/00—Galvanomagnetic devices
- H10N50/01—Manufacture or treatment
-
- H—ELECTRICITY
- H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
- H10N—ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
- H10N50/00—Galvanomagnetic devices
- H10N50/10—Magnetoresistive devices
-
- H—ELECTRICITY
- H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
- H10N—ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
- H10N50/00—Galvanomagnetic devices
- H10N50/80—Constructional details
Landscapes
- Engineering & Computer Science (AREA)
- Manufacturing & Machinery (AREA)
- Internal Circuitry In Semiconductor Integrated Circuit Devices (AREA)
- Semiconductor Memories (AREA)
- Hall/Mr Elements (AREA)
Abstract
本发明提供一种MRAM底电极的制备方法，包括：提供一基底，所述基底依次包括金属互联层、第一阻挡层以及介电层，在所述第一阻挡层及介电层中形成有底部通孔，并在所述基底表面依次覆盖有第二阻挡层和导电金属层，所述导电金属层填充满所述底部通孔；对所述导电金属层进行化学机械抛光，以去除所述第二阻挡层上方的导电金属层；第一次沉积底电极金属，形成底电极金属预制层；对所述底电极金属预制层进行化学机械抛光，以去除所述底部通孔外介电层上方多余的第二阻挡层及底电极金属预制层；第二次沉积底电极金属，形成底电极金属层；对所述底电极金属层进行光刻和刻蚀。本发明在简化了MRAM底电极制备过程的同时，提高了MRAM底电极的平整性。
Description
技术领域
本发明涉及半导体制造技术领域，尤其涉及一种MRAM底电极的制备方法。
背景技术
近年来，基于磁性隧道结(Magnetic Tunnel Junction，MTJ)磁电阻效应的磁性随机存储器(Magnetic Random Access Memory，MRAM)被认为是未来的固态非易失性记忆体，它具有高速读写、大容量以及低能耗等特点。MRAM主要结构为一个晶体管和一个MTJ单元，其中MTJ单元主要由位于底部电极和顶部电极之间的参考层、绝缘势垒层以及自由层构成。其中参考层磁矩方向被钉扎不易改变其磁矩方向，而自由层磁矩方向在外磁场或电流作用下较容易被改变。
MTJ单元利用量子隧穿效应使极化电子通过绝缘势垒层，其中极化电子的隧穿概率与参考层和自由层之间的相对磁化方向有关。当自由层与参考层磁化方向相同时，极化电子隧穿概率较高，MTJ单元表现出低电阻状态；当自由层与参考层磁化方向相反时，极化电子的隧穿概率较低，MTJ单元表现出高电阻状态。MRAM利用MTJ单元的高、低阻态来表示逻辑状态的“1”和“0”，从而实现数据存储。
对MTJ单元而言，其主要由多层薄膜反复堆叠而成，为保证其具有良好的数据读、写能力，往往对薄膜不论是晶体结构还是厚度等方面都有很高的要求，而高质量薄膜的制备通常对底部电极的平坦程度以及粗糙度具有很强的依赖性。因此，在制备MRAM器件时，底电极的平整度会直接影响后续MTJ单元的性能，如何提供平坦的MRAM底电极一直是一个需要解决的技术难题。
发明内容
为解决上述问题，本发明提供一种MRAM底电极的制备方法，能够在简化MRAM底电极制备方法的同时，提高了底电极的平整性。
本发明提供一种MRAM底电极的制备方法，包括：
提供一基底，所述基底依次包括金属互联层、第一阻挡层以及介电层，在所述第一阻挡层及介电层中形成有底部通孔，所述底部通孔与所述金属互联层相连，并在所述基底表面依次覆盖有第二阻挡层和导电金属层，所述导电金属层填充满所述底部通孔；
对所述导电金属层进行化学机械抛光，以去除所述第二阻挡层上方的导电金属层；
第一次沉积底电极金属，以填充满对所述导电金属层进行化学机械抛光后在所述底部通孔内形成的碟形凹陷，形成底电极金属预制层；
对所述底电极金属预制层进行化学机械抛光，以去除所述底部通孔外介电层上方多余的第二阻挡层及底电极金属预制层；
第二次沉积底电极金属，以覆盖所述介电层和所述碟形凹陷内的底电极金属，形成底电极金属层；
对所述底电极金属层进行光刻和刻蚀，得到MRAM底电极。
可选地，所述对所述导电金属层进行化学机械抛光，包括：将抛光终点停止在所述第二阻挡层，依据终点检测方法检测到所述第二阻挡层后进行过抛光，以完全去除所述第二阻挡层上方的导电金属层。
可选地，第一次沉积的底电极金属的厚度大于所述碟形凹陷的深度。
可选地，第二次沉积的底电极金属与第一次沉积的底电极金属材料相同或不同。
可选地，所述底电极金属的材料为TaN、Ta、TiN和Ti中的任意一种或者几种的混合物。
可选地，所述导电金属层的材料为Cu、W和Al中的一种或几种的混合物。
可选地，所述第二阻挡层的材料为Ta、TaN、Ti、TiN、Co和Ru中的任意一种或几种的混合物。
可选地，所述介电层的材料为氧化硅SiO、二氧化硅SiO2、碳氧化物CDO、氮化硅SiN、氟硅玻璃FSG、磷硅玻璃PSG、硼磷硅玻璃BPSG、正硅酸乙酯TEOS、Low-K介电质或者Ultra-Low-K介电质。
可选地，所述第一阻挡层的材料为氮氧硅化合物、氮化硅、碳氮硅化合物或者碳化硅。
本发明提供的MRAM底电极的制备方法，与现有技术相比，本发明在对导电金属层进行CMP时，省略了对第二阻挡层和介电层的研磨步骤，简化了MRAM底电极制备过程的同时，还能够制备出表面平整的MRAM底电极，解决了对导电金属层进行CMP之后底部通孔内存在碟形凹陷的问题。
附图说明
图1为本发明一实施例的MRAM底电极的制备方法的流程示意图；
图2～图9为本发明一实施例的MRAM底电极制备方法的各步骤剖面示意图；
图10为根据本发明实施例的铜层CMP之后的电镜照片；
图11为根据本发明实施例的底电极金属层CMP之后的电镜照片。
具体实施方式
为使本发明实施例的目的、技术方案和优点更加清楚，下面将结合本发明实施例中的附图，对本发明实施例中的技术方案进行清楚、完整地描述，显然，所描述的实施例仅仅是本发明一部分实施例，而不是全部的实施例。基于本发明中的实施例，本领域普通技术人员在没有做出创造性劳动前提下所获得的所有其他实施例，都属于本发明保护的范围。
本发明一实施例提供一种MRAM底电极的制备方法，如图1所示，所述方法包括以下步骤：
S101、提供一基底，所述基底依次包括金属互联层、第一阻挡层以及介电层，在所述第一阻挡层及介电层中形成有底部通孔，所述底部通孔与所述金属互联层相连，并在所述基底表面依次覆盖有第二阻挡层和导电金属层，所述导电金属层填充满所述底部通孔；
S102、对所述导电金属层进行化学机械抛光，以去除所述第二阻挡层上方的导电金属层；
S103、第一次沉积底电极金属，以填充满对所述导电金属层进行化学机械抛光后在所述底部通孔内形成的碟形凹陷，形成底电极金属预制层；
S104、对所述底电极金属预制层进行化学机械抛光，以去除所述底部通孔外介电层上方多余的第二阻挡层及底电极金属预制层；
S105、第二次沉积底电极金属，以覆盖所述介电层和所述碟形凹陷内的底电极金属，形成底电极金属层；
S106、对所述底电极金属层进行光刻和刻蚀，得到MRAM底电极。
本发明提供的MRAM底电极的制备方法，与现有技术相比，本发明在对导电金属层进行CMP时，省略了对第二阻挡层和介电层的研磨步骤，简化了MRAM底电极制备过程的同时，还能够制备出表面平整的MRAM底电极，解决了对导电金属层进行CMP之后底部通孔内存在碟形凹陷的问题。
具体地，关于步骤S101，参考图2至图4，所述基底的初始结构如图2所示，从下至上依次包括金属互联层201(金属互联层201为包含硅衬底以及在衬底上的经前道工艺制备的所有必要的结构以及器件，例如包括CMOS及中间金属互联层)、第一阻挡层202以及介电层203。
如图3所示，在所述第一阻挡层202及介电层203中形成底部通孔，所述底部通孔与所述金属互联层201相连，其中，第一阻挡层202的材料包括但不限于氮氧硅化合物、氮化硅、碳氮硅化合物和碳化硅中的一种，用于防止金属互联层201的离子扩散。介电层203的材料包括但不限于氧化硅SiO、二氧化硅SiO2、碳氧化物CDO、氮化硅SiN、氟硅玻璃FSG、磷硅玻璃PSG、硼磷硅玻璃BPSG、正硅酸乙酯TEOS(化学式Si(OC2H5)4)、Low-K介电质及Ultra-Low-K介电质中的一种。底部通孔可以采用常规的光刻和刻蚀技术，在介电层203上定义图案，并选择刻蚀去除部分第一阻挡层202和介电层203，停止于金属互联层201上，从而形成金属互联线所需要的底部通孔。
如图4所示，进一步在基底表面依次沉积第二阻挡层204和导电金属层205，所述导电金属层205充满所述底部通孔，得到最终的基底结构。其中，第二阻挡层204覆盖于基底的底部通孔中的底面和侧面，且覆盖于底部通孔外基底的表面，第二阻挡层204采用物理气相沉积法形成，所述第二阻挡层204的材料为金属或金属氮化物，包括Ta、TaN、Ti、TiN、Co和Ru中的任意一种或几种的混合物。导电金属层205利用半导体通用的方法形成，如物理气相沉积、化学气相沉积或电镀的方法形成，导电金属层205的厚度等于或者大于底部通孔的深度。导电金属层205的材料为Cu、W、Al中的任意一种或者几种的混合物。
关于步骤S102，如图5所示，对导电金属层205进行化学机械抛光，将抛光终点停止在所述第二阻挡层204，依据终点检测方法检测到所述第二阻挡层204后进行过抛光，以完全去除所述第二阻挡层204上方的导电金属层205。由于多种薄膜材料抛光速率不同的工艺局限性，抛光后在所述底部通孔中产生碟形凹陷21。碟形凹陷21的深度记为H1，一般情况下H1为0～20nm。
关于步骤S103，如图6所示，第一次沉积底电极金属，以填充满对所述导电金属层进行化学机械抛光后在所述底部通孔内形成的碟形凹陷21，形成底电极金属预制层206，第一次沉积的底电极金属的厚度记为H2，应满足H2>H1。可以使用的底电极金属的材料包括TaN、Ta、TiN和Ti中的任意一种或者几种的混合物。
关于步骤S104，如图7所示，对底电极金属预制层206进行化学机械抛光，将抛光终点停止在所述介电层203，依据终点检测方法检测到所述介电层203后进行过抛光，以完全去除所述介电层203上方的第二阻挡层204。底电极金属预制层206的化学机械抛光应保证在介电层203的表面无底电极材料残留，此时会在底部通孔内的碟形凹陷21内留下一部分底电极金属。
关于步骤S105，如图8所示，第二次沉积底电极金属，以覆盖所述介电层203和所述碟形凹陷21内的底电极金属，形成底电极金属层207。需要说明的是，第二次沉积的底电极金属与第一次沉积的底电极金属材料可以相同，也可以不同。
关于步骤S106，如图9所示，对底电极金属层207进行光刻和刻蚀，得到MRAM器件底电极208。
另外补充说明的是，对得到的MRAM底电极208继续执行一些后续工艺，如进一步沉积介电层，填充多个底电极208之间的空隙，然后进行化学机械抛光，停止于底电极208界面。
通过上述方法得到的MRAM底电极，表面平整，解决了导电金属层(例如，铜)进行CMP之后底部通孔内存在碟形凹陷的问题。另外，与现有技术相比，本发明在对导电金属层(例如，铜)进行CMP时，省略掉了第二阻挡层和介电层的研磨步骤，制程更简单。
为了验证本发明的可行性，使用扫描电子显微镜(SEM)进行观察，如图10～11所示，其中，图10为铜层CMP之后的电镜照片，图11为底电极金属层CMP之后的电镜照片，验证了本发明的MRAM底电极制备方法的可行性。
以上所述，仅为本发明的具体实施方式，但本发明的保护范围并不局限于此，任何熟悉本技术领域的技术人员在本发明揭露的技术范围内，可轻易想到的变化或替换，都应涵盖在本发明的保护范围之内。因此，本发明的保护范围应该以权利要求的保护范围为准。
Claims (9)
1.一种MRAM底电极的制备方法，其特征在于，包括：
提供一基底，所述基底依次包括金属互联层、第一阻挡层以及介电层，在所述第一阻挡层及介电层中形成有底部通孔，所述底部通孔与所述金属互联层相连，并在所述基底表面依次覆盖有第二阻挡层和导电金属层，所述导电金属层填充满所述底部通孔；
对所述导电金属层进行化学机械抛光，以去除所述第二阻挡层上方的导电金属层；
第一次沉积底电极金属，以填充满对所述导电金属层进行化学机械抛光后在所述底部通孔内形成的碟形凹陷，形成底电极金属预制层；
对所述底电极金属预制层进行化学机械抛光，以去除所述底部通孔外介电层上方多余的第二阻挡层及底电极金属预制层；
第二次沉积底电极金属，以覆盖所述介电层和所述碟形凹陷内的底电极金属，形成底电极金属层；
对所述底电极金属层进行光刻和刻蚀，得到MRAM底电极。
2.根据权利要求1所述的方法，其特征在于，所述对所述导电金属层进行化学机械抛光，包括：将抛光终点停止在所述第二阻挡层，依据终点检测方法检测到所述第二阻挡层后进行过抛光，以完全去除所述第二阻挡层上方的导电金属层。
3.根据权利要求1所述的方法，其特征在于，第一次沉积的底电极金属的厚度大于所述碟形凹陷的深度。
4.根据权利要求1所述的方法，其特征在于，第二次沉积的底电极金属与第一次沉积的底电极金属材料相同或不同。
5.根据权利要求1所述的方法，其特征在于，所述底电极金属的材料为TaN、Ta、TiN和Ti中的任意一种或者几种的混合物。
6.根据权利要求1所述的方法，其特征在于，所述导电金属层的材料为Cu、W和Al中的一种或几种的混合物。
7.根据权利要求1所述的方法，其特征在于，所述第二阻挡层的材料为Ta、TaN、Ti、TiN、Co和Ru中的任意一种或几种的混合物。
8.根据权利要求1所述的方法，其特征在于，所述介电层的材料为氧化硅SiO、二氧化硅SiO2、碳氧化物CDO、氮化硅SiN、氟硅玻璃FSG、磷硅玻璃PSG、硼磷硅玻璃BPSG、正硅酸乙酯TEOS、Low-K介电质或者Ultra-Low-K介电质。
9.根据权利要求1所述的方法，其特征在于，所述第一阻挡层的材料为氮氧硅化合物、氮化硅、碳氮硅化合物或者碳化硅。
Priority Applications (2)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| CN201910552433.0A CN112133819A (zh) | 2019-06-25 | 2019-06-25 | Mram底电极的制备方法 |
| PCT/CN2020/093755 WO2020259220A1 (zh) | 2019-06-25 | 2020-06-01 | Mram底电极的制备方法 |
Applications Claiming Priority (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| CN201910552433.0A CN112133819A (zh) | 2019-06-25 | 2019-06-25 | Mram底电极的制备方法 |
Publications (1)
| Publication Number | Publication Date |
|---|---|
| CN112133819A true CN112133819A (zh) | 2020-12-25 |
Family
ID=73850079
Family Applications (1)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| CN201910552433.0A Pending CN112133819A (zh) | 2019-06-25 | 2019-06-25 | Mram底电极的制备方法 |
Country Status (2)
| Country | Link |
|---|---|
| CN (1) | CN112133819A (zh) |
| WO (1) | WO2020259220A1 (zh) |
Cited By (1)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| CN112447900A (zh) * | 2019-09-03 | 2021-03-05 | 浙江驰拓科技有限公司 | 电极组件制备方法 |
Citations (4)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| US20050118808A1 (en) * | 2003-12-01 | 2005-06-02 | Chi-Wen Liu | Method of reducing the pattern effect in the CMP process |
| CN101364569A (zh) * | 2007-08-07 | 2009-02-11 | 株式会社瑞萨科技 | 磁性存储器的制造方法及磁性存储器 |
| US20150214480A1 (en) * | 2014-01-28 | 2015-07-30 | Winbond Electronics Corp. | Resistive random-access memory and method for fabricating the same |
| CN108134008A (zh) * | 2016-12-01 | 2018-06-08 | 旺宏电子股份有限公司 | 电阻转换存储器元件及其制造方法 |
Family Cites Families (5)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| US6403466B1 (en) * | 2001-03-13 | 2002-06-11 | Advanced Micro Devices, Inc. | Post-CMP-Cu deposition and CMP to eliminate surface voids |
| CN1210782C (zh) * | 2002-01-11 | 2005-07-13 | 联华电子股份有限公司 | 镶嵌式内连导线上形成选择性铜膜的制造方法 |
| US7955964B2 (en) * | 2008-05-14 | 2011-06-07 | Taiwan Semiconductor Manufacturing Company, Ltd. | Dishing-free gap-filling with multiple CMPs |
| US10270025B2 (en) * | 2015-12-31 | 2019-04-23 | Taiwan Semiconductor Manufacturing Company, Ltd. | Semiconductor structure having magnetic tunneling junction (MTJ) layer |
| CN107799461B (zh) * | 2016-09-05 | 2020-05-22 | 中芯国际集成电路制造(上海)有限公司 | 一种半导体器件的制造方法 |
-
2019
- 2019-06-25 CN CN201910552433.0A patent/CN112133819A/zh active Pending
-
2020
- 2020-06-01 WO PCT/CN2020/093755 patent/WO2020259220A1/zh active Application Filing
Patent Citations (4)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| US20050118808A1 (en) * | 2003-12-01 | 2005-06-02 | Chi-Wen Liu | Method of reducing the pattern effect in the CMP process |
| CN101364569A (zh) * | 2007-08-07 | 2009-02-11 | 株式会社瑞萨科技 | 磁性存储器的制造方法及磁性存储器 |
| US20150214480A1 (en) * | 2014-01-28 | 2015-07-30 | Winbond Electronics Corp. | Resistive random-access memory and method for fabricating the same |
| CN108134008A (zh) * | 2016-12-01 | 2018-06-08 | 旺宏电子股份有限公司 | 电阻转换存储器元件及其制造方法 |
Cited By (1)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| CN112447900A (zh) * | 2019-09-03 | 2021-03-05 | 浙江驰拓科技有限公司 | 电极组件制备方法 |
Also Published As
| Publication number | Publication date |
|---|---|
| WO2020259220A1 (zh) | 2020-12-30 |
Similar Documents
| Publication | Publication Date | Title |
|---|---|---|
| US12069958B2 (en) | Semiconductor device | |
| CN109994500B (zh) | 半导体结构及用于制造半导体结构的方法 | |
| US10770345B2 (en) | Integrated circuit and fabrication method thereof | |
| TWI614923B (zh) | 半導體結構及製造其之方法 | |
| CN106887443B (zh) | 半导体结构及其形成方法 | |
| US10043705B2 (en) | Memory device and method of forming thereof | |
| TWI640090B (zh) | 半導體記憶體裝置及用於製造其之方法 | |
| TWI569313B (zh) | 半導體裝置之製造方法 | |
| US10957738B2 (en) | Magnetic random access memory (MRAM) structure with small bottom electrode | |
| CN110112288B (zh) | 一种制备磁性隧道结单元阵列的方法 | |
| US11551736B2 (en) | Semiconductor device and method for fabricating the same | |
| US10693054B2 (en) | MTJ bottom metal via in a memory cell and method for producing the same | |
| CN112310144A (zh) | 半导体结构及其制作方法 | |
| US12069963B2 (en) | Magnetic random access memory device and formation method thereof | |
| CN111613572A (zh) | 一种磁性随机存储器存储单元及其***电路的制备方法 | |
| CN112133819A (zh) | Mram底电极的制备方法 | |
| CN112133822A (zh) | 自对准的mram底电极制备方法 | |
| CN112713169A (zh) | 包括mram底电极制作工艺的制作方法及mram器件 | |
| CN112133820A (zh) | Mram底电极的制备方法 | |
| CN111816763B (zh) | 一种磁性隧道结存储阵列单元及其***电路的制备方法 | |
| US20230422629A1 (en) | Mram device with self-aligned bottom electrodes | |
| CN112133821A (zh) | 新型mram中铜互联上底电极的制备方法 | |
| CN112864311A (zh) | 半导体器件及其形成方法 | |
| CN111668366A (zh) | 一种磁性随机存储器顶电极接触及其制备方法 | |
| CN112864310A (zh) | 半导体结构及其形成方法 |
Legal Events
| Date | Code | Title | Description |
|---|---|---|---|
| PB01 | Publication | ||
| PB01 | Publication | ||
| SE01 | Entry into force of request for substantive examination | ||
| SE01 | Entry into force of request for substantive examination | ||
| RJ01 | Rejection of invention patent application after publication |
Application publication date: 20201225 |
|
| RJ01 | Rejection of invention patent application after publication |