CN112130614B - 反向偏压调整器 - Google Patents
反向偏压调整器 Download PDFInfo
- Publication number
- CN112130614B CN112130614B CN201910547963.6A CN201910547963A CN112130614B CN 112130614 B CN112130614 B CN 112130614B CN 201910547963 A CN201910547963 A CN 201910547963A CN 112130614 B CN112130614 B CN 112130614B
- Authority
- CN
- China
- Prior art keywords
- voltage
- terminal
- reverse bias
- signal
- coupled
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Active
Links
Images
Classifications
-
- G—PHYSICS
- G05—CONTROLLING; REGULATING
- G05F—SYSTEMS FOR REGULATING ELECTRIC OR MAGNETIC VARIABLES
- G05F1/00—Automatic systems in which deviations of an electric quantity from one or more predetermined values are detected at the output of the system and fed back to a device within the system to restore the detected quantity to its predetermined value or values, i.e. retroactive systems
- G05F1/10—Regulating voltage or current
- G05F1/625—Regulating voltage or current wherein it is irrelevant whether the variable actually regulated is ac or dc
Landscapes
- Engineering & Computer Science (AREA)
- Power Engineering (AREA)
- Physics & Mathematics (AREA)
- Electromagnetism (AREA)
- General Physics & Mathematics (AREA)
- Radar, Positioning & Navigation (AREA)
- Automation & Control Theory (AREA)
- For Increasing The Reliability Of Semiconductor Memories (AREA)
- Dram (AREA)
Abstract
本发明提供一种反向偏压调整器。反向偏压调整器包括操作电压产生电路以及电压调整电路。操作电压产生电路依据烧机测试信号、电源启动信号以及反向偏压致能信号以产生操作电压。其中在正常操作模式时,操作电压为第一电压值,在烧机测试模式时,操作电压为第二电压值,其中第二电压值小于第一电压值。电压调整电路具有开关,在烧机测试模式下的初始时间区间,电压调整电路通过导通开关以调整反向偏压的电压值。
Description
技术领域
本发明涉及一种偏压调整器,尤其涉及一种用于存储器中的反向偏压调整器。
背景技术
在现有的存储器技术中,存储器通常会通过烧机测试(Burnin-Test)来测试自身的稳定状态。并且,存储器可通过提供反向偏压至存储单元阵列(Memory Cell Array)中的各个晶体管的基体端,以对各个晶体管进行操作动作。
然而,当存储器操作于烧机测试模式时,这些晶体管容易受到所述反向偏压及电源电压的电压值影响,导致各个晶体管的源极端与漏极端之间的电压差容易超出额定的电压范围,进而严重影响存储器整体的运作。因此,如何在存储器操作于烧机测试模式时,有效地降低各个晶体管的源极端与漏极端之间的电压差,避免这些晶体管发生损毁的情形,是本领域的重要课题。
发明内容
本发明提供一种反向偏压调整器,可以在操作于烧机测试模式时,利用操作电压产生器来降低操作电压的电压值,以使电压调整电路可依据调整后的操作电压来进一步调整反向偏压的电压值。
本发明的反向偏压调整器包括操作电压产生电路以及电压调整电路。操作电压产生电路依据烧机测试信号、电源启动信号以及反向偏压致能信号以产生操作电压,其中在正常操作模式时,操作电压为第一电压值,在烧机测试模式时,操作电压为第二电压值,其中第二电压值小于第一电压值。电压调整电路耦接至操作电压产生电路,具有开关,开关耦接在参考接地电压以及反向偏压的传输轨线间,在烧机测试模式下的初始时间区间,电压调整电路通过导通开关以调整反向偏压的电压值。
基于上述,本发明的反向偏压调整器可以在烧机测试模式中的初始时间区间时,利用操作电压产生电路来提供具有比第一电压值更小的第二电压值的操作电压。如此一来,电压调整电路可依据被拉低的操作电压以及电源启动信号,以使反向偏压的电压电平能够维持于参考接地电压的电压电平,进而有效地降低存储单元阵列中的各个晶体管的源极端与漏极端之间的电压差,藉以避免这些晶体管发生损毁的情形。
为让本发明的上述特征和优点能更明显易懂,下文特举实施例,并配合附图作详细说明如下。
附图说明
图1是依照本发明一实施例的反向偏压调整器的示意图;
图2是依照本发明图1中的操作电压产生电路的电路图;
图3是依照本发明图1中的电压调整电路的电路图;
图4是依照本发明一实施例的反向偏压调整器在正常操作模式下的波形示意图;
图5是依照本发明一实施例的反向偏压调整器在烧机测试模式下的波形示意图。
附图标记说明
100:反向偏压调整器
110:操作电压产生电路
111:逻辑电路
112:上拉电路
113:下拉电路
120:电压调整电路
121:缓冲器
122:感测放大器
130:反向偏压产生电路
401~405、501~505:波型
CT1~CT4:控制信号
CP1、CP2:控制端
CP:电容
D1:二极管
GND:参考接地端
INIT0:电源启动信号
INV1~INV7:反相器
MP1~MP4、MN1~MN10:晶体管
NAND1:反及闸
SI1~SI3:反相信号
SW:开关
SC:开关控制信号
TN0、TB0:初始时间区间
TN1、TB1:时间区间
TWBT:烧机测试信号
TR:传输轨线
VINT:电源电压
VBBE:反向偏压致能信号
VDDL:操作电压
VBB:反向偏压
VDD:电源电压
VSS:参考接地电压
具体实施方式
图1是依照本发明一实施例的反向偏压调整器100的示意图。请参照图1,在本实施例中,反向偏压调整器100包括操作电压产生电路110以及电压调整电路120。操作电压产生电路110可以接收烧机测试信号TWBT、电源启动信号INIT0以及反向偏压致能信号VBBE,并且依据烧机测试信号TWBT、电源启动信号INIT0以及反向偏压致能信号VBBE来产生操作电压VDDL。
其中,烧机测试信号TWBT用以指示反向偏压调整器100是否执行烧机测试。举例而言,当反向偏压调整器100操作于正常操作模式时,烧机测试信号TWBT被设定为第一逻辑电平(例如是低电压电平),当反向偏压调整器100操作于烧机测试模式时,烧机测试信号TWBT被设定为第二逻辑电平(例如是高电压电平)。此外,电源启动信号INIT0用以指示电源电压VDD的电压值是否大于某一预设电压值。举例而言,当电源电压VDD的电压值小于所述预设电压值时,电源启动信号INIT0被设定为第一逻辑电平(例如是低电压电平),当电源电压VDD的电压值大于所述预设电压值时,电源启动信号VDD被设定为第二逻辑电平(例如是高电压电平)。其中,本领域技术人员可依据反向偏压调整器100的设计需求来调整所述预设电压值。
另一方面,电压调整电路120耦接至操作电压产生电路110以接收操作电压VDDL。电压调整电路120具有开关SW,其中,开关SW耦接于参考接地电压VSS以及反向偏压VBB的传输轨线TR之间。
详细来说,当反向偏压调整器100操作于正常操作模式,并且电源电压VDD的电压值大于所述预设电压值时,操作电压产生电路110可以依据被致能的电源启动信号INIT0以及被禁能的烧机测试信号TWBT来产生具有第一电压值的操作电压VDDL。相对的,当反向偏压调整器100操作于烧机测试模式,并且电源电压VDD的电压值大于所述预设电压值时,操作电压产生电路110可以依据被致能的电源启动信号INIT0与被致能的烧机测试信号TWBT来产生具有第二电压值的操作电压VDDL。其中,所述第二电压值可以小于所述第一电压值。
换言之,当反向偏压调整器100操作于正常操作模式以及烧机测试模式中的初始时间区间时,电压调整电路120皆可依据操作电压VDDL与电源启动信号INIT0来导通开关SW,并经由传输轨线TR与开关SW的导通路径,来将反向偏压VBB的电压电平维持于参考接地电压VSS的电压电平。
依据上述的描述可以得知,在本实施例中,当反向偏压调整器100操作于烧机测试模式中的初始时间区间时,反向偏压调整器100可利用操作电压产生电路110来提供具有比第一电压值更小的第二电压值的操作电压VDDL至电压调整电路120。如此一来,尽管操作于烧机测试模式时的电源电压VDD的电压值需要较操作于正常操作模式时的电源电压VDD的电压值来的高,但是反向偏压调整器100可利用电压调整电路120来依据被拉低的操作电压VDDL以及电源启动信号INIT0,以使反向偏压VBB的电压电平能够维持于参考接地电压VSS的电压电平,进而有效地降低存储单元阵列中的各个晶体管的源极端与漏极端之间的电压差,藉以避免这些晶体管发生损毁的情形。
图2是依照本发明图1中的操作电压产生电路110的电路图。请参照图2,操作电压产生电路110包括逻辑电路111、上拉电路112以及下拉电路113。其中,逻辑电路111包括反相器INV1~INV5以及反及闸NAND1。反相器INV1的输入端接收烧机测试信号TWBT。反相器INV1可依据烧机测试信号TWBT以产生反相信号SI1。反相器INV2的输入端耦接至反相器INV1的输出端,以接收反相信号SI1。反相器INV2可依据反相信号SI1以产生控制信号CT1。反相器INV3的输入端接收电源启动信号INIT0。反相器INV3可依据电源启动信号INIT0以产生反相信号SI2。反相器INV4的输入端耦接至反相器INV3的输出端,以接收反相信号SI2。反相器INV4可依据反相信号SI2以产生控制信号CT2。反相器INV5的输入端接收反向偏压致能信号VBBE。反相器INV5可依据反向偏压致能信号VBBE以产生反相信号SI3。反及闸NAND1的第一端耦接至反相器INV1的输出端以接收反相信号SI1,反及闸NAND1的第二端耦接至反相器INV5的输出端以接收反相信号SI3。反及闸NAND1可对反相信号SI1、SI3进行反及闸运算,以产生控制信号CT3。
接着,上拉电路112耦接至逻辑电路111。上拉电路112包括晶体管MP1~MP2、MN1~MN2。其中,晶体管MP1的第一端接收操作电压VDDL,晶体管MP1的第二端耦接至电源电压VDD,晶体管MP1的控制端接收控制信号CT2。晶体管MP2的第一端耦接至控制端CP1,晶体管MP2的第二端耦接至电源电压VDD,晶体管MP2的控制端接收控制信号CT1。晶体管MN1的第一端耦接至控制端CP1,晶体管MN1的第二端与控制端共同耦接至电源电压VDD。晶体管MN2的第一端接收操作电压VDDL,晶体管MN2的第二端耦接至电源电压VDD,晶体管MN2的控制端耦接至控制端CP1。
另一方面,下拉电路113耦接于逻辑电路111与上拉电路112之间。下拉电路113包括晶体管MN3~MN6。其中,晶体管MN3的第二端接收操作电压VDDL,晶体管MN3的控制端接收控制信号CT3。晶体管MN4的第一端耦接至参考接地端GND,晶体管MN4的第二端耦接至晶体管MN3的第一端,晶体管MN4的控制端接收控制信号CT3。晶体管MN5的第二端耦接至控制端CP1,晶体管MN5的控制端接收控制信号CT1。晶体管MN6的第一端耦接至参考接地端GND,晶体管MN6的第二端与控制端共同耦接至晶体管MN5的第一端。
具体而言,在本实施例中,逻辑电路111可以依据烧机测试信号TWBT、电源启动信号INIT0以及反向偏压致能信号VBBE的状态以分别产生控制信号CT1~CT3。接着,上拉电路112可依据控制信号CT1与控制信号CT2来决定是否导通晶体管MP1、MP2,以进一步对操作电压VDDL进行调整。并且,下拉电路113可依据控制信号CT1与控制信号CT3来决定是否下拉操作电压VDDL的电压电平。
特别一提的是,在图2的操作电压产生电路110中,反相器INV1~INV4、晶体管MP1~MP2以及晶体管MN1~MN6皆是通过电源电压VDD来被启动,而反相器INV5以及反及闸NAND1则是通过电源电压VINT来被启动。顺带一提的是,本实施例的晶体管MP1~MP2是以P型晶体管为例,而晶体管MN1~MN6是以N型晶体管为例,但本发明并不限于此。
图3是依照本发明图1中的电压调整电路120的电路图。电压调整电路120包括缓冲器121、感测放大器122、开关SW以及二极管D1。其中,缓冲器121包括反相器INV6、INV7。缓冲器121可依据电源启动信号INIT0以产生控制信号CT4。感测放大器122耦接至缓冲器121以接收控制信号CT4,并且感测放大器122可依据控制信号CT4以及电源启动信号INIT0来产生开关控制信号SC。
感测放大器122包括晶体管MP3~MP4以及晶体管MN7~MN8。晶体管MP3的第一端耦接至控制端CP2,晶体管MP3的第二端接收操作电压VDDL,晶体管MP3的控制端接收控制信号CT4。晶体管MP4的第二端接收操作电压VDDL,晶体管MP4的控制端耦接至反相器INV6的输出端。晶体管MN7的第一端接收反向偏压VBB,晶体管MN7的第二端耦接至控制端CP2,晶体管MN7的控制端耦接至晶体管MP4的第一端。晶体管MN8的第一端接收反向偏压VBB,晶体管MN8的第二端耦接至晶体管MP4的第一端,晶体管MN8的控制端耦接至控制端CP2。
另一方面,开关SW耦接至控制端CP2以接收开关控制信号SC。开关SW可依据开关控制信号SC以决定是否将反向偏压VBB的电压电平调整至参考接地电压VSS的电压电平。其中,本实施例的开关SW可以由晶体管MN9来实施。晶体管MN9的第一端接收反向偏压VBB,晶体管MN9的第二端耦接至参考接地电压VSS,晶体管MN9的控制端耦接至控制端CP2。值得一提的是,本实施例的晶体管MN10可以依据二极管组态(Diode Connection)的连接方式来形成一个二极管D1。二极管D1耦接于感测放大器122与参考接地电压VSS之间。其中,所述二极管的阳极(即晶体管MN10的第一端)接收反向偏压VBB,所述二极管的阴极(即晶体管MN10的第二端)耦接至参考接地电压VSS。
此外,在本实施例中,反向偏压产生电路130可以耦接至电压调整电路120。其中,反向偏压产生电路130可以依据反向偏压致能信号VBBE以通过电容CP泵浦来产生反向偏压VBB。
顺带一提的是,本实施例的晶体管MP3~MP4是以P型晶体管为例,而晶体管MN7~MN10是以N型晶体管为例,但本发明并不限于此。
图4是依照本发明一实施例的反向偏压调整器100在正常操作模式下的波形示意图。关于反向偏压调整器100操作于正常操作模式时的操作细节,请同时参照图1~图4。具体来说,当反向偏压调整器100操作于正常操作模式时,烧机测试信号TWBT持续的被设定为禁能(例如是低电压电平)状态,且在正常操作模式中的初始时间区间TN0时,电源电压VDD的电压值小于所述预设电压值。相对的,在正常操作模式中的初始时间区间TN0之后的时间区间,电源电压VDD的电压值可大于所述预设电压值。
需注意到的是,在图4中,波型401、波型402、波型403、波型404以及波型405分别对应于电源启动信号INIT0、操作电压VDDL、电源电压VINT、反向偏压致能信号VBBE以及反向偏压VBB在各个时间区间时的操作状态。
详细来说,当反向偏压调整器100操作于初始时间区间TN0时,操作电压产生电路110可以利用逻辑电路111来依据具有低电压电平的电源启动信号INIT0(如,波型401)以提供控制信号CT2至上拉电路112。接着,上拉电路112可依据具有低电压电平的控制信号CT2以导通晶体管MP1。换言之,此时上拉电路112可以依据控制信号CT2来将操作电压VDDL的电压值(如,波型402)设定为电源电压VDD的电压值。
另一方面,在初始时间区间TN0中,电压调整电路120可以利用缓冲器121来依据具有低电压电平的电源启动信号INIT0以提供控制信号CT4至感测放大器122。接着,感测放大器122可依据具有低电压电平的控制信号CT4来导通晶体管MP3,以对控制端CP2进行充电。接着,感测放大器122可依据电源启动信号INIT0与操作电压VDDL以产生具有高电压电平的开关控制信号SC,以使开关SW可依据开关控制信号SC而被导通。藉此,当反向偏压调整器100操作于初始时间区间TN0时,电压调整电路120可经由开关SW的导通路径,来将反向偏压VBB的电压电平(如,波型405)维持于参考接地电压VSS的电压电平。
另一方面,当反向偏压调整器100操作于初始时间区间TN0之后的时间区间TN1时,由于此时电源电压VDD的电压值大于所述预设电压值,因此电源启动信号INIT0可以被设定为致能(例如是高电压电平)状态。
详细来说,在时间区间TN1中,操作电压产生电路110可以利用逻辑电路111来依据具有低电压电平的烧机测试信号TWBT以及具有高电压电平的电源启动信号INIT0以分别提供控制信号CT1以及控制信号CT2至上拉电路112。接着,上拉电路112可依据具有低电压电平的控制信号CT1来导通晶体管MP2,以对控制端CP1进行充电。此外,上拉电路112亦可依据具有高电压电平的控制信号CT2以断开晶体管MP1。
在此情况下,由于控制端CP1的电压电平通过晶体管MP2的导通路径而被充电至高电压电平,因此上拉电路112可依据控制端CP1的电压电平而导通晶体管MN2。换言之,当反向偏压调整器100操作于时间区间TN1时,上拉电路112可以依据控制信号CT1以及控制信号CT2来将操作电压VDDL的电压值调整为电源电压VDD与晶体管MN2的临界电压VTN2之间的差值(如,VDDL=VDD-VTN2,其中VDDL为操作电压VDDL的电压值;VDD为电源电压VDD的电压值;VTN2为晶体管MN2的临界电压的电压值)。也就是说,此时的操作电压VDDL的电压值即为所述第一电压值。
另一方面,在时间区间TN1中,电压调整电路120可利用缓冲器121来依据具有高电压电平的电源启动信号INIT0以提供控制信号CT4至感测放大器122。接着,感测放大器122可依据具有高电压电平的控制信号CT4以断开晶体管MP3,并且依据电源启动信号INIT0与操作电压VDDL以产生具有低电压电平的开关控制信号SC,以使开关SW依据开关控制信号SC而被断开。
在此情况下,反向偏压致能信号VBBE(如,波型404)以及电源电压VINT(如,波型403)可以被设定为致能状态,并且所述反向偏压产生电路130可以依据反向偏压致能信号VBBE以提供具有负电压电平(例如是-0.5V,但本发明并不限于此)的反向偏压VBB,以使存储单元阵列中的各个晶体管同样能够在正常操作模式下正常的动作。
图5是依照本发明一实施例的反向偏压调整器100在烧机测试模式下的波形示意图。关于反向偏压调整器100操作于烧机操作模式时的操作细节,请同时参照图1~图3以及图5。具体来说,当反向偏压调整器100操作于烧机操作模式时,烧机测试信号TWBT持续的被设定为致能(例如是高电压电平)状态,并且在烧机操作模式中的初始时间区间TB0时,电源电压VDD的电压值小于所述预设电压值。相对的,在烧机操作模式中的初始时间区间TB0之后的时间区间,电源电压VDD的电压值可以大于所述预设电压值。
需注意到的是,在图4中,波型501、波型502、波型503、波型504以及波型505分别对应于电源启动信号INIT0、操作电压VDDL、电源电压VINT、反向偏压致能信号VBBE以及反向偏压VBB在各个时间区间时的操作状态。
详细来说,当反向偏压调整器100操作于初始时间区间TB0时,操作电压产生电路110可以利用逻辑电路111来依据具有低电压电平的电源启动信号INIT0(如,波型501)以提供控制信号CT2至上拉电路112。接着,上拉电路112可依据具有低电压电平的控制信号CT2以导通晶体管MP1。换言之,此时上拉电路112可以依据控制信号CT2来将操作电压VDDL的电压值(如,波型502)设定为电源电压VDD的电压值。
另一方面,在初始时间区间TB0中,电压调整电路120可以利用缓冲器121来依据具有低电压电平的电源启动信号INIT0以提供控制信号CT4至感测放大器122。接着,感测放大器122可依据具有低电压电平的控制信号CT4来导通晶体管MP3,以对控制端CP2进行充电。接着,感测放大器122可依据电源启动信号INIT0与操作电压VDDL以产生具有高电压电平的开关控制信号SC,以使开关SW可依据开关控制信号SC而被导通。藉此,当反向偏压调整器100操作于初始时间区间TB0时,电压调整电路120可经由开关SW的导通路径,来将反向偏压VBB的电压电平(如,波型505)维持于参考接地电压VSS的电压电平。
另一方面,当反向偏压调整器100操作于初始时间区间TB0之后的时间区间TB1时,由于此时电源电压VDD的电压值大于所述预设电压值,因此电源启动信号INIT0可以被设定为致能(例如是高电压电平)状态。
详细来说,在时间区间TB1中,操作电压产生电路110可以利用逻辑电路111来依据具有高电压电平的烧机测试信号TWBT以及具有高电压电平的电源启动信号INIT0以分别提供控制信号CT1以及控制信号CT2至上拉电路112。接着,上拉电路112可依据具有高电压电平的控制信号CT1以及具有高电压电平的控制信号CT2以分别断开晶体管MP2以及晶体管MP1。
在此情况下,由于此时晶体管MN1处于导通状态,因此控制端CP1的电压电平可依据晶体管MN1的导通路径而被调整为电源电压VDD与晶体管MN1的临界电压VTN1之间的差值。换言之,当反向偏压调整器100操作于时间区间TB1时,上拉电路112可以依据控制信号CT1以及控制信号CT2来将操作电压VDDL的电压值调整为电源电压VDD与晶体管MN1、MN2的临界电压之间的差值(如,VDDL=VDD-(VTN1+VTN2),其中VDDL为操作电压VDDL的电压值;VDD为电源电压VDD的电压值;VTN1为晶体管MN1的临界电压的电压值;VTN2为晶体管MN2的临界电压的电压值)。也就是说,此时的操作电压VDDL的电压值即为所述第二电压值。
另一方面,在时间区间TB1中,电压调整电路120可以利用缓冲器121来依据具有高电压电平的电源启动信号INIT0以提供控制信号CT4至感测放大器122。接着,感测放大器122可依据具有高电压电平的控制信号CT4以断开晶体管MP3,并且依据电源启动信号INIT0与操作电压VDDL以产生具有低电压电平的开关控制信号SC,以使开关SW依据开关控制信号SC而被断开。
在此情况下,反向偏压致能信号VBBE(如,波型504)可以被设定为禁能状态且电源电压VINT(如,波型503)可以被设定为致能状态,并且所述反向偏压产生电路130可以依据反向偏压致能信号VBBE以提供具有负电压电平(例如是-1V,但本发明并不限于此)的反向偏压VBB,以使存储单元阵列中的各个晶体管同样能够在正常操作模式下正常的动作。
综上所述,本发明的反向偏压调整器可以在烧机测试模式中的初始时间区间时,利用操作电压产生电路来提供具有比第一电压值更小的第二电压值的操作电压。如此一来,尽管操作于烧机测试模式时的电源电压的电压值需要较操作于正常操作模式时的电源电压的电压值来的高,但是反向偏压调整器可利用电压调整电路来依据被拉低的操作电压以及电源启动信号,以使反向偏压的电压电平能够维持于参考接地电压的电压电平,进而有效地降低存储单元阵列中的各个晶体管的源极端与漏极端之间的电压差,藉以避免这些晶体管发生损毁的情形。
虽然本发明已以实施例揭示如上,然其并非用以限定本发明,任何所属技术领域中技术人员,在不脱离本发明的精神和范围内,当可作些许的更改与润饰,故本发明的保护范围当视权利要求所界定的为准。
Claims (10)
1.一种反向偏压调整器,包括:
操作电压产生电路,依据烧机测试信号、电源启动信号以及反向偏压致能信号以产生操作电压,其中在正常操作模式时,所述操作电压为第一电压值,在烧机测试模式时,所述操作电压为第二电压值,其中所述第二电压值小于所述第一电压值;以及
电压调整电路,耦接至所述操作电压产生电路,具有开关,所述开关耦接在参考接地电压以及反向偏压的传输轨线间,在所述烧机测试模式下的初始时间区间,所述电压调整电路通过导通所述开关以调整所述反向偏压的电压值。
2.根据权利要求1所述的反向偏压调整器,其中所述反向偏压调整器更包括:
反向偏压产生电路,耦接至所述电压调整电路,依据所述反向偏压致能信号以通过电容产生所述反向偏压。
3.根据权利要求1或2所述的反向偏压调整器,其中在所述烧机测试模式的所述初始时间区间,所述电压调整电路依据所述操作电压与所述电源启动信号以调整所述反向偏压的电压值维持于所述参考接地电压的电压值。
4.根据权利要求3所述的反向偏压调整器,其中当电源电压的电压值小于预设电压值时,所述电源启动信号被设定为第一逻辑电平,当所述电源电压的电压值大于所述预设电压值时,所述电源启动信号被设定为第二逻辑电平。
5.根据权利要求4所述的反向偏压调整器,其中所述操作电压产生电路包括:
逻辑电路,依据所述烧机测试信号、所述电源启动信号以及所述反向偏压致能信号以分别产生第一控制信号、第二控制信号以及第三控制信号;
上拉电路,耦接至所述逻辑电路以接收所述第一控制信号与所述第二控制信号,依据所述第一控制信号与所述第二控制信号以上拉所述操作电压;以及
下拉电路,耦接至所述逻辑电路与所述上拉电路以接收所述第一控制信号与所述第三控制信号,依据所述第一控制信号与所述第三控制信号以下拉所述操作电压。
6.根据权利要求5所述的反向偏压调整器,其中所述逻辑电路包括:
第一反相器,其输入端接收所述烧机测试信号,依据所述烧机测试信号产生第一反相信号;
第二反相器,其输入端耦接至所述第一反相器的输出端,依据所述第一反相信号产生所述第一控制信号;
第三反相器,其输入端接收所述电源启动信号,依据所述电源启动信号产生第二反相信号;
第四反相器,其输入端耦接至所述第三反相器的输出端,依据所述第二反相信号产生所述第二控制信号;
第五反相器,其输入端接收所述反向偏压致能信号,依据所述反向偏压致能信号产生第三反相信号;以及
反及闸,其第一端耦接至所述第一反相器的输出端,其第二端耦接至第五反相器的输出端,依据所述第一反相信号与所述第三反相信号产生所述第三控制信号。
7.根据权利要求6所述的反向偏压调整器,其中所述上拉电路包括:
第一晶体管,其第一端接收所述操作电压,其第二端耦接至电源电压,其控制端接收所述第二控制信号;
第二晶体管,其第一端耦接至第一控制端,其第二端耦接至所述电源电压,其控制端接收所述第一控制信号;
第三晶体管,其第一端耦接至所述第一控制端,其第二端与控制端共同耦接至所述电源电压;以及
第四晶体管,其第一端接收所述操作电压,其第二端耦接至所述电源电压,其控制端耦接至所述第一控制端。
8.根据权利要求7所述的反向偏压调整器,其中所述下拉电路包括:
第五晶体管,其第二端接收所述操作电压,其控制端接收所述第三控制信号;
第六晶体管,其第一端耦接至参考接地端,其第二端耦接至所述第五晶体管的第一端,其控制端接收所述第三控制信号;
第七晶体管,其第二端耦接至所述第一控制端,其控制端接收所述第一控制信号;
第八晶体管,其第一端耦接至所述参考接地端,其第二端与控制端共同耦接至所述第七晶体管的第一端。
9.根据权利要求8所述的反向偏压调整器,其中所述电压调整电路包括:
缓冲器,依据所述电源启动信号以产生第四控制信号;
感测放大器,耦接至所述缓冲器,并依据所述第四控制信号与所述电源启动信号以产生开关控制信号;
所述开关,耦接于所述感测放大器与所述参考接地电压之间,依据所述开关控制信号以调整所述反向偏压的电压值;以及
二极管,耦接于所述感测放大器与所述参考接地电压之间。
10.根据权利要求9所述的反向偏压调整器,其中所述开关包括:
第九晶体管,其第一端接收所述反向偏压,其第二端接收所述参考接地电压,其控制端接收所述开关控制信号。
Priority Applications (1)
Application Number | Priority Date | Filing Date | Title |
---|---|---|---|
CN201910547963.6A CN112130614B (zh) | 2019-06-24 | 2019-06-24 | 反向偏压调整器 |
Applications Claiming Priority (1)
Application Number | Priority Date | Filing Date | Title |
---|---|---|---|
CN201910547963.6A CN112130614B (zh) | 2019-06-24 | 2019-06-24 | 反向偏压调整器 |
Publications (2)
Publication Number | Publication Date |
---|---|
CN112130614A CN112130614A (zh) | 2020-12-25 |
CN112130614B true CN112130614B (zh) | 2021-11-02 |
Family
ID=73849202
Family Applications (1)
Application Number | Title | Priority Date | Filing Date |
---|---|---|---|
CN201910547963.6A Active CN112130614B (zh) | 2019-06-24 | 2019-06-24 | 反向偏压调整器 |
Country Status (1)
Country | Link |
---|---|
CN (1) | CN112130614B (zh) |
Citations (10)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
US5513091A (en) * | 1994-03-29 | 1996-04-30 | Kabushiki Kaisha Toshiba | Voltage transforming circuit |
US5528538A (en) * | 1992-06-30 | 1996-06-18 | Hitachi, Ltd. | Voltage generating circuit in semiconductor integrated circuit |
US5844429A (en) * | 1996-02-01 | 1998-12-01 | Lg Semicon Co., Ltd. | Burn-in sensing circuit |
JP2004085526A (ja) * | 2001-12-05 | 2004-03-18 | Renesas Technology Corp | 半導体装置 |
KR20050078611A (ko) * | 2004-02-02 | 2005-08-05 | 삼성전자주식회사 | 반도체 메모리 장치의 기판전압 발생회로 |
CN101196756A (zh) * | 2006-12-06 | 2008-06-11 | 奇梦达北美公司 | 电压调整器 |
CN101398692A (zh) * | 2007-09-24 | 2009-04-01 | 联发科技股份有限公司 | 电子*** |
CN107111327A (zh) * | 2014-12-26 | 2017-08-29 | 日立汽车***株式会社 | 电子装置 |
CN107888179A (zh) * | 2016-09-29 | 2018-04-06 | 瑞萨电子株式会社 | 半导体装置 |
CN109245529A (zh) * | 2018-10-24 | 2019-01-18 | 广州金升阳科技有限公司 | 一种正负电压输出电源电路 |
Family Cites Families (1)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
US7675317B2 (en) * | 2007-09-14 | 2010-03-09 | Altera Corporation | Integrated circuits with adjustable body bias and power supply circuitry |
-
2019
- 2019-06-24 CN CN201910547963.6A patent/CN112130614B/zh active Active
Patent Citations (10)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
US5528538A (en) * | 1992-06-30 | 1996-06-18 | Hitachi, Ltd. | Voltage generating circuit in semiconductor integrated circuit |
US5513091A (en) * | 1994-03-29 | 1996-04-30 | Kabushiki Kaisha Toshiba | Voltage transforming circuit |
US5844429A (en) * | 1996-02-01 | 1998-12-01 | Lg Semicon Co., Ltd. | Burn-in sensing circuit |
JP2004085526A (ja) * | 2001-12-05 | 2004-03-18 | Renesas Technology Corp | 半導体装置 |
KR20050078611A (ko) * | 2004-02-02 | 2005-08-05 | 삼성전자주식회사 | 반도체 메모리 장치의 기판전압 발생회로 |
CN101196756A (zh) * | 2006-12-06 | 2008-06-11 | 奇梦达北美公司 | 电压调整器 |
CN101398692A (zh) * | 2007-09-24 | 2009-04-01 | 联发科技股份有限公司 | 电子*** |
CN107111327A (zh) * | 2014-12-26 | 2017-08-29 | 日立汽车***株式会社 | 电子装置 |
CN107888179A (zh) * | 2016-09-29 | 2018-04-06 | 瑞萨电子株式会社 | 半导体装置 |
CN109245529A (zh) * | 2018-10-24 | 2019-01-18 | 广州金升阳科技有限公司 | 一种正负电压输出电源电路 |
Also Published As
Publication number | Publication date |
---|---|
CN112130614A (zh) | 2020-12-25 |
Similar Documents
Publication | Publication Date | Title |
---|---|---|
KR20190124771A (ko) | 로우-드롭아웃 레귤레이터 | |
US8125846B2 (en) | Internal voltage generating circuit of semiconductor memory device | |
KR20050091234A (ko) | 내부전압 발생장치 | |
US20190305778A1 (en) | Pad tracking circuit for high-voltage input-tolerant output buffer | |
US20210157350A1 (en) | Switchable power supply | |
KR100954110B1 (ko) | 파워업 신호 생성회로 및 그를 이용한 집적회로 | |
US11557963B2 (en) | Charge-pump control circuit and battery control circuit | |
US10116211B2 (en) | Power converter with adaptive zero-crossing current detection | |
KR101542918B1 (ko) | 액티브 차지 펌프 회로, 이를 포함하는 고전원전압발생회로 및 반도체 장치 | |
CN108879881B (zh) | 一种双向线性充电电路及快速充电芯片 | |
JP2014067240A (ja) | 半導体装置 | |
CN112130614B (zh) | 反向偏压调整器 | |
WO2019077890A1 (ja) | コンパレータを用いた発振器回路 | |
TWI694455B (zh) | 反向偏壓調整器 | |
KR20070109221A (ko) | 반도체 장치의 내부전압 생성회로 | |
US8373446B2 (en) | Power supply detection circuit | |
KR20140002915A (ko) | 전원 회로 | |
CN112204495B (zh) | 用于初始化带隙电路的***及方法 | |
US10044260B2 (en) | Charge pump circuit and voltage generating device including the same | |
TWI390531B (zh) | 用以避免寄生二極體漏電流之半導體記憶元件之電壓產生電路 | |
TW201322274A (zh) | 記憶體裝置及其負位元線信號產生裝置 | |
CN205429708U (zh) | 用于高压集成电路的欠压保护电路 | |
CN117749150B (zh) | 一种快慢上电复位电路 | |
TWI692200B (zh) | 載帶芯片用開機關機重置電路及其工作方法 | |
CN113972637B (zh) | 放电装置 |
Legal Events
Date | Code | Title | Description |
---|---|---|---|
PB01 | Publication | ||
PB01 | Publication | ||
SE01 | Entry into force of request for substantive examination | ||
SE01 | Entry into force of request for substantive examination | ||
GR01 | Patent grant | ||
GR01 | Patent grant |