CN112119594A - 包含多个锁相环电路的电子设备 - Google Patents

包含多个锁相环电路的电子设备 Download PDF

Info

Publication number
CN112119594A
CN112119594A CN201980031016.XA CN201980031016A CN112119594A CN 112119594 A CN112119594 A CN 112119594A CN 201980031016 A CN201980031016 A CN 201980031016A CN 112119594 A CN112119594 A CN 112119594A
Authority
CN
China
Prior art keywords
signal
processor
frequency signal
output
chip
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Granted
Application number
CN201980031016.XA
Other languages
English (en)
Other versions
CN112119594B (zh
Inventor
尹永昌
安奎焕
姜大显
孙周浩
梁圣机
李东炫
赵允星
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Samsung Electronics Co Ltd
Original Assignee
Samsung Electronics Co Ltd
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Samsung Electronics Co Ltd filed Critical Samsung Electronics Co Ltd
Publication of CN112119594A publication Critical patent/CN112119594A/zh
Application granted granted Critical
Publication of CN112119594B publication Critical patent/CN112119594B/zh
Active legal-status Critical Current
Anticipated expiration legal-status Critical

Links

Images

Classifications

    • H—ELECTRICITY
    • H03—ELECTRONIC CIRCUITRY
    • H03L—AUTOMATIC CONTROL, STARTING, SYNCHRONISATION OR STABILISATION OF GENERATORS OF ELECTRONIC OSCILLATIONS OR PULSES
    • H03L7/00—Automatic control of frequency or phase; Synchronisation
    • H03L7/06—Automatic control of frequency or phase; Synchronisation using a reference signal applied to a frequency- or phase-locked loop
    • H03L7/16—Indirect frequency synthesis, i.e. generating a desired one of a number of predetermined frequencies using a frequency- or phase-locked loop
    • H03L7/18—Indirect frequency synthesis, i.e. generating a desired one of a number of predetermined frequencies using a frequency- or phase-locked loop using a frequency divider or counter in the loop
    • H03L7/183—Indirect frequency synthesis, i.e. generating a desired one of a number of predetermined frequencies using a frequency- or phase-locked loop using a frequency divider or counter in the loop a time difference being used for locking the loop, the counter counting between fixed numbers or the frequency divider dividing by a fixed number
    • H—ELECTRICITY
    • H04—ELECTRIC COMMUNICATION TECHNIQUE
    • H04B—TRANSMISSION
    • H04B1/00—Details of transmission systems, not covered by a single one of groups H04B3/00 - H04B13/00; Details of transmission systems not characterised by the medium used for transmission
    • H04B1/38—Transceivers, i.e. devices in which transmitter and receiver form a structural unit and in which at least one part is used for functions of transmitting and receiving
    • H04B1/40—Circuits
    • H—ELECTRICITY
    • H03—ELECTRONIC CIRCUITRY
    • H03C—MODULATION
    • H03C3/00—Angle modulation
    • H03C3/02—Details
    • H03C3/09—Modifications of modulator for regulating the mean frequency
    • H03C3/0908—Modifications of modulator for regulating the mean frequency using a phase locked loop
    • H—ELECTRICITY
    • H03—ELECTRONIC CIRCUITRY
    • H03L—AUTOMATIC CONTROL, STARTING, SYNCHRONISATION OR STABILISATION OF GENERATORS OF ELECTRONIC OSCILLATIONS OR PULSES
    • H03L7/00—Automatic control of frequency or phase; Synchronisation
    • H03L7/06—Automatic control of frequency or phase; Synchronisation using a reference signal applied to a frequency- or phase-locked loop
    • H03L7/07—Automatic control of frequency or phase; Synchronisation using a reference signal applied to a frequency- or phase-locked loop using several loops, e.g. for redundant clock signal generation
    • H—ELECTRICITY
    • H03—ELECTRONIC CIRCUITRY
    • H03L—AUTOMATIC CONTROL, STARTING, SYNCHRONISATION OR STABILISATION OF GENERATORS OF ELECTRONIC OSCILLATIONS OR PULSES
    • H03L7/00—Automatic control of frequency or phase; Synchronisation
    • H03L7/06—Automatic control of frequency or phase; Synchronisation using a reference signal applied to a frequency- or phase-locked loop
    • H03L7/16—Indirect frequency synthesis, i.e. generating a desired one of a number of predetermined frequencies using a frequency- or phase-locked loop
    • H03L7/18—Indirect frequency synthesis, i.e. generating a desired one of a number of predetermined frequencies using a frequency- or phase-locked loop using a frequency divider or counter in the loop
    • H03L7/197—Indirect frequency synthesis, i.e. generating a desired one of a number of predetermined frequencies using a frequency- or phase-locked loop using a frequency divider or counter in the loop a time difference being used for locking the loop, the counter counting between numbers which are variable in time or the frequency divider dividing by a factor variable in time, e.g. for obtaining fractional frequency division
    • H—ELECTRICITY
    • H03—ELECTRONIC CIRCUITRY
    • H03L—AUTOMATIC CONTROL, STARTING, SYNCHRONISATION OR STABILISATION OF GENERATORS OF ELECTRONIC OSCILLATIONS OR PULSES
    • H03L7/00—Automatic control of frequency or phase; Synchronisation
    • H03L7/06—Automatic control of frequency or phase; Synchronisation using a reference signal applied to a frequency- or phase-locked loop
    • H03L7/16—Indirect frequency synthesis, i.e. generating a desired one of a number of predetermined frequencies using a frequency- or phase-locked loop
    • H03L7/22—Indirect frequency synthesis, i.e. generating a desired one of a number of predetermined frequencies using a frequency- or phase-locked loop using more than one loop
    • H—ELECTRICITY
    • H04—ELECTRIC COMMUNICATION TECHNIQUE
    • H04W—WIRELESS COMMUNICATION NETWORKS
    • H04W72/00—Local resource management
    • H04W72/04—Wireless resource allocation
    • H04W72/044—Wireless resource allocation based on the type of the allocated resource
    • H04W72/0453—Resources in frequency domain, e.g. a carrier in FDMA
    • H—ELECTRICITY
    • H03—ELECTRONIC CIRCUITRY
    • H03J—TUNING RESONANT CIRCUITS; SELECTING RESONANT CIRCUITS
    • H03J2200/00—Indexing scheme relating to tuning resonant circuits and selecting resonant circuits
    • H03J2200/11—Cellular receiver, e.g. GSM, combined with a GPS receiver
    • H—ELECTRICITY
    • H03—ELECTRONIC CIRCUITRY
    • H03L—AUTOMATIC CONTROL, STARTING, SYNCHRONISATION OR STABILISATION OF GENERATORS OF ELECTRONIC OSCILLATIONS OR PULSES
    • H03L2207/00—Indexing scheme relating to automatic control of frequency or phase and to synchronisation
    • H03L2207/50—All digital phase-locked loop

Landscapes

  • Engineering & Computer Science (AREA)
  • Computer Networks & Wireless Communication (AREA)
  • Signal Processing (AREA)
  • Transceivers (AREA)

Abstract

提供了一种用于将物联网(IOT)技术与第五代(5G)通信***融合在一起以支持比4G***更高的数据传输速率的通信技术。基于5G通信技术和IoT相关技术，该通信技术可以应用于智能服务。在实施例中，一种电子设备包括：第一处理器，其配置为输出用于产生第一频率信号的第一信号；第二处理器，其配置为输出用于产生第二频率信号的第二信号；第一射频(RF)芯片，其配置为基于从第一处理器接收到的第一信号和基带信号来输出第一频率信号；以及第二RF芯片，其配置为基于从第二处理器接收到的第二信号和从第一RF芯片输出的第一频率信号来输出第二频率信号。

Description

包含多个锁相环电路的电子设备
技术领域
本公开涉及在下一代通信技术中使用的包括多个锁相环(PLL)电路的电子设备。
背景技术
为了满足在***(4G)通信***商业化之后对无线电数据业务的不断增长的需求，已经努力开发先进的第五代(5G)通信***或pre-5G通信***。因此，5G通信***或pre-5G通信***也被称为超4G网络通信***或后长期演进(LTE)***。为了实现更高的数据传输速率，正在考虑在超高频(mmWave)频带(例如，28GHz频带、39GHz频带或60GHz频带)中实施5G通信***。另外，为了避免无线电波的传播损耗并增加无线电波在超高频段的传输距离，正在进行关于各种技术针对5G通信***的讨论，例如波束成形、大规模多输入和多输出(MIMO)、全尺寸MIMO(FD-MIMO)、阵列天线、模拟波束成形和大型天线。另外，为了改进5G通信***的网络，正在在高级小型小区、云无线电接入网络(云RAN)、超密集网络、设备到设备(D2D)通信、无线回程、移动网络、协作通信、协作多点(CoMP)、接收端干扰消除等中进行技术改进。此外，在5G通信***中，混合频移键控(FSK)和正交幅度调制(QAM)调制(FQAM)和滑动窗口叠加编码(SWSC)被开发为高级编码调制(ACM)方案，并且滤波器组多载波(FBMC)、非正交多址(NOMA)和稀疏代码多址(SCMA)也被开发为高级接入技术。
互联网是人们可以在其中产生和消费信息的以人类为中心的连接网络。如今，互联网正在演变为其中诸如物体的分布式实体无需人工干预即可交换和处理信息的物联网(IoT)。此外，已经出现了通过与云服务器的连接将IoT技术和大数据处理技术相结合的万物互联(IoE)。IoT实施需要诸如传感技术、有线/无线通信和网络基础设施、服务接口技术和安全技术等技术元素，最近研究了传感器网络、机器对机器(M2M)通信、机器类型通信(MTC)等。这样的IoT环境可以提供通过收集和分析在所连接的事物之间产生的数据为人类生活创造新的价值的智能互联网技术服务。通过在现有信息技术(IT)和各种工业应用之间的融合和组合，IoT可以应用于各种领域，包括智能家居、智能建筑、智能城市、智能汽车或互联汽车、智能电网、医疗保健、智能家电、高级医疗服务等。
与此相应，已经进行了各种尝试以将5G通信***应用于IoT网络。例如，正在基于诸如波束成形、MIMO和阵列天线的5G通信技术来实现诸如传感器网络、MTC和M2M通信之类的技术。将云RAN用于大数据处理技术是5G技术与IoT技术融合的一个示例。
下一代通信***可以利用超高频(mmWave)频带。在超高频带通信中，子载波之间的关于频率的间隔可以变窄，并且用于通信的频带可以更高。因此，信号的质量可能劣化。
特别地，当在电子设备内多次执行频率转换以产生超高频带的信号时，可能会更明显地引起信号质量的劣化。
以上信息仅作为背景信息提供，以帮助理解本公开。关于以上内容中的任何内容是否可以用作关于本公开的现有技术，没有做出任何确定，也没有任何断言。
发明内容
技术问题
下一代通信***可以利用超高频(mmWave)频带。在超高频带通信中，子载波之间的关于频率的间隔可以变窄，并且用于通信的频带可以更高。因此，信号的质量可能劣化。
特别地，当在电子设备内多次执行频率转换以产生超高频带的信号时，可能会更明显地引起信号质量的劣化。
问题的解决方案
本公开的各方面将至少解决上述问题和/或缺点，并至少提供下述优点。
因此，本公开的一方面在于至少解决上述问题和/或缺点，并提供一种电子设备，该电子设备包括：第一处理器，所述第一处理器被配置为输出用于产生第一频率信号的第一信号；第二处理器，所述第二处理器被配置为输出用于产生第二频率信号的第二信号；第一射频(RF)芯片，所述第一RF芯片被配置为基于从所述第一处理器接收到的第一信号和基带信号来输出所述第一频率信号；以及第二RF芯片，所述第二RF芯片被配置为基于从所述第二处理器接收到的第二信号和从所述第一RF芯片输出的所述第一频率信号来输出所述第二频率信号。
其他方面将在下面的描述中部分地阐述，并且部分地从描述中明显，或者可以通过实践所呈现的实施例而获知。
根据本公开的一方面，提供了一种电子设备。该电子设备包括第三处理器，所述第三处理器被配置为向所述第一处理器和所述第二处理器中的每一个提供时钟信号，以使所述第一频率信号和所述第二频率信号同步。
第一频率信号的相位噪声与第二频率信号的相位噪声之间的相关度可以低于预定阈值。
第一处理器或第二处理器可以被包括在第一RF芯片或第二RF芯片中。
根据本公开的另一方面，提供了一种电子设备。所述电子设备包括多个第二RF芯片，每个第二RF芯片从所述第一RF芯片接收所述第一频率信号，并基于从所述第二处理器接收到的所述第二信号来将所述第一频率信号转换为待输出的所述第二频率信号，并且所述第二处理器可以向所述多个第二RF芯片中的每一个输出用于产生所述第二频率信号的第二信号。
所述第一处理器和所述第二处理器均可以包括锁相环(PLL)电路。
根据本公开的另一方面，提供了一种移动设备。所述移动设备包括：第一处理器，所述第一处理器被配置为输出用于产生第一频率信号的第一信号；第二处理器，所述第二处理器被配置为输出用于产生第二频率信号的第二信号；第一射频(RF)芯片，所述第一射频RF芯片被配置为基于从所述第一处理器接收到的第一信号和基带信号来输出所述第一频率信号；以及第二RF芯片，所述第二RF芯片被配置为基于从所述第二处理器接收到的所述第二信号和从所述第一RF芯片输出的所述第一频率信号来输出所述第二频率信号。
所述移动设备还可以包括：第三处理器，所述第三处理器被配置为向所述第一处理器和所述第二处理器中的每一个提供时钟信号，以使所述第一频率信号和所述第二频率信号同步。
所述第一频率信号的相位噪声与所述第二频率信号的相位噪声之间的相关度可以低于预定阈值。
所述第一处理器或所述第二处理器可以被包括在所述第一RF芯片或所述第二RF芯片中。
根据本公开的另一方面，提供了一种移动设备。所述移动设备包括多个第二RF芯片，每个第二RF芯片从所述第一RF芯片接收所述第一频率信号，并基于从所述第二处理器接收到的所述第二信号将所述第一频率信号转换为待输出的所述第二频率信号，并且所述第二处理器可以向所述多个第二RF芯片中的每一个输出用于产生所述第二频率信号的第二信号。
所述第一处理器和所述第二处理器均可以包括PLL电路。
根据本公开的另一方面，提供了一种电子设备。所述电子设备包括：第一处理器，所述第一处理器被配置为输出用于产生第一频率信号的第一信号；第二处理器，所述第二处理器被配置为输出用于产生基带信号的第二信号；第一RF芯片，所述第一RF芯片被配置为基于从所述第一处理器接收到的第一信号和所接收到的第二频率信号来输出所述第一频率信号；以及第二RF芯片，所述第二RF芯片被配置为基于从所述第二处理器接收到的所述第二信号和从所述第一RF芯片输出的所述第一频率信号来输出所述基带信号。
根据本公开的实施例，可以防止当在超高频带中发送信号时可能引起的信号质量的劣化。
通过以下结合附图公开了本公开的各种实施例的详细描述，本公开的其他方面、优点和显着特征对于本领域技术人员将变得明显。
发明的有益效果
根据本公开的实施例，可以防止当在超高频带中发送信号时可能引起的信号质量的劣化。
附图说明
通过以下结合附图的描述，本公开的某些实施例的上述和其他方面、特征和优点将更加明显，其中：
图1是示出根据本公开的实施例的移动电子设备的前表面的透视图；
图2是示出根据本公开的实施例的图1中所示的电子设备的后表面的透视图；
图3是示出根据本公开的实施例的图1中所示的电子设备的分解透视图；
图4是示出根据本公开的实施例的通过RF芯片进行波束扫描的示意图；
图5是示出根据本公开实施例的具有多个第二RF芯片的电子设备的结构的框图；
图6是示出根据本公开的实施例的电子设备的结构的框图；以及
图7是示出根据本公开的实施例的电子设备内部的信号流的框图。
在整个附图中，应当注意，相同的附图标记用于表示相同或相似的元件、特征和结构。
具体实施方式
本公开的各方面将至少解决上述问题和/或缺点，并至少提供下述优点。
因此，本公开的一方面在于至少解决上述问题和/或缺点，并提供一种电子设备，该电子设备包括：第一处理器，其被配置为输出用于产生第一频率信号的第一信号；第二处理器，其被配置为输出用于产生第二频率信号的第二信号；第一射频(RF)芯片，其被配置为基于从所述第一处理器接收到的第一信号和基带信号来输出所述第一频率信号；以及第二RF芯片，其被配置为基于从所述第二处理器接收到的第二信号和从所述第一RF芯片输出的所述第一频率信号来输出第二频率信号。
其他方面将在下面的描述中部分地阐述，并且部分地从描述中变得明显，或者可以通过实践所呈现的实施例而获知。
根据本公开的一方面，提供了一种电子设备。该电子设备包括第三处理器，其被配置为向所述第一处理器和所述第二处理器中的每一个提供时钟信号，以使所述第一频率信号和所述第二频率信号同步。
第一频率信号的相位噪声与第二频率信号的相位噪声之间的相关度可以低于预定阈值。
第一处理器或第二处理器可以被包括在第一RF芯片或第二RF芯片中。
根据本公开的另一方面，提供了一种电子设备。该电子设备包括多个第二RF芯片，每个第二RF芯片从所述第一RF芯片接收所述第一频率信号，并基于从所述第二处理器接收到的所述第二信号来将所述第一频率信号转换为待输出的所述第二频率信号，并且所述第二处理器可以向所述多个第二RF芯片中的每一个输出用于产生所述第二频率信号的第二信号。
所述第一处理器和所述第二处理器均可以包括锁相环(PLL)电路。
根据本公开的另一方面，提供了一种移动设备。该移动设备包括：第一处理器，其被配置为输出用于产生第一频率信号的第一信号；第二处理器，其被配置为输出用于产生第二频率信号的第二信号；第一射频(RF)芯片，其被配置为基于从所述第一处理器接收到的第一信号和基带信号来输出所述第一频率信号；以及第二RF芯片，其被配置为基于从所述第二处理器接收到的所述第二信号和从所述第一RF芯片输出的所述第一频率信号来输出所述第二频率信号。
该移动设备还可以包括：第三处理器，其被配置为向所述第一处理器和所述第二处理器中的每一个提供时钟信号，以使所述第一频率信号和所述第二频率信号同步。
所述第一频率信号的相位噪声与所述第二频率信号的相位噪声之间的相关度可以低于预定阈值。
所述第一处理器或所述第二处理器可以被包括在所述第一RF芯片或所述第二RF芯片中。
根据本公开的另一方面，提供了一种移动设备。该移动设备包括多个第二RF芯片，每个第二RF芯片从所述第一RF芯片接收所述第一频率信号，并基于从所述第二处理器接收到的所述第二信号将所述第一频率信号转换为待输出的所述第二频率信号，并且所述第二处理器可以向所述多个第二RF芯片中的每一个输出用于产生所述第二频率信号的第二信号。
所述第一处理器和所述第二处理器均可以包括PLL电路。
根据本公开的另一方面，提供了一种电子设备。该电子设备包括：第一处理器，其被配置为输出用于产生第一频率信号的第一信号；第二处理器，其被配置为输出用于产生基带信号的第二信号；第一RF芯片，其被配置为基于从所述第一处理器接收到的第一信号和所接收到的第二频率信号来输出所述第一频率信号；以及第二RF芯片，其被配置为基于从所述第二处理器接收到的所述第二信号和从所述第一RF芯片输出的所述第一频率信号来输出所述基带信号。
根据本公开的实施例，可以防止当在超高频带中发送信号时可能引起的信号质量的劣化。
通过以下结合附图公开了本公开的各种实施例的详细描述，本公开的其他方面、优点和显着特征对于本领域技术人员将变得明显。
提供以下参考附图的描述以帮助全面理解由权利要求及其等同物所限定的本公开的各种实施例。它包括各种具体细节以帮助理解，但是这些具体细节仅被认为是示例性的。因此，本领域普通技术人员将认识到，在不脱离本公开的范围和精神的情况下，可以对本文所述的各种实施例进行各种改变和修改。另外，为了清楚和简洁，可以省略对公知功能和构造的描述。
在以下描述、说明书和权利要求中使用的术语和词语不限于书面含义，而是仅由发明人用来使清楚和一致的理解本公开。因此，对于本领域技术人员而言显而易见的是，提供本公开的各种实施例的以下描述仅是出于说明的目的，而不是出于限制由所附权利要求及其等同物所限定的本公开的目的。
应当理解，单数形式的“一”、“一个”和“该”包括复数指示物，除非上下文另外明确指出。因此，例如，提及“部件表面”包括提及一个或更多个这样的表面。
由于相同的原因，附图中的一些元件被放大、省略或示意性地示出。同样，每个元件的大小并不完全反映实际大小。在附图中，相同或相应的元件由相同的附图标记表示。
参考下面详细描述的实施例并参考附图，本公开的优点和特征以及实现它们的方式将变得显而易见。然而，本公开可以以许多不同的形式实现，并且不应被解释为限于本文阐述的实施例。相反，提供这些实施例以使本公开详尽和完整，并且将向本领域技术人员充分传达本公开的范围。为了向本领域技术人员充分公开本公开的范围，本公开仅由权利要求的范围限定。
将理解的是，流程图图示的每个框以及流程图图示中的框的组合可以由计算机程序指令来实现。可以将这些计算机程序指令提供给通用计算机、专用计算机或其他可编程数据处理装置的处理器以产生机器，从而使得经由计算机或其他可编程数据处理装置执行的指令产生用于实现在一个或更多个流程图框中指定的功能的装置。这些计算机程序指令还可以存储在计算机可用或计算机可读存储器中，该计算机可用或计算机可读存储器可以指导计算机或其他可编程数据处理装置以特定方式运行，从而使得存储在计算机可用或计算机可读存储器中的指令产生包括指令装置的产品，该指令装置实现一个或更多个流程图框中指定的功能。也可以将计算机程序指令加载到计算机或其他可编程数据处理装置上，以使一系列操作步骤在计算机或其他可编程装置上执行以产生计算机实现的过程，从而使得在计算机或其他可编程装置上执行的指令提供用于实现在一个或更多个流程图框中指定的功能的步骤。
另外，流程图图示的每个方框可以代表模块、代码段或代码部分，其包括用于实现指定的逻辑功能的一个或更多个可执行指令。还应注意，在一些替代实施方式中，方框中指出的功能可以不按顺序发生。例如，取决于所涉及的功能性，连续示出的两个方框实际上可以大致同时执行，或者方框有时可以以相反的顺序执行。
如本文所使用的，术语“单元”是指执行某些任务的软件组件或硬件组件或设备，例如现场可编程门阵列(FPGA)或专用集成电路(ASIC)。单元可以被配置为驻留在可寻址存储介质上，并且可以被配置为在一个或更多个处理器上执行。因此，例如，模块或单元可以包括组件，例如软件组件、面向对象的软件组件、类组件和任务组件、过程、功能、属性、程序、子例程、程序代码段、驱动程序、固件、微代码、电路、数据、数据库、数据结构、表、阵列和变量。可以将在组件和单元中提供的功能组合为更少的组件和单元，或者进一步分离为其他组件和模块。另外，可以将组件和单元实现为操作设备或安全多媒体卡中的一个或更多个中央处理单元(CPU)。在实施例中，某个单元可以包括一个或更多个处理器。
图1是示出根据本公开的实施例的移动电子设备的前表面的透视图。
图2是示出根据本公开的实施例的图1中所示的电子设备的后表面的透视图。
参照图1和图2，根据实施例的电子设备100可以包括壳体110，壳体110包括第一表面(或前表面)110A、第二表面(或后表面)110B和侧表面110C，该侧表面110C围绕第一表面110A与第二表面110B之间的空间。在另一实施例(未示出)中，壳体可以指的是形成第一表面110A、第二表面110B和侧表面110C的一部分的结构。根据实施例，第一表面110A可以由前板102(例如，涂覆有各种涂层的玻璃板或聚合物板)形成，前板102的至少一部分是基本上透明的。第二表面110B可以由基本上不透明的后板111形成。后板111可以由例如涂层或有色玻璃、陶瓷、聚合物、金属(例如，铝、不锈钢(STS)或镁)或其任意组合形成。侧表面110C可以由与前板102和后板111结合的侧边框结构(或“侧构件”)118形成，并且包括金属和/或聚合物。在某个实施例中，后板111和侧边框结构118可以一体地形成并且可以具有相同的材料(例如，诸如铝的金属材料)。
在所示的实施例中，前板102可以包括分别布置在其长边缘处并且从第一表面110A朝向后板111无缝地弯曲和延伸的两个第一区域110D。类似地，后板211可以包括分别布置在其长边缘处并且从第二表面110B朝向前板102无缝地弯曲和延伸的两个第二区域110E。在某些实施例中，前板102(或后板111)可以仅包括第一区域110D(或第二区域110E)中的一个。在另一个实施例中，第一区域110D或第二区域110E可以不被部分地包括。在这样的实施例中，当从电子设备100的侧面观看时，侧边框结构118可以在不包括第一区域110D或第二区域110E的侧边上具有第一厚度(或宽度)，并且可以在包括第一区域110D或第二区域110E的另一侧面上具有小于第一厚度的第二厚度。
根据实施例，电子设备100可以包括显示器101，音频模块103、107和114，传感器模块104、116和119，相机模块105、112和113，键输入设备117，发光设备106，笔输入设备120以及连接器孔108和109中的至少一个。在某些实施例中，电子设备100可以省略上述组件中的至少一个(例如，键输入设备117或发光设备106)，或者可以进一步包括任何其他组件。
例如，显示器101可以通过前板102的大部分暴露。在某个实施例中，显示器101的至少一部分可以通过形成第一表面110A和侧表面110C的第一区域110D的前板102暴露。在某些实施例中，显示器101的轮廓(即，边缘和拐角)可以具有与前板102的轮廓基本相同的形状。在另一实施例(未示出)中，显示器101的轮廓与前板102的轮廓之间的间隔可以基本不变，以扩大显示器101的暴露区域。
在另一实施例中(未示出)，可以在显示器101的显示区域的一部分中形成凹部或开口以容纳音频模块114、传感器模块104、相机模块105和发光设备106中的至少一个。在另一个实施例(未示出)中，音频模块114、传感器模块104、相机模块105、指纹传感器116和发光设备106中的至少一个可以设置在显示器101的显示区域的背面。在又一个实施例(未示出)中，显示器101可以与触摸感测电路、能够测量触摸强度(压力)的压力传感器和/或用于检测手写笔的数字转换器组合或相邻。在一些实施例中，传感器模块104和119的至少一部分和/或键输入设备117的至少一部分可以设置在第一区域110D和/或第二区域110E中。
音频模块103、107和114可以分别与麦克风孔103和扬声器孔107和114相对应。麦克风孔103可以包含设置在其中用于获取外部声音的麦克风，并且在任何情况下均包含用于感测声音方向的多个麦克风。扬声器孔107和114可以分类为外部扬声器孔107和呼叫接收器孔114。在一些实施例中，音频模块103、107和114的这种孔可以被实现为单个孔，可以在没有扬声器孔107和114的情况下提供扬声器(例如，压电扬声器)。
传感器模块104、116和119可以产生与电子设备100的内部操作状态或外部环境条件相对应的电信号或数据。传感器模块104、116和119可以包括设置在壳体110的第一表面110A上的第一传感器模块104(例如，接近传感器)和/或第二传感器模块(未示出，例如指纹传感器)，和/或设置在壳体110的第二表面110B上的第三传感器模块119(例如，HRM传感器)和/或第四传感器模块116(例如，指纹传感器)。指纹传感器可以设置在壳体110的第二表面110B以及第一表面110A(例如，显示器101)上。尽管未示出，但是电子设备100还可以包括手势传感器、陀螺仪传感器、大气压力传感器、磁性传感器、加速度传感器、握持传感器、颜色传感器、红外(IR)传感器、生物特征传感器、温度传感器、湿度传感器或照度传感器中的至少一个。
相机模块105、112和113可以包括设置在电子设备100的第一表面110A上的第一相机设备105，以及设置在第二表面110B上的第二相机设备112和/或闪光灯113。相机模块105或112可以包括一个或更多个镜头、图像传感器和/或图像信号处理器(ISP)。闪光灯113可以包括例如发光二极管或氙气灯。在一些实施例中，可以在电子设备100的一侧上布置两个或更多个镜头(红外相机、广角镜头和远摄镜头)和图像传感器。
键输入设备117可以设置在壳体110的侧表面110C上。在另一实施例中，电子设备100可以不包括上述键输入设备117中的一些或全部，并且未包括在内的键输入设备117可以以诸如显示器101上的软键之类的任何其他形式来实现。在某些实施例中，键输入设备可以包括布置在壳体110的第二表面110B上的传感器模块116。
发光设备106可以设置在壳体110的第一表面110A上。例如，发光设备106可以以光学形式提供电子设备100的状态信息。在另一个实施例中，发光设备106可以提供与相机模块105的运行相关联的光源。发光设备106可以包括例如LED、IR LED或氙气灯。
连接器孔108和109可以包括第一连接器孔108和/或第二连接器孔109，第一连接器孔108适用于用于向外部电子设备发送电力和/或数据和从外部电子设备接收电力和/或数据的连接器(例如，USB连接器)，第二连接器孔109适用于用于向外部电子设备发送音频信号和从外部电子设备接收音频信号的连接器(例如，耳机插孔)。
笔输入设备120(例如，手写笔)可以通过形成在壳体110的下部侧表面中的孔121***到壳体110中或从壳体110中移出。为了便于移出，笔输入设备120可以具有按钮。笔输入设备120可以包括嵌入其中的谐振电路，以与包括在电子设备100中的电磁感应面板(图3中的390，例如，数字转换器)相互作用。笔输入设备120可以基于电磁共振(EMR)技术、有源电手写笔(AES)技术或电耦合共振(ECR)技术来实现。
图3是示出根据本公开的实施例的图1中所示的电子设备的分解透视图。
参照图3，电子设备300可以包括侧边框结构310、第一支撑构件311(例如，支架)、前板320、显示器330、电磁感应面板390、印刷电路板(PCB)340、电池350、第二支撑构件360(例如，后壳)、天线370、笔输入设备120和后板380。在一些实施例中，电子设备300可以不包括上述组件中的至少一个(例如，第一支撑部件311或第二支撑部件360)，或者还可以包括任何其他组件。电子设备300的一些组件可以与图1或图2中所示的电子设备100的那些组件相同或相似，所以在下面省略重复描述。
电磁感应面板390(例如，数字转换器)可以是用于检测笔输入设备120的输入的面板。例如，电磁感应面板390可以包括PCB(例如，柔性PCB(FPCB))和屏蔽片。屏蔽片能够防止由电子设备100中包含的组件(例如，显示模块、PCB、电磁感应面板等)产生的电磁场引起的干扰。通过屏蔽由部件产生的电磁场，笔输入设备120的输入可以被精确地传递到电磁感应面板390中包括的线圈。在一些实施例中，电磁感应面板390可以包括形成为与安装在电子设备100中的生物传感器相对应的开口。
第一支撑构件311设置在电子设备300内部，并且可以连接至侧边框结构310或与侧边框结构310集成。第一支撑构件311可以由例如金属材料和/或非金属(例如，聚合物)材料形成。第一支撑构件311可以在其一侧与显示器330结合，并且还可以在其另一侧与PCB340结合。可以在PCB 340上安装处理器、存储器和/或接口。处理器可以包括例如CPU、应用处理器(AP)、图形处理单元(GPU)、ISP、传感器集线器处理器或通信处理器(CP)中的一个或更多个。存储器可以包括例如易失性存储器或非易失性存储器。接口可以包括例如高清晰度多媒体接口(HDMI)、通用串行总线(USB)接口、San disc(SD)卡接口和/或音频接口。接口可以将电子设备300与外部电子设备电连接或物理连接，并且可以包括USB连接器、SD卡/MMC连接器或音频连接器。
电池350是用于向电子设备300的至少一个组件供电的设备，并且可以包括例如不可充电的原电池、可充电的蓄电池或燃料电池。电池350的至少一部分可以设置在与PCB340基本相同的平面上。电池350可以整体设置在电子设备300内，并且可以与电子设备300可拆卸地设置。
天线370可以设置在后板380与电池350之间。天线370可以包括例如近场通信(NFC)天线、无线充电天线和/或磁安全传输(MST)天线。天线370可以与外部设备进行短距离通信，或者发送和接收无线充电所需的电力。在另一个实施例中，天线结构可以由侧边框结构310和/或第一支撑构件311的一部分或组合形成。
图4是示出根据本公开的实施例的通过RF芯片进行波束扫描的示意图。
如上所述，要求使用毫米波(mmWave)频带的通信***考虑与典型的无线通信方案不同的新方案。特别地，在毫米波频带中，随着频率增加，通过RF芯片辐射的波束的增益损失可能变大。
因此，为了使波束的增益损失最小，可以在毫米波频带中使用由多个RF链组成的多链结构。
参照图4，一个RF芯片400可以具有由四个RF链组成的多链结构，并且可以通过该多链结构形成波束以执行波束扫描。
然而，在一个RF芯片中实现多链结构存在物理限制。即，由于一个RF芯片在面积上受到限制，因此构成如图4所示的一个RF芯片400的链的数目受到限制。
与图4中所示的RF芯片400不同，如果需要，一个RF芯片中最多可以实现32个链。但是，在毫米波通信***中，在某些情况下，一个电子设备中可能需要256个链、1024个链或更多个链。
因此，为了解决上述问题，可以考虑通过使用多个RF芯片来构造多链结构的方法。现在，将参照图5给出详细描述。
图5是示出根据本公开的实施例的具有多个第二RF芯片的电子设备的结构的框图。
参照图5，根据实施例，电子设备500包括一个第一RF芯片510和四个第二RF芯片520、521、522和523。根据实施例，第一RF芯片510和第二RF芯片520、521、522、523都是能够在毫米波频带中进行波束成形的RF芯片。
因为毫米波频带使用高频，所以用于实现这种高频的RF芯片可以被分类为第一RF芯片510和多个第二RF芯片520、521、522和523，如图5所示。
根据实施例，多个第二RF芯片520、521、522和523可以设置在电子设备500的一端，并且将波束发射到电子设备500的外部。就这一点而言，第二RF芯片可以称为前端芯片。根据一个实施例，多个第二RF芯片520、521、522和523中的每一个可以具有多个RF链，如上面在图4中所描述的。
然而，如以上参照图4所述，使用一个RF芯片增加RF链的数量受到限制。相比之下，图5涉及一种用于通过四个第二RF芯片520、521、522和523来增加RF链的数量的方法。
例如，当可以在一个第二RF芯片中实现多达16个RF链时，图5中所示的电子设备500总共能够实现64个RF链(16个RF链*4芯片＝64个RF链)。
根据实施例，第一RF芯片510和第二RF芯片520、521、522和523中的每一个能够转换输入信号的频率，然后输出具有特定频率的信号。例如，第一RF芯片510可以将基带信号转换为频率为10GHz的第一信号。第二RF芯片520、521、522和523中的每一个可以从第一RF芯片510接收第一信号，并且将第一信号转换为频率为30GHz的第二信号。
在下文中将参照图6和图7描述在第一RF芯片510和第二RF芯片520、521、522和523中的每一个处转换输入信号的频率的过程。
图6是示出根据本公开的实施例的电子设备的结构的框图。
参照图6，根据实施例，电子设备600可以包括：第一处理器，其被配置为输出用于产生第一频率信号的第一信号；第二处理器620，其被配置为输出用于产生第二频率信号的第二信号；第一RF芯片630，其被配置为基于从第一处理器610接收到的第一信号和基带信号来输出第一频率信号；以及第二RF芯片640，其被配置为基于从第二处理器620接收到的第二信号和从第一RF芯片630输出的第一频率信号来输出第二频率信号。
根据实施例，电子设备600可以进一步包括第三处理器650，第三处理器650被配置为向第一处理器610和第二处理器620中的每一个提供时钟信号，以使第一频率信号和第二频率信号同步。根据实施例，第三处理器650可以包括晶体时钟发生器(XTAL)。
根据实施例，从第一RF芯片630输出的第一频率信号的相位噪声与从第二RF芯片640输出的第二频率信号的相位噪声之间的相关度可以低于预定阈值。这里，预定阈值表示防止第一频率信号的相位噪声和第二频率信号的相位噪声之和超过电压和的极限值。
例如，当第一频率信号的相位噪声与第二频率信号的相位噪声之间的相关度较高时，第一频率信号的相位噪声和第二频率信号的相位噪声可以具有相似的相位分布。即，第一频率信号的相位噪声的峰值时间和第二频率信号的相位噪声的峰值时间可以彼此相似。
因此，在这种情况下，第一频率信号的相位噪声和第二频率信号的相位噪声之和可以具有最大值(即，第一频率信号的相位噪声和第二频率信号的相位噪声之和可以变成电压和)。因此，通过电子设备600发射的波束的信号质量可能劣化。
同时，根据本公开，第一频率信号是基于从第一处理器610输出的第一信号来产生的，并且第二频率信号是基于从第二处理器620输出的第二信号来产生的。即，产生第一频率信号的源和产生第二频率信号的源彼此不同。
因此，根据本公开，基于从第一处理器610输出的第一信号所产生的第一频率信号与基于从第二处理器620输出的第二信号所产生的第二频率信号之间的相关度可以是较低的值，该较低的值可以低于预定阈值。
即，根据本公开的实施例，第一频率信号的相位噪声和第二频率信号的相位噪声可以具有低相关度的相位分布。因此，第一频率信号的相位噪声的峰值时间和第二频率信号的相位噪声的峰值时间可能彼此不一致，从而第一频率信号的相位噪声和第二频率信号的相位噪声之和可以是功率和而不是电压和。
根据实施例，第一处理器610和第二处理器620中的每一个可以包括锁相环(PLL)电路。PLL电路可以用于检测输入信号与输出信号之间的相位差，并基于此产生由控制振荡器的电路精确固定的频率信号。
根据实施例，如上图5所述，电子设备600可以包括多个第二RF芯片，每个第二RF芯片从第一RF芯片630接收第一频率信号，并且基于第二信号将第一频率信号转换成待输出的第二频率信号。此时，第二处理器620可以向每个第二RF芯片输出用于产生第二频率信号的第二信号。
图7是示出根据本公开的实施例的电子设备内部的信号流的框图。
参照图7，根据实施例，电子设备100可以包括第一处理器710，第一处理器710可以输出用于产生第一频率信号(S2)的第一信号(S4)。例如，第一信号(S4)可以是频率为5GHz的信号。另外，第二处理器720可以输出用于产生第二频率信号(S3)的第二信号(S5)。例如，第二信号(S5)可以是频率为5GHz的信号。根据实施例，第二频率信号(S3)可以是第二信号(S5)和第一频率信号(S2)之和。例如，在图7所示的实施例中，第二频率信号(S3)可以是频率为10GHz(5GHz*2＝10GHz)的第一频率信号(S2)和频率为20GHz(5GHz*4＝20GHz)的第二信号(S5)之和。即，第二频率信号(S3)可以是频率为30GHz(10GHz+20GHz)的频率信号。稍后将描述导出第二频率信号(S3)的详细过程。
根据实施例，第三处理器750可以向第一处理器710和第二处理器720中的每一个提供时钟信号(S6)，以使分别从第一处理器710和第二处理器720输出的第一信号和第二信号同步。
根据实施例，第一RF芯片730可以接收基带信号(S1)并输出第一频率信号(S2)。具体地，第一RF芯片730可以从第一处理器710接收用于产生第一频率信号(S2)的第一信号(S4)。
根据实施例，在将第一信号施加到第一RF芯片730之前，由第一处理器710输出的第一信号的频率(5GHz)可以加倍。即，当被提供给第一RF芯片730时，第一信号(S4)的频率可以为10GHz。在这种情况下，第一RF芯片730可以基于基带信号(S1)和频率为10GHz的第一信号(S4)输出频率为10GHz的第一频率信号(S2)。
根据实施例，第二RF芯片740可以接收第一频率信号(S2)并输出第二频率信号(S3)。具体地，第二RF芯片740可以从第二处理器720接收用于产生第二频率信号(S3)的第二信号(S5)。
根据实施例，在将第二信号施加到第二RF芯片740之前，由第二处理器720输出的第二信号的频率(5GHz)可以变为四倍。即，当被提供给第二RF芯片740时，第二信号(S5)的频率可以为20GHz。在这种情况下，第二RF芯片740可以基于第一频率信号(S2)和频率为20GHz的第二信号(S5)来输出频率为30GHz的第二频率信号(S3)。
图7所示的信号流仅是示例性的，并且不应解释为对本公开的限制。例如，通过第二RF芯片输出的第二频率信号的频率可以落入在下一代通信***中使用的20GHz至100GHz的频带内。
尽管本公开仅关注在发射机处执行的频率上变频，但是这仅是示例性的，并且不应被解释为对本公开的限制。本文描述的技术原理可以等同地或类似地应用于在接收机处执行的频率下变频。
尽管已经参考本公开的各种实施例示出和描述了本公开，但是本领域技术人员将理解，可以在不脱离由所附权利要求及其等同物限定的本公开的精神和范围的情况下对形式和细节进行各种改变。

Claims (15)

1.一种电子设备，所述电子设备包括：
第一处理器，所述第一处理器被配置为输出用于产生第一频率信号的第一信号；
第二处理器，所述第二处理器被配置为输出用于产生第二频率信号的第二信号；
第一射频(RF)芯片，所述第一RF芯片被配置为基于从所述第一处理器接收到的第一信号和基带信号来输出所述第一频率信号；以及
第二RF芯片，所述第二RF芯片被配置为基于从所述第二处理器接收的所述第二信号和从所述第一RF芯片输出的所述第一频率信号来输出所述第二频率信号。
2.根据权利要求1所述的电子设备，所述电子设备还包括：
第三处理器，所述第三处理器被配置为向所述第一处理器和所述第二处理器中的每一个提供时钟信号，所提供的时钟信号使所述第一频率信号和所述第二频率信号同步。
3.根据权利要求1所述的电子设备，其中，所述第一频率信号的相位噪声与所述第二频率信号的相位噪声之间的相关度低于预定阈值。
4.根据权利要求1所述的电子设备，其中，所述第一处理器或所述第二处理器被包括在所述第一RF芯片或所述第二RF芯片中。
5.根据权利要求1所述的电子设备，
其中，所述电子设备包括多个第二RF芯片，每个第二RF芯片从所述第一RF芯片接收所述第一频率信号，并基于从所述第二处理器接收到的所述第二信号将所述第一频率信号转换为待输出的所述第二频率信号，并且
其中，所述第二处理器向所述多个第二RF芯片中的每一个输出用于产生所述第二频率信号的第二信号。
6.根据权利要求1所述的电子设备，其中，所述第一处理器和所述第二处理器均包括锁相环(PLL)电路。
7.一种移动设备，所述移动设备包括：
第一处理器，所述第一处理器被配置为输出用于产生第一频率信号的第一信号；
第二处理器，所述第二处理器被配置为输出用于产生第二频率信号的第二信号；
第一射频(RF)芯片，所述第一射频RF芯片被配置为基于从所述第一处理器接收到的第一信号和基带信号来输出所述第一频率信号；以及
第二RF芯片，所述第二RF芯片被配置为基于从所述第二处理器接收的所述第二信号和从所述第一RF芯片输出的所述第一频率信号来输出所述第二频率信号。
8.根据权利要求7所述的移动设备，所述移动设备还包括：
第三处理器，所述第三处理器被配置为向所述第一处理器和所述第二处理器中的每一个提供时钟信号，所提供的时钟信号使所述第一频率信号和所述第二频率信号同步。
9.根据权利要求7所述的移动设备，其中，所述第一频率信号的相位噪声与所述第二频率信号的相位噪声之间的相关度低于预定阈值。
10.根据权利要求7所述的移动设备，其中，所述第一处理器或所述第二处理器被包括在所述第一RF芯片或所述第二RF芯片中。
11.根据权利要求7所述的移动设备，
其中，所述移动设备包括多个第二RF芯片，每个第二RF芯片从所述第一RF芯片接收所述第一频率信号，并基于从所述第二处理器接收到的所述第二信号将所述第一频率信号转换为待输出的所述第二频率信号，并且
其中，所述第二处理器向所述多个第二RF芯片中的每一个输出用于产生所述第二频率信号的第二信号。
12.根据权利要求7所述的移动设备，其中，所述第一处理器和所述第二处理器均包括锁相环(PLL)电路。
13.一种电子设备，所述电子设备包括：
第一处理器，所述第一处理器被配置为输出用于产生第一频率信号的第一信号；
第二处理器，所述第二处理器被配置为输出用于产生基带信号的第二信号；
第一射频(RF)芯片，所述第一射频RF芯片被配置为基于从所述第一处理器接收到的第一信号和所接收到的第二频率信号来输出所述第一频率信号；以及
第二RF芯片，所述第二RF芯片被配置为基于从所述第二处理器接收到的所述第二信号和从所述第一RF芯片输出的所述第一频率信号来输出所述基带信号。
14.根据权利要求13所述的电子设备，其中，所述第二RF芯片是多个RF芯片。
15.根据权利要求14所述的电子设备，其中，所述多个第二RF芯片中的每一个从所述第一RF芯片接收所述第一频率信号，并将所述第一频率信号转换为第二频率信号。
CN201980031016.XA 2018-06-07 2019-06-07 包含多个锁相环电路的电子设备 Active CN112119594B (zh)

Applications Claiming Priority (3)

Application Number Priority Date Filing Date Title
KR1020180065451A KR102337541B1 (ko) 2018-06-07 2018-06-07 복수개의 위상 고정 루프 회로를 포함하는 전자 장치
KR10-2018-0065451 2018-06-07
PCT/KR2019/006878 WO2019235881A1 (en) 2018-06-07 2019-06-07 Electronic device including plurality of phased locked loop circuits

Publications (2)

Publication Number Publication Date
CN112119594A true CN112119594A (zh) 2020-12-22
CN112119594B CN112119594B (zh) 2022-04-26

Family

ID=68764315

Family Applications (1)

Application Number Title Priority Date Filing Date
CN201980031016.XA Active CN112119594B (zh) 2018-06-07 2019-06-07 包含多个锁相环电路的电子设备

Country Status (5)

Country Link
US (1) US10720930B2 (zh)
EP (1) EP3753114B1 (zh)
KR (1) KR102337541B1 (zh)
CN (1) CN112119594B (zh)
WO (1) WO2019235881A1 (zh)

Citations (9)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US4626787A (en) * 1985-03-06 1986-12-02 Harris Corporation Application of the phaselock loop to frequency synthesis
CN1116473A (zh) * 1993-11-09 1996-02-07 摩托罗拉公司 响应射频信道间隔，操作锁相环频率合成器的装置和方法
US5790942A (en) * 1995-05-31 1998-08-04 Matra Communication Frequency modulation radio transmission device
US20040048591A1 (en) * 2002-09-06 2004-03-11 Hoon-Tae Kim Multiband transmitting and receiving apparatus and method using a control voltage of a phase locked loop
CN1630279A (zh) * 2003-12-18 2005-06-22 安德鲁公司 具有非理想合成器信道间隔的发射机和接收机中的频率偏置校正
CN101335522A (zh) * 2007-06-25 2008-12-31 三星电子株式会社 数字频率检测器和使用该数字频率检测器的数字锁相环
CN101572550A (zh) * 2008-04-30 2009-11-04 中芯国际集成电路制造(北京)有限公司 锁相环频率合成器及调整调制信号频率的方法
CN101882940A (zh) * 2010-06-24 2010-11-10 复旦大学 超宽带多模式自动识别双链路射频接收机前端芯片
CN104468442A (zh) * 2014-11-10 2015-03-25 西北工业大学 一种改善直接锁相调频发射器fsk调制特性的数字处理装置

Family Cites Families (8)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US5625324A (en) 1995-06-07 1997-04-29 Hughes Electronics Ultra low noise frequency generator producing the sum of plural signal sources
US5572168A (en) 1995-08-09 1996-11-05 Lucent Technologies Inc. Frequency synthesizer having dual phase locked loops
US8164773B2 (en) * 2006-05-26 2012-04-24 Marvell World Trade Ltd. Wireless system-in-package and image processing control apparatus
KR100819390B1 (ko) 2006-09-21 2008-04-04 지씨티 세미컨덕터 인코포레이티드 2개의 위상 동기 루프를 사용한 주파수 합성기
US7865165B2 (en) * 2007-12-20 2011-01-04 Itt Manufacturing Enterprises, Inc. Scalable radio receiver architecture providing three-dimensional packaging of multiple receivers
US8958760B2 (en) * 2011-01-14 2015-02-17 Apple Inc. Dynamic transmit configurations in devices with multiple antennas
CN103533620B (zh) 2012-07-05 2017-07-25 联想(北京)有限公司 为无线通信模块提供参考时钟的方法及装置
CN106412150B (zh) * 2015-07-30 2019-07-19 华为终端有限公司 终端及终端的通信方法

Patent Citations (9)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US4626787A (en) * 1985-03-06 1986-12-02 Harris Corporation Application of the phaselock loop to frequency synthesis
CN1116473A (zh) * 1993-11-09 1996-02-07 摩托罗拉公司 响应射频信道间隔，操作锁相环频率合成器的装置和方法
US5790942A (en) * 1995-05-31 1998-08-04 Matra Communication Frequency modulation radio transmission device
US20040048591A1 (en) * 2002-09-06 2004-03-11 Hoon-Tae Kim Multiband transmitting and receiving apparatus and method using a control voltage of a phase locked loop
CN1630279A (zh) * 2003-12-18 2005-06-22 安德鲁公司 具有非理想合成器信道间隔的发射机和接收机中的频率偏置校正
CN101335522A (zh) * 2007-06-25 2008-12-31 三星电子株式会社 数字频率检测器和使用该数字频率检测器的数字锁相环
CN101572550A (zh) * 2008-04-30 2009-11-04 中芯国际集成电路制造(北京)有限公司 锁相环频率合成器及调整调制信号频率的方法
CN101882940A (zh) * 2010-06-24 2010-11-10 复旦大学 超宽带多模式自动识别双链路射频接收机前端芯片
CN104468442A (zh) * 2014-11-10 2015-03-25 西北工业大学 一种改善直接锁相调频发射器fsk调制特性的数字处理装置

Also Published As

Publication number Publication date
KR102337541B1 (ko) 2021-12-09
KR20190139000A (ko) 2019-12-17
EP3753114B1 (en) 2023-08-02
EP3753114A4 (en) 2021-04-21
US20190379385A1 (en) 2019-12-12
EP3753114A1 (en) 2020-12-23
CN112119594B (zh) 2022-04-26
US10720930B2 (en) 2020-07-21
WO2019235881A1 (en) 2019-12-12

Similar Documents

Publication Publication Date Title
CN112236992B (zh) 包括导电图案的天线和包括该天线的电子装置
CN113056900B (zh) 包括天线模块的电子装置
US11462846B2 (en) Electronic device including conductive structure connecting electrically ground layer of flexible printed circuit board and ground layer of printed circuit board
CN112640207B (zh) 天线组件和包括该天线组件的电子装置
US10873126B2 (en) Electronic device including cover having antenna module coupled thereto
CN111656610B (zh) 环型天线和包括其的电子装置
CN115668640A (zh) 包括天线的电子装置
CN116157962A (zh) 包括贴片天线和线圈天线的电子装置
US11800632B2 (en) Electronic device having heat-radiating structure
CN112119594B (zh) 包含多个锁相环电路的电子设备
US20220303078A1 (en) Electronic device for receiving data from plurality of transmission nodes, and method of operating same
CN116134679A (zh) 天线模块和包括其的电子装置
US20230344140A1 (en) Electronic device including emi absorber
US20230127318A1 (en) Electronic device including shielding member and heat radiating structure
CN116569411A (zh) 包括加固构件的电子设备
CN117377921A (zh) 包括声音输出模块的电子设备
CN118202318A (zh) 包括屏蔽结构的电子装置
KR20240015545A (ko) 키 조립체를 포함하는 전자 장치
CN116802936A (zh) 天线模块及包括该天线模块的电子装置
CN118103793A (zh) 包括声音模块的电子装置
CN118140604A (zh) 包括散热结构的电子装置

Legal Events

Date Code Title Description
PB01 Publication
PB01 Publication
SE01 Entry into force of request for substantive examination
SE01 Entry into force of request for substantive examination
GR01 Patent grant
GR01 Patent grant