CN106776467A - 用于命令接收***的spi flash控制芯片 - Google Patents

用于命令接收***的spi flash控制芯片 Download PDF

Info

Publication number
CN106776467A
CN106776467A CN201611156694.3A CN201611156694A CN106776467A CN 106776467 A CN106776467 A CN 106776467A CN 201611156694 A CN201611156694 A CN 201611156694A CN 106776467 A CN106776467 A CN 106776467A
Authority
CN
China
Prior art keywords
module
data
flash
spi
state machine
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Granted
Application number
CN201611156694.3A
Other languages
English (en)
Other versions
CN106776467B (zh
Inventor
陈尔钐
操炜鼎
陈永良
张帆
胡霄
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
CETC 20 Research Institute
Original Assignee
CETC 20 Research Institute
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by CETC 20 Research Institute filed Critical CETC 20 Research Institute
Priority to CN201611156694.3A priority Critical patent/CN106776467B/zh
Publication of CN106776467A publication Critical patent/CN106776467A/zh
Application granted granted Critical
Publication of CN106776467B publication Critical patent/CN106776467B/zh
Active legal-status Critical Current
Anticipated expiration legal-status Critical

Links

Classifications

    • G—PHYSICS
    • G06—COMPUTING; CALCULATING OR COUNTING
    • G06F—ELECTRIC DIGITAL DATA PROCESSING
    • G06F15/00—Digital computers in general; Data processing equipment in general
    • G06F15/76—Architectures of general purpose stored program computers
    • G06F15/78—Architectures of general purpose stored program computers comprising a single central processing unit
    • G06F15/7839—Architectures of general purpose stored program computers comprising a single central processing unit with memory
    • G06F15/7842—Architectures of general purpose stored program computers comprising a single central processing unit with memory on one IC chip (single chip microcontrollers)
    • G06F15/7846—On-chip cache and off-chip main memory
    • Y—GENERAL TAGGING OF NEW TECHNOLOGICAL DEVELOPMENTS; GENERAL TAGGING OF CROSS-SECTIONAL TECHNOLOGIES SPANNING OVER SEVERAL SECTIONS OF THE IPC; TECHNICAL SUBJECTS COVERED BY FORMER USPC CROSS-REFERENCE ART COLLECTIONS [XRACs] AND DIGESTS
    • Y02—TECHNOLOGIES OR APPLICATIONS FOR MITIGATION OR ADAPTATION AGAINST CLIMATE CHANGE
    • Y02D—CLIMATE CHANGE MITIGATION TECHNOLOGIES IN INFORMATION AND COMMUNICATION TECHNOLOGIES [ICT], I.E. INFORMATION AND COMMUNICATION TECHNOLOGIES AIMING AT THE REDUCTION OF THEIR OWN ENERGY USE
    • Y02D10/00—Energy efficient computing, e.g. low power processors, power management or thermal management

Landscapes

  • Engineering & Computer Science (AREA)
  • Computer Hardware Design (AREA)
  • Theoretical Computer Science (AREA)
  • Physics & Mathematics (AREA)
  • General Engineering & Computer Science (AREA)
  • General Physics & Mathematics (AREA)
  • Techniques For Improving Reliability Of Storages (AREA)

Abstract

本发明提供了一种用于命令接收***的SPI FLASH控制芯片，状态机模块指示FLASH接口模块对外部SPI FLASH进行读操作；FLASH接口模块接收字数据通过字接收模块传递给双口RAM模块；状态机模块通过数据校验模块校验信号正确或错误，若错误，FLASH接口模块重新对外部SPI FLASH进行读数据操作；若正确，状态机模块指示解码芯片接口模块对双口RAM模块进行数据读取操作。本发明能够满足接收机指令***的应用需求，灵活性更强，传输稳定，传输信号线少，面积小及应用简单，兼顾了器件内部资源利用、功耗以及批量生产的要求。

Description

用于命令接收***的SPI FLASH控制芯片
技术领域
本发明属于电子元器件技术领域，特别涉及一种数字芯片，具体涉及命令接收***SPI FLASH控制芯片，可通过该控制芯片实现命令接收***内部握手数据灵活配置的需求。
背景技术
现有命令接收***由电源管理模块、解码芯片和接收机共同构成，三者之间的工作原理如图1所示。按照这套***实现，解码芯片接收串口数据，通过SPI三根数据线输出握手数据信息，接收机通过对比握手数据信息与内部设置是否一致，确定是否回复解码芯片应答操作。该***应用中则存在以下缺点：
1、由于接收机在批量生产的过程中受制造工艺、方法的不同，导致其内部握手数据信息不同，进而解码芯片如果采用固定握手数据信息与接收机模块无法进行通信，从而导致***没有响应。
2、采用FPGA、单片机等高功耗元器件实现控制器芯片功能，资源利用效率较低，封装体积也较普通IC芯片大。设计资源利用率高、低功耗、小体积的元器件是提升军用设备实用性的发展方向。
3、采用国外器件，直接应用于该***，在使用保密性上存在风险，且面临禁运的风险。因此自主研制该***的SPI FLASH控制芯片，在元器件国产化上有重要意义。
发明内容
为了克服现有技术的不足，本发明提供一种用于命令接收***的SPI FLASH控制芯片，根据SPI FLASH具有数据传输稳定、面积小、信号线少的优点，通过控制解码芯片外部SPI FLASH来实现解码芯片内部握手数据的配置，从而实现解码芯片在命令接收***中的应用要求。
本发明解决其技术问题所采用的技术方案是：一种用于命令接收***的SPIFLASH控制芯片，包括分频模块、双口RAM模块、数据校验模块、FLASH接口模块、状态机模块和解码芯片接口模块。
所述的FLASH接口模块包括移位寄存器、字接收模块和读指令发送模块；所述的解码芯片接口模块包括读地址发送模块和移位寄存器；所述的分频模块采用解码芯片时钟产生分频时钟，提供给双口RAM模块、数据校验模块、FLASH接口模块、状态机模块和解码芯片接口模块；所述的状态机模块发送读指令信号给FLASH接口模块，FLASH接口模块的读指令发送模块输出三个SPI信号，包括片选、时钟和数据输入，对外部SPI FLASH进行读操作；FLASH接口模块的移位寄存器根据产生的SPI时钟、片选信号，对外部SPI FLASH数据输出信号进行采样且串并转换，接收完成一个字数据即传递给字接收模块；字接收模块通过字接收完成和字数据信号将字数据传递给双口RAM模块进行字数据的接收存储；数据接收完成后，状态机模块通过数据校验模块校验信号正确或错误，若校验错误，状态机模块指示FLASH接口模块关闭写使能信号，重新发送SPI FLASH读操作指令，对外部SPI FLASH进行读数据操作；若校验正确，状态机模块打开读使能信号，指示解码芯片接口模块准备对双口RAM模块进行数据读取操作，解码芯片接口模块通过提供读地址，配合读时钟以及读使能信号控制双口RAM模块输出存储的字数据，读地址发送模块接收双口RAM模块输出的并行数据，传递给解码芯片接口模块的移位寄存器，产生三个SPI信号，满足解码芯片握手数据写入时序要求，从而实现内部数据配置的目的。
本发明的有益效果是：
1)本发明由于采用SPI FLASH和控制芯片的方式，克服了解码芯片内部握手数据信息无法修改的不足，能够满足接收机指令***的应用需求，灵活性更强。
2)本发明由于采用SPI FLASH和控制芯片的方式，其中SPI FLASH具有数据传输稳定、传输信号线少、面积小及应用简单的优点，同时满足了SPI FLASH和解码芯片SPI数据读写时序之间的时序要求，使得SPI FLASH可以直接应用在命令接收***。
3)本发明由于采用SPI FLASH和控制器芯片的方式，一方面保证了命令接收***应用要求的国产化率，另一方面兼顾了器件内部资源利用、功耗以及批量生产的要求。
附图说明
图1为命令接收***工作原理图；
图2为本发明SPI FLASH控制芯片应用框图；
图3为SPI FLASH控制芯片原理框图。
具体实施方式
下面结合附图和实施例对本发明进一步说明，本发明包括但不仅限于下述实施例。
本发明的SPI FLASH控制芯片，集成有分频模块、双口RAM模块、数据校验模块、FLASH接口模块、状态机模块和解码芯片接口模块。分频模块采用解码芯片时钟产生分频时钟，提供给控制芯片内部各个模块；状态机模块读指令信号指示FLASH接口模块发送读指令，输出三个SPI信号(片选、时钟、数据输入)对外部SPI FLASH进行读操作；读指令发送完成，状态机模块写使能信号指示双口RAM模块打开接收使能，准备进行字数据接收；数据接收完成，状态机模块读使能信号指示双口RAM模块打开发送使能，准备进行字数据的发送；状态机模块发送使能信号指示解码芯片接口模块打开数据发送使能，准备输出三个SPI信号(片选、时钟、数据输入)，对解码芯片进行握手数据写入操作。FLASH接口模块输出三个SPI信号(片选、时钟、数据输入)对外部SPI FLASH进行读操作，将SPI FLASH串行数据转换为并行字数据。数据校验模块将接收到的字数据进行校验，接收完所有数据后，判断数据是否正确。双口RAM模块根据写使能和写地址信号将接收到的字数据进行存储；根据读使和读地址信号将存储数据输出给解码芯片接口模块。解码芯片接口模块将接收到的字数据进行并串转换，输出三个SPI数据信号(片选、时钟、数据输入)，对解码芯片进行握手数据写入操作。
上述SPI FLASH控制芯片，实现了SPI FLASH数据读、解码芯片数据写入，保证了命令接收***握手数据设置与解码芯片内部握手数据一致，克服了因制造工艺误差、SPIFLASH与解码芯片时序要求不满足等原因导致的两者握手信息不一致，命令接收***无法正常工作的不足。
如图3所示，本发明实施例的芯片包括分频模块1、双口RAM模块2、FLASH接口模块3、数据校验4、状态机模块5和解码芯片接口模块6。其中分频模块1是采用解码芯片提供的时钟输入产生分频时钟，提供给控制芯片内部各个模块；双口RAM模块2采用双口RAM形式，用于存储握手数据；FLASH接口模块3包括读指令发送7、字接收模块8和移位寄存器9，读指令发送模块7用于接收状态机模块5的发送读指令信号，通过三个SPI信号线向SPI FLASH发送读指令；移位寄存器9实现SPI数据的串并转换，将接收到串行数据输入信号转换成并行字数据；接收模块8将接收到的字数据传递给双口RAM模块，进行数据存储。数据校验模块4将接收到的字数据进行校验，接收完所有数据后，判断数据是否正确。状态机模块5通过读指令信号指示FLASH接口模块3发送读指令，输出三个SPI信号(片选、时钟、数据输入)对外部SPI FLASH进行读操作；读指令发送完成，状态机模块5写使能信号指示双口RAM模块2打开接收使能，准备进行字数据接收；数据接收完成，状态机模块5读使能信号指示双口RAM模块2打开发送使能，准备进行字数据的发送；状态机模块5通过发送使能信号指示解码芯片接口模块6打开数据发送使能，准备输出三个SPI信号(片选、时钟、数据输入)，对解码芯片进行握手数据写入操作。解码芯片接口模块6包括读地址发送模块10和移位寄存器11，读地址发送模块10对双口RAM模块发送读地址信号，并接收字数据；移位寄存器11完成控制芯片内部的并串转换，输出满足解码芯片要求三个SPI信号(片选、时钟、数据输入)写入时序。
整个芯片的工作原理如下：上电复位后，状态机模块5通过发送读指令信号指示FLASH接口模块3发送读指令，读指令发送模块7输出三个SPI信号(片选、时钟、数据输入)对外部SPI FLASH进行读操作；移位寄存器9根据产生的SPI时钟、片选信号，对外部SPI FLASH数据输出信号进行采样且串并转换；移位寄存器9接收完成一个字数据传递给字接收模块8；字接收模块8通过字接收完成和字数据信号将字数据传递给双口RAM模块2进行字数据的接收存储；数据接收完成后，状态机模块5通过数据校验模块4校验正确/错误信号指示状态机模块5进行数据保存或者数据丢弃操作。校验错误，状态机模块5指示FLASH接口模块关闭写使能信号，重新发送SPI FLASH读操作指令，对外部SPI FLASH重新进行读数据操作。校验正确，状态机模块5打开读使能信号指示解码芯片接口模块6准备对双口RAM模块2进行数据读取操作，解码芯片接口模块6通过提供读地址，配合读时钟以及读使能信号控制双口RAM模块2输出存储的字数据，读地址发送模块10接收双口RAM模块2输出的并行数据，传递给移位寄存器11产生三个SPI信号(片选、时钟、数据输入)，满足解码芯片握手数据写入时序要求，从而实现内部数据配置的目的。
本发明芯片集成了分频模块、双口RAM模块、数据校验模块、FLASH接口模块、状态机模块和解码芯片接口模块，逻辑简单、占用面积小，克服了由于命令接收***握手数据信息不确定以及SPI FLASH和解码芯片SPI数据写入时序差异导致解码芯片和接收机无法通信的不足，增强了接收机指令***应用的灵活性，使得该***装置批量生产成为可能。

Claims (1)

1.一种用于命令接收***的SPI FLASH控制芯片，包括分频模块、双口RAM模块、数据校验模块、FLASH接口模块、状态机模块和解码芯片接口模块，其特征在于：所述的FLASH接口模块包括移位寄存器、字接收模块和读指令发送模块；所述的解码芯片接口模块包括读地址发送模块和移位寄存器；所述的分频模块采用解码芯片时钟产生分频时钟，提供给双口RAM模块、数据校验模块、FLASH接口模块、状态机模块和解码芯片接口模块；所述的状态机模块发送读指令信号给FLASH接口模块，FLASH接口模块的读指令发送模块输出三个SPI信号，包括片选、时钟和数据输入，对外部SPI FLASH进行读操作；FLASH接口模块的移位寄存器根据产生的SPI时钟、片选信号，对外部SPI FLASH数据输出信号进行采样且串并转换，接收完成一个字数据即传递给字接收模块；字接收模块通过字接收完成和字数据信号将字数据传递给双口RAM模块进行字数据的接收存储；数据接收完成后，状态机模块通过数据校验模块校验信号正确或错误，若校验错误，状态机模块指示FLASH接口模块关闭写使能信号，重新发送SPI FLASH读操作指令，对外部SPI FLASH进行读数据操作；若校验正确，状态机模块打开读使能信号，指示解码芯片接口模块准备对双口RAM模块进行数据读取操作，解码芯片接口模块通过提供读地址，配合读时钟以及读使能信号控制双口RAM模块输出存储的字数据，读地址发送模块接收双口RAM模块输出的并行数据，传递给解码芯片接口模块的移位寄存器，产生三个SPI信号，满足解码芯片握手数据写入时序要求，从而实现内部数据配置的目的。
CN201611156694.3A 2016-12-15 2016-12-15 用于命令接收***的spi flash控制芯片 Active CN106776467B (zh)

Priority Applications (1)

Application Number Priority Date Filing Date Title
CN201611156694.3A CN106776467B (zh) 2016-12-15 2016-12-15 用于命令接收***的spi flash控制芯片

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
CN201611156694.3A CN106776467B (zh) 2016-12-15 2016-12-15 用于命令接收***的spi flash控制芯片

Publications (2)

Publication Number Publication Date
CN106776467A true CN106776467A (zh) 2017-05-31
CN106776467B CN106776467B (zh) 2020-04-28

Family

ID=58888357

Family Applications (1)

Application Number Title Priority Date Filing Date
CN201611156694.3A Active CN106776467B (zh) 2016-12-15 2016-12-15 用于命令接收***的spi flash控制芯片

Country Status (1)

Country Link
CN (1) CN106776467B (zh)

Cited By (4)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
CN111274755A (zh) * 2020-01-16 2020-06-12 合肥磐芯电子有限公司 一种多功能mcu接口电路
CN111506529A (zh) * 2020-06-30 2020-08-07 深圳市芯天下技术有限公司 一种应用于flash的高速spi指令应答电路
CN112542187A (zh) * 2020-12-31 2021-03-23 深圳市芯天下技术有限公司 一种高速读ID和芯片状态的电路和flash存储器
CN112579486A (zh) * 2020-12-14 2021-03-30 上海创远仪器技术股份有限公司 基于双端口ram实现跨时钟域通信的***

Citations (2)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US7088132B1 (en) * 2004-03-25 2006-08-08 Lattice Semiconductor Corporation Configuring FPGAs and the like using one or more serial memory devices
CN102231143A (zh) * 2011-07-04 2011-11-02 浙江大学 一种安全可复用spi***接口电路

Patent Citations (2)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US7088132B1 (en) * 2004-03-25 2006-08-08 Lattice Semiconductor Corporation Configuring FPGAs and the like using one or more serial memory devices
CN102231143A (zh) * 2011-07-04 2011-11-02 浙江大学 一种安全可复用spi***接口电路

Non-Patent Citations (2)

* Cited by examiner, † Cited by third party
Title
关珊珊,等: "基于Xilinx FPGA的SPI Flash控制器设计与验证", 《电子器件》 *
柳炳琦: "基于FPGA 的通用SPI 总线IP 核设计与实现", 《核电子学与探测技术》 *

Cited By (6)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
CN111274755A (zh) * 2020-01-16 2020-06-12 合肥磐芯电子有限公司 一种多功能mcu接口电路
CN111274755B (zh) * 2020-01-16 2024-02-06 合肥磐芯电子有限公司 一种多功能mcu接口电路
CN111506529A (zh) * 2020-06-30 2020-08-07 深圳市芯天下技术有限公司 一种应用于flash的高速spi指令应答电路
CN112579486A (zh) * 2020-12-14 2021-03-30 上海创远仪器技术股份有限公司 基于双端口ram实现跨时钟域通信的***
CN112579486B (zh) * 2020-12-14 2023-02-21 上海创远仪器技术股份有限公司 基于双端口ram实现跨时钟域通信的***
CN112542187A (zh) * 2020-12-31 2021-03-23 深圳市芯天下技术有限公司 一种高速读ID和芯片状态的电路和flash存储器

Also Published As

Publication number Publication date
CN106776467B (zh) 2020-04-28

Similar Documents

Publication Publication Date Title
CN106776467A (zh) 用于命令接收***的spi flash控制芯片
CN104866452B (zh) 基于fpga和tl16c554a的多串口扩展方法
CN105051706B (zh) 用于具有pcie协议栈的低功率phy的操作的设备、方法和***
US11294660B2 (en) Apparatus and method for configuring or updating programmable logic device
CN102592683B (zh) 一种芯片测试模式的进入方法及相关装置
CN205263808U (zh) Spi从设备及spi通信***
CN110018975A (zh) 移动装置及其接口方法
CN105191243B (zh) 基于数据信号占空比和相位调制/解调的同步数据链路吞吐量增强技术
CN105808396A (zh) 一种芯片调试装置、调试方法及soc芯片***
CN112564882B (zh) 一种基于ahb总线的单线数字通讯接口
CN103677671A (zh) 一种电口模块的数据读写方法和***
CN105355229A (zh) 异步电路***对同步随机存储器的写入电路和读取电路
CN105786736A (zh) 一种多芯片级联的方法、芯片和装置
CN116450552B (zh) 基于i2c总线异步批量读写寄存器的方法及***
CN201374062Y (zh) Fpga在线配置电路
CN111190855A (zh) 一种fpga多重远程配置***及方法
CN105573947B (zh) 一种基于apb总线的sd/mmc卡控制方法
CN105389282B (zh) 处理器和arinc429总线的通信方法
CN112118166B (zh) 一种多芯片的组网***、方法及应用
CN211719590U (zh) 通信接口与封装结构
CN105224486A (zh) 基于lbe总线的1553b总线协议模块
CN207115115U (zh) 一种微控制器单线编程调试接口装置
CN104050121A (zh) 双收双发可编程arinc429通讯接口芯片
CN109144927A (zh) 一种多fpga互联装置及方法
CN110572174A (zh) 支持蓝牙ble协议的射频收发器及其控制方法

Legal Events

Date Code Title Description
PB01 Publication
PB01 Publication
SE01 Entry into force of request for substantive examination
SE01 Entry into force of request for substantive examination
GR01 Patent grant
GR01 Patent grant