CN112106451B - 印刷配线板及印刷配线板的制造方法 - Google Patents

印刷配线板及印刷配线板的制造方法 Download PDF

Info

Publication number
CN112106451B
CN112106451B CN201980030539.2A CN201980030539A CN112106451B CN 112106451 B CN112106451 B CN 112106451B CN 201980030539 A CN201980030539 A CN 201980030539A CN 112106451 B CN112106451 B CN 112106451B
Authority
CN
China
Prior art keywords
plating layer
electroless plating
wiring board
printed wiring
wiring portions
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Active
Application number
CN201980030539.2A
Other languages
English (en)
Other versions
CN112106451A (zh
Inventor
酒井将一郎
今崎瑛子
新田耕司
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Sumitomo Electric Industries Ltd
Original Assignee
Sumitomo Electric Industries Ltd
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Sumitomo Electric Industries Ltd filed Critical Sumitomo Electric Industries Ltd
Publication of CN112106451A publication Critical patent/CN112106451A/zh
Application granted granted Critical
Publication of CN112106451B publication Critical patent/CN112106451B/zh
Active legal-status Critical Current
Anticipated expiration legal-status Critical

Links

Classifications

    • C—CHEMISTRY; METALLURGY
    • C25—ELECTROLYTIC OR ELECTROPHORETIC PROCESSES; APPARATUS THEREFOR
    • C25D—PROCESSES FOR THE ELECTROLYTIC OR ELECTROPHORETIC PRODUCTION OF COATINGS; ELECTROFORMING; APPARATUS THEREFOR
    • C25D7/00—Electroplating characterised by the article coated
    • H—ELECTRICITY
    • H05—ELECTRIC TECHNIQUES NOT OTHERWISE PROVIDED FOR
    • H05K—PRINTED CIRCUITS; CASINGS OR CONSTRUCTIONAL DETAILS OF ELECTRIC APPARATUS; MANUFACTURE OF ASSEMBLAGES OF ELECTRICAL COMPONENTS
    • H05K3/00—Apparatus or processes for manufacturing printed circuits
    • H05K3/38—Improvement of the adhesion between the insulating substrate and the metal
    • C—CHEMISTRY; METALLURGY
    • C23—COATING METALLIC MATERIAL; COATING MATERIAL WITH METALLIC MATERIAL; CHEMICAL SURFACE TREATMENT; DIFFUSION TREATMENT OF METALLIC MATERIAL; COATING BY VACUUM EVAPORATION, BY SPUTTERING, BY ION IMPLANTATION OR BY CHEMICAL VAPOUR DEPOSITION, IN GENERAL; INHIBITING CORROSION OF METALLIC MATERIAL OR INCRUSTATION IN GENERAL
    • C23C—COATING METALLIC MATERIAL; COATING MATERIAL WITH METALLIC MATERIAL; SURFACE TREATMENT OF METALLIC MATERIAL BY DIFFUSION INTO THE SURFACE, BY CHEMICAL CONVERSION OR SUBSTITUTION; COATING BY VACUUM EVAPORATION, BY SPUTTERING, BY ION IMPLANTATION OR BY CHEMICAL VAPOUR DEPOSITION, IN GENERAL
    • C23C18/00—Chemical coating by decomposition of either liquid compounds or solutions of the coating forming compounds, without leaving reaction products of surface material in the coating; Contact plating
    • C23C18/16—Chemical coating by decomposition of either liquid compounds or solutions of the coating forming compounds, without leaving reaction products of surface material in the coating; Contact plating by reduction or substitution, e.g. electroless plating
    • C23C18/1601—Process or apparatus
    • C23C18/1603—Process or apparatus coating on selected surface areas
    • C23C18/1605—Process or apparatus coating on selected surface areas by masking
    • C—CHEMISTRY; METALLURGY
    • C23—COATING METALLIC MATERIAL; COATING MATERIAL WITH METALLIC MATERIAL; CHEMICAL SURFACE TREATMENT; DIFFUSION TREATMENT OF METALLIC MATERIAL; COATING BY VACUUM EVAPORATION, BY SPUTTERING, BY ION IMPLANTATION OR BY CHEMICAL VAPOUR DEPOSITION, IN GENERAL; INHIBITING CORROSION OF METALLIC MATERIAL OR INCRUSTATION IN GENERAL
    • C23C—COATING METALLIC MATERIAL; COATING MATERIAL WITH METALLIC MATERIAL; SURFACE TREATMENT OF METALLIC MATERIAL BY DIFFUSION INTO THE SURFACE, BY CHEMICAL CONVERSION OR SUBSTITUTION; COATING BY VACUUM EVAPORATION, BY SPUTTERING, BY ION IMPLANTATION OR BY CHEMICAL VAPOUR DEPOSITION, IN GENERAL
    • C23C18/00—Chemical coating by decomposition of either liquid compounds or solutions of the coating forming compounds, without leaving reaction products of surface material in the coating; Contact plating
    • C23C18/16—Chemical coating by decomposition of either liquid compounds or solutions of the coating forming compounds, without leaving reaction products of surface material in the coating; Contact plating by reduction or substitution, e.g. electroless plating
    • C23C18/1601—Process or apparatus
    • C23C18/1633—Process of electroless plating
    • C23C18/1646—Characteristics of the product obtained
    • C23C18/165—Multilayered product
    • C23C18/1653—Two or more layers with at least one layer obtained by electroless plating and one layer obtained by electroplating
    • C—CHEMISTRY; METALLURGY
    • C23—COATING METALLIC MATERIAL; COATING MATERIAL WITH METALLIC MATERIAL; CHEMICAL SURFACE TREATMENT; DIFFUSION TREATMENT OF METALLIC MATERIAL; COATING BY VACUUM EVAPORATION, BY SPUTTERING, BY ION IMPLANTATION OR BY CHEMICAL VAPOUR DEPOSITION, IN GENERAL; INHIBITING CORROSION OF METALLIC MATERIAL OR INCRUSTATION IN GENERAL
    • C23C—COATING METALLIC MATERIAL; COATING MATERIAL WITH METALLIC MATERIAL; SURFACE TREATMENT OF METALLIC MATERIAL BY DIFFUSION INTO THE SURFACE, BY CHEMICAL CONVERSION OR SUBSTITUTION; COATING BY VACUUM EVAPORATION, BY SPUTTERING, BY ION IMPLANTATION OR BY CHEMICAL VAPOUR DEPOSITION, IN GENERAL
    • C23C18/00—Chemical coating by decomposition of either liquid compounds or solutions of the coating forming compounds, without leaving reaction products of surface material in the coating; Contact plating
    • C23C18/16—Chemical coating by decomposition of either liquid compounds or solutions of the coating forming compounds, without leaving reaction products of surface material in the coating; Contact plating by reduction or substitution, e.g. electroless plating
    • C23C18/18—Pretreatment of the material to be coated
    • C23C18/20—Pretreatment of the material to be coated of organic surfaces, e.g. resins
    • C23C18/2006—Pretreatment of the material to be coated of organic surfaces, e.g. resins by other methods than those of C23C18/22 - C23C18/30
    • C23C18/2046—Pretreatment of the material to be coated of organic surfaces, e.g. resins by other methods than those of C23C18/22 - C23C18/30 by chemical pretreatment
    • C23C18/2053—Pretreatment of the material to be coated of organic surfaces, e.g. resins by other methods than those of C23C18/22 - C23C18/30 by chemical pretreatment only one step pretreatment
    • C23C18/206—Use of metal other than noble metals and tin, e.g. activation, sensitisation with metals
    • C—CHEMISTRY; METALLURGY
    • C25—ELECTROLYTIC OR ELECTROPHORETIC PROCESSES; APPARATUS THEREFOR
    • C25D—PROCESSES FOR THE ELECTROLYTIC OR ELECTROPHORETIC PRODUCTION OF COATINGS; ELECTROFORMING; APPARATUS THEREFOR
    • C25D21/00—Processes for servicing or operating cells for electrolytic coating
    • C25D21/12—Process control or regulation
    • C—CHEMISTRY; METALLURGY
    • C25—ELECTROLYTIC OR ELECTROPHORETIC PROCESSES; APPARATUS THEREFOR
    • C25D—PROCESSES FOR THE ELECTROLYTIC OR ELECTROPHORETIC PRODUCTION OF COATINGS; ELECTROFORMING; APPARATUS THEREFOR
    • C25D5/00—Electroplating characterised by the process; Pretreatment or after-treatment of workpieces
    • C25D5/02—Electroplating of selected surface areas
    • C—CHEMISTRY; METALLURGY
    • C25—ELECTROLYTIC OR ELECTROPHORETIC PROCESSES; APPARATUS THEREFOR
    • C25D—PROCESSES FOR THE ELECTROLYTIC OR ELECTROPHORETIC PRODUCTION OF COATINGS; ELECTROFORMING; APPARATUS THEREFOR
    • C25D5/00—Electroplating characterised by the process; Pretreatment or after-treatment of workpieces
    • C25D5/02—Electroplating of selected surface areas
    • C25D5/022—Electroplating of selected surface areas using masking means
    • C—CHEMISTRY; METALLURGY
    • C25—ELECTROLYTIC OR ELECTROPHORETIC PROCESSES; APPARATUS THEREFOR
    • C25D—PROCESSES FOR THE ELECTROLYTIC OR ELECTROPHORETIC PRODUCTION OF COATINGS; ELECTROFORMING; APPARATUS THEREFOR
    • C25D5/00—Electroplating characterised by the process; Pretreatment or after-treatment of workpieces
    • C25D5/34—Pretreatment of metallic surfaces to be electroplated
    • H—ELECTRICITY
    • H05—ELECTRIC TECHNIQUES NOT OTHERWISE PROVIDED FOR
    • H05K—PRINTED CIRCUITS; CASINGS OR CONSTRUCTIONAL DETAILS OF ELECTRIC APPARATUS; MANUFACTURE OF ASSEMBLAGES OF ELECTRICAL COMPONENTS
    • H05K1/00—Printed circuits
    • H05K1/02—Details
    • H05K1/09—Use of materials for the conductive, e.g. metallic pattern
    • H—ELECTRICITY
    • H05—ELECTRIC TECHNIQUES NOT OTHERWISE PROVIDED FOR
    • H05K—PRINTED CIRCUITS; CASINGS OR CONSTRUCTIONAL DETAILS OF ELECTRIC APPARATUS; MANUFACTURE OF ASSEMBLAGES OF ELECTRICAL COMPONENTS
    • H05K3/00—Apparatus or processes for manufacturing printed circuits
    • H05K3/10—Apparatus or processes for manufacturing printed circuits in which conductive material is applied to the insulating support in such a manner as to form the desired conductive pattern
    • H05K3/108—Apparatus or processes for manufacturing printed circuits in which conductive material is applied to the insulating support in such a manner as to form the desired conductive pattern by semi-additive methods; masks therefor
    • H—ELECTRICITY
    • H05—ELECTRIC TECHNIQUES NOT OTHERWISE PROVIDED FOR
    • H05K—PRINTED CIRCUITS; CASINGS OR CONSTRUCTIONAL DETAILS OF ELECTRIC APPARATUS; MANUFACTURE OF ASSEMBLAGES OF ELECTRICAL COMPONENTS
    • H05K3/00—Apparatus or processes for manufacturing printed circuits
    • H05K3/10—Apparatus or processes for manufacturing printed circuits in which conductive material is applied to the insulating support in such a manner as to form the desired conductive pattern
    • H05K3/18—Apparatus or processes for manufacturing printed circuits in which conductive material is applied to the insulating support in such a manner as to form the desired conductive pattern using precipitation techniques to apply the conductive material
    • H05K3/181—Apparatus or processes for manufacturing printed circuits in which conductive material is applied to the insulating support in such a manner as to form the desired conductive pattern using precipitation techniques to apply the conductive material by electroless plating
    • C—CHEMISTRY; METALLURGY
    • C25—ELECTROLYTIC OR ELECTROPHORETIC PROCESSES; APPARATUS THEREFOR
    • C25D—PROCESSES FOR THE ELECTROLYTIC OR ELECTROPHORETIC PRODUCTION OF COATINGS; ELECTROFORMING; APPARATUS THEREFOR
    • C25D3/00—Electroplating: Baths therefor
    • C25D3/02—Electroplating: Baths therefor from solutions
    • C25D3/38—Electroplating: Baths therefor from solutions of copper
    • H—ELECTRICITY
    • H05—ELECTRIC TECHNIQUES NOT OTHERWISE PROVIDED FOR
    • H05K—PRINTED CIRCUITS; CASINGS OR CONSTRUCTIONAL DETAILS OF ELECTRIC APPARATUS; MANUFACTURE OF ASSEMBLAGES OF ELECTRICAL COMPONENTS
    • H05K2201/00—Indexing scheme relating to printed circuits covered by H05K1/00
    • H05K2201/09—Shape and layout
    • H05K2201/09209—Shape and layout details of conductors
    • H05K2201/09218—Conductive traces
    • H05K2201/09236—Parallel layout
    • H—ELECTRICITY
    • H05—ELECTRIC TECHNIQUES NOT OTHERWISE PROVIDED FOR
    • H05K—PRINTED CIRCUITS; CASINGS OR CONSTRUCTIONAL DETAILS OF ELECTRIC APPARATUS; MANUFACTURE OF ASSEMBLAGES OF ELECTRICAL COMPONENTS
    • H05K2203/00—Indexing scheme relating to apparatus or processes for manufacturing printed circuits covered by H05K3/00
    • H05K2203/09—Treatments involving charged particles
    • H05K2203/095—Plasma, e.g. for treating a substrate to improve adhesion with a conductor or for cleaning holes

Landscapes

  • Chemical & Material Sciences (AREA)
  • Engineering & Computer Science (AREA)
  • Organic Chemistry (AREA)
  • Chemical Kinetics & Catalysis (AREA)
  • Materials Engineering (AREA)
  • Metallurgy (AREA)
  • Electrochemistry (AREA)
  • Microelectronics & Electronic Packaging (AREA)
  • Manufacturing & Machinery (AREA)
  • General Chemical & Material Sciences (AREA)
  • Mechanical Engineering (AREA)
  • Automation & Control Theory (AREA)
  • Manufacturing Of Printed Wiring (AREA)
  • Electroplating Methods And Accessories (AREA)

Abstract

本公开的一形态的印刷配线板具备：基膜，具有绝缘性；及导电图案，层叠于上述基膜的至少一面，包含平行地配置的多个配线部，上述多个配线部的平均宽度为5μm以上且15μm以下，上述多个配线部具有非电解镀层和层叠于上述非电解镀层的电镀层，上述多个配线部的厚度方向剖面中的上述非电解镀层与上述电镀层之间的界面的孔隙密度为0.01μm2/μm以下。

Description

印刷配线板及印刷配线板的制造方法
技术领域
本公开涉及印刷配线板及印刷配线板的制造方法。
本申请主张基于在2018年5月11日提出申请的日本申请第2018-92173号的优先权，并援引上述日本申请记载的全部的记载内容。
背景技术
伴随着电子设备的小型轻量化而实现印刷配线板的配线部的细间距化。作为用于使印刷配线板的配线部成为细间距的方法，可采用半加成法。在该半加成法中，例如在绝缘树脂层的表面形成非电解镀层，通过抗电镀剂将形成电路的部分以外覆盖之后，通过电镀仅在电路部分选择性地形成电镀层。此外，将抗电镀剂剥离，对电路部分以外的非电解镀层进行蚀刻，从而形成印刷配线板(参照日本特开2004-6773号公报)。
在先技术文献
专利文献
专利文献1：日本特开2004-6773号公报
发明内容
本公开的一形态的印刷配线板具备：基膜，具有绝缘性；及导电图案，层叠于上述基膜的至少一面，包含平行地配置的多个配线部，上述多个配线部的平均宽度为5μm以上且15μm以下，上述多个配线部具有非电解镀层和层叠于上述非电解镀层的电镀层，上述多个配线部的厚度方向剖面中的上述非电解镀层与上述电镀层之间的界面的孔隙密度为0.01μm2/μm以下。
另外，本公开的一形态的印刷配线板的制造方法包括如下形成工序：利用半加成法在具有绝缘性的基膜的至少一面上形成包含平行地配置的多个配线部的导电图案，上述形成工序包括如下工序：对上述基膜的上述一面进行非电解镀的非电解镀工序；在由上述非电解镀工序形成的非电解镀层的表面形成具有上述多个配线部的反转形状的抗蚀剂图案的抗蚀剂图案形成工序；对上述抗蚀剂图案形成工序后的上述非电解镀层及抗蚀剂图案的表面进行等离子体处理的等离子体处理工序；及对上述等离子体处理工序后的非电解镀层的表面进行电镀的电镀工序，上述多个配线部的平均宽度为5μm以上且15μm以下，基于上述等离子体处理工序的上述抗蚀剂图案的灰化量为60nm以上且300nm以下。
附图说明
图1是表示本公开的一实施方式的印刷配线板的示意性的剖视图。
图2A是表示图1的印刷配线板的制造方法的种子层层叠工序的示意图。
图2B是表示图1的印刷配线板的制造方法的非电解镀工序的示意图。
图2C是表示图1的印刷配线板的制造方法的抗蚀剂图案形成工序的示意图。
图2D是表示图1的印刷配线板的制造方法的等离子体处理工序的示意图。
图2E是表示图1的印刷配线板的制造方法的电镀工序的示意图。
图2F是表示图1的印刷配线板的制造方法的除去工序的示意图。
图3是No.1的印刷配线板的配线部的厚度方向剖面照片中的非电解镀层与电镀层之间的界面的二值化图。
图4是No.2的印刷配线板的配线部的厚度方向剖面照片中的非电解镀层与电镀层之间的界面的二值化图。
图5是No.8的印刷配线板的配线部的厚度方向剖面照片中的非电解镀层与电镀层之间的界面的二值化图。
具体实施方式
[本公开要解决的课题]
通过在非电解镀层上层叠电镀层而形成了细间距的配线图案的情况下，非电解镀层与电镀层之间的紧贴性变得不充分，容易产生层间剥离。
本公开是基于这样的情况而作出的发明，其课题在于提供一种即使在减小了配线部的宽度的情况下，也能够充分地抑制该配线部的非电解镀层与电镀层之间的剥离的印刷配线板及印刷配线板的制造方法。
[本公开的效果]
本公开的实施方式的印刷配线板即使在减小了配线部的宽度的情况下，也能够充分地抑制该配线部的非电解镀层与电镀层之间的剥离。而且，本公开的实施方式的印刷配线板的制造方法能够制造出即使在减小了配线部的宽度的情况下，也能够充分地抑制该配线部的非电解镀层与电镀层之间的剥离的印刷配线板。
[本公开的实施方式的说明]
首先，列举本公开的实施方式进行说明。
本公开的一形态的印刷配线板具备：基膜，具有绝缘性；及导电图案，层叠于上述基膜的至少一面，包含平行地配置的多个配线部，上述多个配线部的平均宽度为5μm以上且15μm以下，上述多个配线部具有非电解镀层和层叠于上述非电解镀层的电镀层，上述多个配线部的厚度方向剖面中的上述非电解镀层与上述电镀层之间的界面的孔隙密度为0.01μm2/μm以下。
本发明者们仔细进行了研讨而可知，在配线部具有非电解镀层及电镀层的层叠构造且多个配线部的平均宽度为上述范围内的印刷配线板中，在非电解镀层与电镀层之间的界面形成的孔隙会对层间剥离造成影响。该印刷配线板由于多个配线部的厚度方向剖面中的非电解镀层与电镀层之间的界面的孔隙密度为上述上限以下，因此即使多个配线部的平均宽度为上述范围内也能够充分地抑制上述非电解镀层与电镀层之间的剥离。
作为在上述界面形成的孔隙的最大面积，优选为0.01μm2以下。这样，通过在上述界面形成的孔隙的最大面积为上述上限以下，能够更可靠地抑制上述多个配线部的非电解镀层与电镀层之间的剥离。
作为上述多个配线部的平均间隔，优选为5μm以上且15μm以下。这样，通过上述多个配线部的平均间隔为上述范围内，能够促进上述多个配线部的细间距化。而且，该印刷配线板即使上述多个配线部的平均间隔为上述范围内，也能够充分地抑制上述多个配线部的非电解镀层与电镀层之间的剥离。
上述非电解镀层及电镀层的主要成分可以为铜。这样，通过上述非电解镀层及电镀层的主要成分为铜，能够形成抑制了层间剥离的廉价且导电性高的导电图案。
另外，本公开的另一形态的印刷配线板的制造方法包括如下形成工序：利用半加成法在具有绝缘性的基膜的至少一面上形成包含平行地配置的多个配线部的导电图案，上述形成工序包括如下工序：对上述基膜的上述一面进行非电解镀的非电解镀工序；在由上述非电解镀工序形成的上述非电解镀层的表面形成具有上述多个配线部的反转形状的抗蚀剂图案的抗蚀剂图案形成工序；对上述抗蚀剂图案形成工序后的上述非电解镀层及上述抗蚀剂图案的表面进行等离子体处理的等离子体处理工序；及对上述等离子体处理工序后的上述非电解镀层的表面进行电镀的电镀工序，上述多个配线部的平均宽度为5μm以上且15μm以下，基于上述等离子体处理工序的上述抗蚀剂图案的灰化量为60nm以上且300nm以下。
该印刷配线板的制造方法包括对抗蚀剂图案形成工序后的非电解镀层及抗蚀剂图案的表面进行等离子体处理的工序，基于该等离子体处理工序的上述抗蚀剂图案的灰化量为上述范围内，因此在非电解镀层与电镀层之间的界面难以形成孔隙。因此，该印刷配线板的制造方法能够制造出即使多个配线部的平均宽度为上述范围内也能够充分地抑制上述非电解镀层与电镀层之间的剥离的印刷配线板。
作为上述电镀工序中的初始电流密度，优选为0.003A/m2以上且0.015A/m2以下。通过上述电镀工序中的初始电流密度为上述范围内，能够增大电镀初期的镀敷金属的结晶粒径而抑制该镀敷金属的再结晶化，抑制在与非电解镀层之间的界面上形成孔隙的情况。
需要说明的是，在本公开中，“平行”是指两者所成的角度为5°以下，优选为3°以下。配线部的“宽度”是指将配线部的与长度方向垂直的剖面中的最大宽度沿配线部的长度方向进行了平均的值。配线部的“间隔”是指将相邻的配线部的相对的侧缘之间的最小距离沿上述的配线部的长度方向进行了平均的值。而且，“平均宽度”及“平均间隔”是指将关于多个配线部测定的上述的“宽度”及“间隔”分别进行了平均的值。“主要成分”是指以质量换算含量最大的成分，例如是指含量为50质量％以上的成分。“电镀工序中的初始电流密度”是指相对于电镀工序的全部镀敷时间而相当于最初的3％～20％的时间的电流密度的平均值。“抗蚀剂图案的灰化量”是指在抗蚀剂图案的表面的一部分覆盖具有灰化耐性的带并对上述抗蚀剂图案进行了灰化时的、带的覆盖区域中的抗蚀剂图案的表面与带的非覆盖区域中的抗蚀剂图案的表面的高度之差，是指通过任意的5个点的平均值而算出的值。
[本公开的实施方式的详情]
以下，参照附图，详细说明本公开的实施方式的印刷配线板及印刷配线板的制造方法。
[印刷配线板]
图1的印刷配线板具备：具有绝缘性的基膜1；及层叠于基膜1的一面且包含平行地配置的多个配线部11的导电图案2。配线部11具有非电解镀层11a和层叠于非电解镀层11a的电镀层11b。而且，配线部11具有在非电解镀层11a的层叠电镀层11b的一侧的相反侧的面上层叠的种子层11c。多个配线部11的平均宽度W为5μm以上且15μm以下。该印刷配线板的多个配线部11的厚度方向剖面中的非电解镀层11a与电镀层11b之间的界面的孔隙密度为0.01μm2/μm以下。
本发明者们进行了仔细研讨而可知，在配线部11具有非电解镀层11a与电镀层11b的层叠构造且多个配线部11的平均宽度W为上述范围内的印刷配线板中，在非电解镀层11a与电镀层11b之间的界面形成的孔隙会对层间剥离造成影响。该印刷配线板由于多个配线部11的厚度方向剖面中的非电解镀层11a与电镀层11b之间的界面的孔隙密度为上述上限以下，因此即使多个配线部11的平均宽度W为上述范围内，也能够充分地抑制非电解镀层11a与电镀层11b之间的剥离。
<基膜>
基膜1以合成树脂为主要成分，具有电绝缘性。基膜1是用于形成导电图案2的基材层。基膜1也可以具有挠性。在基膜1具有挠性的情况下，该印刷配线板作为柔性印刷配线板使用。
作为上述合成树脂，可列举例如聚酰亚胺、聚对苯二甲酸乙二醇酯、液晶聚合物、氟树脂等。
在该印刷配线板为柔性印刷配线板的情况下，作为基膜1的平均厚度的下限，优选为5μm，更优选为10μm。另一方面，作为基膜1的平均厚度的上限，优选为50μm，更优选为40μm。当基膜1的平均厚度小于上述下限时，基膜1的绝缘强度可能变得不充分。反之，当基膜1的平均厚度超过上述上限时，存在该印刷配线板不必要地变厚的可能性或挠性变得不充分的可能性。
<导电图案>
导电图案2是由具有导电性的材料构成的层，在基膜1的一面中包含在俯视观察下平行地配置的多个配线部11。多个配线部11是例如形成线圈图案的配线。而且，导电图案2也可以包含配线部11以外的例如焊盘部等的图案。
导电图案2具有：在基膜1的一面上层叠的种子层11c；在种子层11c的一面(与基膜1相反的一侧的面)上层叠的非电解镀层11a；及在非电解镀层11a的一面(与种子层11c相反的一侧的面)上层叠的电镀层11b。种子层11c、非电解镀层11a及电镀层11b不经由其他的层而按此顺序直接层叠。导电图案2是种子层11c、非电解镀层11a及电镀层11b的三层构造体。
<种子层>
种子层11c是用于对基膜1的一面实施电镀的镀敷形成用的金属层。作为将种子层11c层叠于基膜1的一面的方法，没有特别限定，可以采用例如蒸镀法、溅射法等公知的方法。而且，种子层11c也可以是向基膜1的一面涂布包含金属颗粒的墨液并使金属颗粒烧结的金属颗粒的烧结层。作为种子层11c的主要成分，可列举例如镍、金、银、钨、钼、铜、锡、钴、铬、铁、锌等，其中优选与基膜1的紧贴性高且适合作为镀敷开始表面的铜。作为种子层11c的平均厚度，从在平面方向上防止裂缝的产生并提高基于蚀刻的除去效率的观点出发，可以设为例如10nm以上且2μm以下。
<非电解镀层>
非电解镀层11a通过非电解镀而形成。作为非电解镀层11a的主要成分，可列举铜、镍、银等，其中优选导电性高，比较廉价，并且在种子层11c的主要成分为铜的情况下能得到与种子层11c的高紧贴性的铜。作为非电解镀层11a的平均厚度，从将种子层11c的表面充分覆盖并抑制由于非电解镀所需的时间变长而生产性下降的情况的观点出发，可以设为例如50nm以上且2μm以下。
<电镀层>
电镀层11b通过电镀而形成。作为电镀层11b的主要成分，可列举铜、镍、银等，其中优选导电性高，比较廉价，并且在非电解镀层11a的主要成分为铜的情况下能得到与非电解镀层11a的高紧贴性的铜。在电镀层11b的主要成分为铜的情况下，电镀层11b从比较廉价且容易调节厚度等观点出发，优选通过使用了包含添加剂的硫酸铜电镀液的电镀形成。该印刷配线板如后所述，非电解镀层11a的层叠电镀层11b一侧的表面被进行等离子体处理。由此，该印刷配线板由于非电解镀而附着于非电解镀层11a表面的有机物等污垢被除去。而且，如后所述，该印刷配线板能抑制电镀时的初始电流密度。由此，可认为，该印刷配线板的电镀初期的镀敷金属的结晶粒径变大，抑制镀敷金属的再结晶化而容易抑制基于上述添加剂的孔隙的产生。因此，该印刷配线板即使在使用包含添加剂的硫酸铜电镀液进行了电镀的情况下，也能够充分地抑制非电解镀层11a与电镀层11b之间的界面的孔隙的产生。
作为电镀层11b的平均厚度，根据制成何种印刷电路而设定，没有特别限定，可以设为例如1μm以上且100μm以下。
<配线部>
多个配线部11形成为线状且大致同一形状。多个配线部11分别以宽度小且窄间距配置。换言之，多个配线部11以细间距配置。
作为多个配线部11的平均宽度W的下限，如上所述为5μm，更优选为8μm。另一方面，作为多个配线部11的平均宽度W的上限，如上所述为15μm，更优选为12μm。当上述平均宽度W不满足上述下限时，多个配线部11的制造可能会变得不容易。反之，当上述平均宽度W超过上述上限时，可能难以得到所希望的配线密度。相对于此，在上述平均宽度W为上述范围内的情况下，在以往的印刷配线板中，在非电解镀层与电镀层之间的界面处剥离的可能性高，但是该印刷配线板能充分地抑制非电解镀层11a与电镀层11b之间的界面的孔隙的产生，由此能够充分地抑制非电解镀层11a与电镀层11b之间的剥离。
作为多个配线部11的平均间隔D的下限，优选为5μm，更优选为8μm。另一方面，作为多个配线部11的平均间隔D的上限，优选为15μm，更优选为12μm。当上述平均间隔D不满足上述下限时，多个配线部11的制造可能会变得不容易。反之，当上述平均间隔D超过上述上限时，可能难以得到所希望的配线密度。
作为多个配线部11的平均宽度W相对于平均间隔D之比(W/D)的下限，优选为0.3，更优选为0.8。另一方面，作为W/D的上限，优选为3.0，更优选为1.5。当W/D不满足上述下限时，存在多个配线部11的平均间隔D不必要地增大而难以得到所希望的配线密度的可能性、或者多个配线部11的平均宽度W减小而电路变得容易剥离的可能性。反之，当W/D超过上述上限时，存在多个配线部11的平均宽度W不必要地增大而难以得到所希望的配线密度的可能性、或者多个配线部11的平均间隔D减小而在多个配线部11的形成时抗蚀剂图案容易剥离的可能性。
作为非电解镀层11a与电镀层11b之间的界面的孔隙密度的上限，如上所述为0.01μm2/μm，优选为0.005μm2/μm，更优选为0.002μm2/μm。当上述孔隙密度超过上述上限时，可能无法充分地抑制非电解镀层11a与电镀层11b之间的剥离。另一方面，上述孔隙密度优选较小，作为其下限，可以设为0μm2/μm。需要说明的是，使用扫描型电子显微镜(SEM)等电子显微镜来拍摄配线部11的厚度方向的剖面照片，对于该剖面照片使用GNU ImageManipulation Program等图像处理软件以孔隙成为黑色的方式进行二值化，从而能够测定非电解镀层11a与电镀层11b之间的界面的孔隙。此外，非电解镀层11a与电镀层11b之间的界面的孔隙密度的测定可以通过根据使用上述图像处理软件得到的明亮度的柱状图而算出黑色的比例来进行。更详细而言，首先，利用上述电子显微镜拍摄配线部11的厚度方向的任意的10个点的剖面照片，从这些剖面照片中切出非电解镀层11a与电镀层11b之间的界面的规定的长度区域，在各剖面照片中测定上述界面的每单位长度(μm)存在的孔隙的面积，算出孔隙密度。接下来，算出10个点的剖面照片的孔隙密度的平均值，可以将该平均值设为非电解镀层11a与电镀层11b之间的界面的孔隙密度。
作为在非电解镀层11a与电镀层11b之间的界面上形成的孔隙的最大面积的上限，优选为0.01μm2，更优选为0.005μm2，进一步优选为0.003μm2。当上述最大面积超过上述上限时，可能无法充分地抑制非电解镀层11a与电镀层11b之间的剥离。另一方面，上述孔隙优选不存在，在该情况下，上述最大面积为0μm2。
在非电解镀层11a与电镀层11b之间的界面形成多个孔隙的情况下，相邻的孔隙彼此优选不相连。换言之，优选在非电解镀层11a与电镀层11b之间不形成连续孔隙。通过相邻的孔隙彼此不相连，能够更可靠地抑制非电解镀层11a与电镀层11b的层间剥离。在非电解镀层11a与电镀层11b之间的界面形成有多个孔隙的情况下，作为每单位长度(μm)的连续孔隙相对于全部孔隙的存在率的上限，优选为10％，更优选为5％。当上述存在率超过上述上限时，可能无法充分地抑制非电解镀层11a与电镀层11b之间的剥离。另一方面，上述存在率优选较小，作为其下限，可以设为0％。需要说明的是，每单位长度(μm)的连续孔隙相对于全部孔隙的存在率可以通过以下的方法测定。首先，通过SEM等上述的电子显微镜来拍摄配线部11的厚度方向的任意的10个点的剖面照片，从这些剖面照片中切出非电解镀层11a与电镀层11b之间的界面的规定的长度区域，算出各剖面照片的每单位长度(μm)的连续孔隙的存在率。接下来，算出10个点的剖面照片的连续孔隙的存在率的平均值，将该平均值设为每单位长度(μm)的连续孔隙相对于全部孔隙的存在率。
[印刷配线板的制造方法]
接下来，参照图2A～图2F，说明图1的印刷配线板的制造方法的一例。
该印刷配线板的制造方法包括通过半加成法在具有绝缘性的基膜1的一面上形成包含平行地配置的多个配线部11的导电图案2的工序(形成工序)。上述形成工序包括：在基膜1的上述一面上进行非电解镀的工序(非电解镀工序)；在由上述非电解镀工序形成的非电解镀层11a的表面形成具有多个配线部11的反转形状的抗蚀剂图案R的工序(抗蚀剂图案形成工序)；对上述抗蚀剂图案形成工序后的非电解镀层11a及抗蚀剂图案R的表面进行等离子体处理的工序(等离子体处理工序)；对上述等离子体处理工序后的非电解镀层11a的表面进行电镀的工序(电镀工序)。而且，上述形成工序包括：在上述非电解镀工序之前，在基膜1的一面的大致整面上层叠种子层11c的工序(种子层层叠工序)；在上述电镀工序后，将由上述抗蚀剂图案形成工序形成的抗蚀剂图案R、以及种子层11c及非电解镀层11a的与抗蚀剂图案R在俯视观察下重叠的区域除去的工序(除去工序)。多个配线部11的平均宽度为5μm以上且15μm以下。基于上述等离子体处理工序的抗蚀剂图案R的灰化(ashing)量为60nm以上且300nm以下。
在上述形成工序中，首先，在基膜1的一面的大致整面上将种子层11c及非电解镀层11a以该顺序层叠，在此基础上，在非电解镀层11a的表面形成具有多个配线部11的反转形状的抗蚀剂图案R。接下来，对上述抗蚀剂图案形成工序后的非电解镀层11a及抗蚀剂图案R的表面进行等离子体处理，将附着在非电解镀层11a表面的有机物等污垢除去。接下来，在上述等离子体处理后的非电解镀层11a表面的抗蚀剂图案R的非层叠区域层叠了电镀层11b之后，将抗蚀剂图案R、以及种子层11c及非电解镀层11a的与抗蚀剂图案R在俯视观察下重叠的区域除去，由此制造出多个配线部11。
该印刷配线板的制造方法通过上述等离子体处理工序，对上述抗蚀剂图案形成工序后的非电解镀层11a及抗蚀剂图案R的表面以上述灰化量进行等离子体处理，因此在非电解镀层11a与电镀层11b之间的界面难以形成孔隙。因此，该印刷配线板的制造方法能够制造出即使多个配线部11的平均宽度为上述范围内也可充分地抑制非电解镀层11a与电镀层11b之间的剥离的图1的印刷配线板。
(种子层层叠工序)
在上述种子层层叠工序中，如图2A所示，在基膜1的一面的大致整面上层叠用于实施电镀的镀敷形成用的种子层11c(金属层)。作为由上述种子层层叠工序层叠种子层11c的方法，没有特别限定，可列举例如蒸镀法、溅射法等。而且，在上述种子层层叠工序中，也可以在基膜1的一面的大致整面涂布包含金属颗粒的墨液，并使该金属颗粒烧结，由此在基膜1的一面上层叠金属颗粒的烧结层。作为种子层11c的主要成分，可列举例如镍、金、银、钨、钼、铜、锡、钴、铬、铁、锌等，其中优选与基膜1的紧贴性高且适合作为镀敷开始表面的铜。
(非电解镀工序)
在上述非电解镀工序中，如图2B所示，在由上述种子层层叠工序层叠的种子层11c的表面的大致整面层叠非电解镀层11a。作为上述非电解镀工序中使用的金属，可列举铜、镍、银等，其中优选导电性高，比较廉价，并且在种子层11c的主要成分为铜的情况下能得到与种子层11c的高紧贴性的铜。
(抗蚀剂图案形成工序)
在上述抗蚀剂图案形成工序中，首先，在由上述非电解镀工序层叠的非电解镀层11a的表面的大致整面层叠光致抗蚀剂膜。该光致抗蚀剂膜由通过感光而高分子的结合被强化且对于显影液的溶解性下降的负型抗蚀剂组成物、或者通过感光而高分子的结合被弱化且对于显影液的溶解性增大的正型抗蚀剂组成物形成。
在上述抗蚀剂图案形成工序中，通过例如液体状抗蚀剂组成物的涂布及干燥或者通过在室温下不具有流动性的干膜抗蚀剂的热压接而在非电解镀层11a的表面形成上述光致抗蚀剂膜。其中，在上述抗蚀剂图案形成工序中，从灰化量容易稳定、通过该灰化量的控制而容易控制后述的等离子体处理工序中的蚀刻量的观点出发，优选使用正型液体状抗蚀剂组成物。
接下来，在上述抗蚀剂图案形成工序中，使用光掩模等使上述光致抗蚀剂膜选择性地曝光，由此在上述光致抗蚀剂膜形成溶解于显影液的部分和不溶解于显影液的部分。接下来，使用显影液对上述光致抗蚀剂膜的溶解性高的部分进行冲洗，由此如图2C所示形成具有与多个配线部11的形成区域对应的开口的抗蚀剂图案R。
(等离子体处理工序)
在上述等离子体处理工序中，如图2D所示，使等离子体与上述抗蚀剂图案形成工序后的非电解镀层11a及抗蚀剂图案R的表面接触而进行蚀刻。由此，将附着在非电解镀层11a表面的有机物的污垢除去。该印刷配线板的制造方法利用上述等离子体处理工序将附着在非电解镀层11a的表面的有机物的污垢除去，由此抑制在通过后述的电镀工序在非电解镀层11a上层叠电镀层11b时在两者的界面产生孔隙的情况。
作为上述等离子体处理工序中的等离子体处理使用的处理气体，可列举例如氧、氮、空气、氟系气体等，可以将它们单独使用1种或混合2种以上使用。其中，从灰化率的观点出发而优选包含氟系气体。更具体而言，优选氧、氮及氟系气体的混合气体，更优选氧、氮及四氟甲烷的混合气体。
作为上述等离子体工序中的抗蚀剂图案R的灰化量的下限，如上所述为60nm，优选为80nm。另一方面，作为上述灰化量的上限，如上所述为300nm，更优选为200nm。当上述灰化量不满足上述下限时，无法充分地除去非电解镀层11a表面的污垢，可能无法充分地抑制在非电解镀层11a与电镀层11b之间的界面产生孔隙的情况。反之，当上述灰化量超过上述上限时，等离子体处理时间不必要地变长，存在制造成本升高的可能性、在非电解镀层11a的表面形成烧焦、伤痕等的可能性。
作为上述等离子体处理工序的等离子体处理时间(等离子体照射时间)的下限，优选为25秒，更优选为30秒。另一方面，作为上述等离子体处理时间的上限，优选为60秒，更优选为40秒。当上述等离子体处理时间不满足上述下限时，抗蚀剂图案R的灰化量变得不充分，可能无法充分地除去非电解镀层11a表面的污垢。反之，当上述等离子体处理时间超过上述上限时，等离子体处理时间不必要地变长，存在制造成本升高的可能性、在非电解镀层11a的表面形成烧焦、伤痕等的可能性。
作为上述等离子体处理中的等离子体输出的下限，优选为400W，更优选为500W。另一方面，作为上述等离子体输出的上限，优选为1000W，更优选为800W。当上述等离子体输出不满足上述下限时，抗蚀剂图案R的灰化量变得不充分，可能无法充分地除去非电解镀层11a表面的污垢。反之，当上述等离子体输出超过上述上限时，存在制造成本升高的可能性、在非电解镀层11a的表面形成烧焦、伤痕等的可能性。
(电镀工序)
在上述电镀工序中，如图2E所示，在利用上述等离子体处理工序进行了等离子体处理后的非电解镀层11a的表面层叠电镀层11b。在上述电镀工序中，在非电解镀层11a的表面中的抗蚀剂图案R的非层叠区域(与抗蚀剂图案R的开口对应的区域)层叠电镀层11b。
作为上述电镀工序使用的金属，可列举铜、镍、银等，其中优选导电性高，比较廉价，并且在非电解镀层11a的主要成分为铜的情况下能得到与非电解镀层11a的高紧贴性的铜。在上述电镀工序中使用的金属为铜的情况下，在上述电镀工序中，从比较廉价且容易调节电镀层11b的厚度等的观点出发，优选进行使用了包含添加剂的硫酸铜电镀液的电镀。通常，包含添加剂的硫酸铜电镀液存在多个微型孔隙，在镀敷金属的再结晶过程中容易形成由上述微型孔隙引起的巨大的孔隙。然而，该印刷配线板的制造方法通过如后所述减小上述电镀工序中的初始电流密度，能够抑制镀敷金属的再结晶化，能够充分地抑制由上述微型孔隙引起的巨大的孔隙的形成。
作为上述电镀工序中的初始电流密度的下限，优选为0.003A/m2，更优选为0.005A/m2。另一方面，作为上述初始电流密度的上限，优选为0.015A/m2，更优选为0.012A/m2。当上述初始电流密度不满足上述下限时，结晶粒径大的层变薄，无法充分地抑制镀敷金属的再结晶化，孔隙抑制效果可能变得不充分。而且，当上述初始电流密度不满足上述下限时，为了得到规定的厚度而花费时间，生产性可能会下降。反之，当上述初始电流密度超过上述上限时，电镀初期的镀敷金属的结晶粒径变得不充分，存在该镀敷金属的再结晶化被促进而在与非电解镀层11a之间的界面容易形成孔隙的可能性、难以将电镀层11b形成为均匀的厚度的可能性。
作为上述电镀工序后的非电解镀层11a与电镀层11b之间的界面的孔隙密度、孔隙的最大面积及每单位长度(μm)的连续孔隙相对于全部孔隙的存在率，与图1的印刷配线板中的非电解镀层11a与电镀层11b之间的界面的孔隙密度、孔隙的最大面积及每单位长度(μm)的连续孔隙相对于全部孔隙的存在率同样。
(除去工序)
在上述除去工序中，如图2F所示，在上述电镀工序后，将抗蚀剂图案R、以及种子层11c及非电解镀层11a的与抗蚀剂图案R在俯视观察下重叠的区域除去。
在上述除去工序中，首先通过将抗蚀剂图案R从非电解镀层11a剥离而除去抗蚀剂图案R。具体而言，通过使具有基膜1、种子层11c、非电解镀层11a、电镀层11b及抗蚀剂图案R的上述电镀工序后的层叠体浸渍在剥离液中，从而利用剥离液使抗蚀剂图案R膨胀。由此，在抗蚀剂图案R与非电解镀层11a之间产生斥力，抗蚀剂图案R从非电解镀层11a剥离。作为该剥离液，可以使用公知的剥离液。
接下来，在上述除去工序中，通过蚀刻将由于抗蚀剂图案R的剥离而露出的非电解镀层11a的露出部分及与该露出部分重叠的种子层11c除去。该蚀刻使用对形成种子层11c及非电解镀层11a的金属进行浸蚀的蚀刻液。通过该种子层11c及非电解镀层11a的除去，在基膜1的一面上形成多个配线部11。该印刷配线板的制造方法如上所述抑制非电解镀层11a与电镀层11b之间的界面的孔隙的产生，因此上述除去工序中使用的剥离液、蚀刻液等难以浸透于非电解镀层11a与电镀层11b之间的界面。因此，该印刷配线板的制造方法即使在形成了细间距的配线部11的情况下，也难以产生由于上述剥离液、蚀刻液等为起因而电镀层11b从非电解镀层11a的表面剥离的情况。
[其他的实施方式]
应考虑的是本次公开的实施方式在全部的点上为例示而不是限制性内容。本发明的范围没有限定为上述实施方式的结构，由权利要求书所公示，并意图包含与权利要求书等同的意思及范围内的全部变更。
例如在上述实施方式中说明了在基膜的一面上层叠导电图案的结构，但是该印刷配线板也可以在基膜的两面层叠一对导电图案。而且，该印刷配线板的制造方法也可以在基膜的两面形成一对导电图案。
上述配线部也可以不必具有种子层。例如上述配线部也可以具有在基膜的一面上直接层叠的非电解镀层和在该非电解镀层上层叠的电镀层。而且，即使在上述配线部具有上述种子层的情况下，该种子层也可以通过粘结剂而层叠于基膜的一面。
实施例
以下，通过实施例更详细地说明本发明，但是本发明没有限定为这些实施例。
[No.1]
准备了由平均厚度25μm的聚酰亚胺膜(钟化株式会社(KANEKA CORPORATION)制“APICAL(注册商标)NPI”)构成的基膜。在该基膜的一面上通过半加成法形成了包含平行地配置的多个(1000根)配线部的导电图案。具体而言，首先，将在水中分散有铜纳米颗粒的铜纳米颗粒分散液向基膜的一面涂布，进行烧制，由此在基膜的一面上层叠了由铜纳米颗粒的烧结体构成的平均厚度为0.3μm的种子层(种子层层叠工序)。接下来，对于通过上述种子层层叠工序层叠的种子层的表面的大致整面实施无电解镀铜，层叠了平均厚度为0.25μm的非电解镀层(非电解镀工序)。接下来，在非电解镀层的表面的大致整面上通过丙烯系干膜抗蚀剂的热压接而层叠了光致抗蚀剂膜之后，使用光掩模选择性地对上述光致抗蚀剂膜进行曝光，由此在上述光致抗蚀剂膜形成溶解于显影液的部分和不溶解于显影液的部分，使用显影液对上述光致抗蚀剂膜的溶解性高的部分进行冲洗，从而形成了具有与多个配线部的形成区域对应的开口的抗蚀剂图案(抗蚀剂图案形成工序)。
接下来，对于通过上述抗蚀剂图案形成工序形成的抗蚀剂图案及从该抗蚀剂图案的开口露出的非电解镀层的表面，使用顶瑞机械(Top Range Machinery)公司制的真空等离子体装置，通过以下的条件实施了等离子体处理(等离子体处理工序)。
等离子体方式：微波等离子体
气体：O2、CF4、N2混合气体
气体流量：O2：CF4：N2＝2000mL/L：200mL/L：2mL/L
腔室内压力：80Pa
等离子体输出：500W
等离子体处理时间：30秒
在上述等离子体处理工序中，在抗蚀剂图案的表面的一部分覆盖具有灰化耐性的带并对上述抗蚀剂图案进行了灰化。在任意的5个点处测定带的覆盖区域中的抗蚀剂图案的表面与带的非覆盖区域中的抗蚀剂图案的表面的高度之差，通过算出该测定值的平均值而求出了基于上述等离子体处理工序的抗蚀剂图案的灰化量[nm]。其测定结果如表1所示。
接下来，对上述等离子体处理工序后的非电解镀层的表面实施电镀铜，由此层叠了平均厚度为10μm的电镀层(电镀工序)。
上述电镀以下述的条件进行。
电镀液的组成：五水硫酸铜100g/L、硫酸180g/L、氯50mg/L、添加剂(RF-MU(JCU公司制)10mL/L、RF-B(JCU公司制)0.75mL/L)
初始电流密度：0.005A/m2
电镀液温度：25℃
阳极：不溶性阳极
接下来，在上述电镀工序后使用剥离液将抗蚀剂图案除去，进而通过蚀刻将由于抗蚀剂图案的剥离而露出的非电解镀层的露出部分及与该露出部分重叠的种子层除去(除去工序)，制造了No.1的印刷配线板。No.1的印刷配线板的多个配线部的平均宽度及平均间隔如表1所示。
(孔隙密度)
使用扫描型电子显微镜(SEM)拍摄印刷配线板的配线部的厚度方向的任意的10个点的剖面照片，从上述的剖面照片中切出非电解镀层与电镀层之间的界面的4μm的区域，使用GNU图像处理程序(ImageManipulation Program)以孔隙成为黑色的方式进行了二值化。进而，在得到的明亮度的柱状图中将对象像素进行计数，算出了各剖面照片中的孔隙密度[μm2/μm]。此外，通过求出10个点的剖面照片的孔隙密度的平均值而作为No.1的孔隙密度。该孔隙密度如表1所示。而且，No.1的非电解镀层与电镀层之间的界面的二值化图如图3所示。
(孔隙的最大面积)
求出了上述10个点的剖面照片中的孔隙的最大面积[μm2]。该孔隙的最大面积如表1所示。需要说明的是，在本实施例中，在多个孔隙连续地形成1个连续孔隙的情况下，将该连续孔隙的面积作为1个孔隙面积。
[No.2～No.6]
除了上述等离子体处理工序中的等离子体处理时间、上述电镀工序中的初始电流密度、多个配线部的平均宽度及平均间隔如表1所示以外，与No.1同样地制造了No.2～No.6的印刷配线板。No.2～No.6的抗蚀剂图案的灰化量、孔隙密度及孔隙的最大面积如表1所示。而且，No.2的非电解镀层与电镀层之间的界面的二值化图如图4所示。
[No.7]
除了上述等离子体处理工序中的气体流量及等离子体输出如以下所示以外，与No.2同样地制造了No.7的印刷配线板。No.7的抗蚀剂图案的灰化量、孔隙密度及孔隙的最大面积如表1所示。
气体流量：O2：CF4：N2＝1900mL/L：300mL/L：2mL/L
等离子体输出：800W
[No.8]
除了上述等离子体处理工序中的等离子体处理时间、上述电镀工序中的初始电流密度、多个配线部的平均宽度及平均间隔如表1所示以外，与No.1同样地制造了No.8的印刷配线板。No.8的抗蚀剂图案的灰化量、孔隙密度及孔隙的最大面积如表1所示。而且，No.8的非电解镀层与电镀层之间的界面的二值化图如图5所示。
[No.9]
除了上述等离子体处理工序中的气体流量及等离子体输出如以下所示以外，与No.2同样地制造了No.9的印刷配线板。No.9的抗蚀剂图案的灰化量、孔隙密度及孔隙的最大面积如表1所示。
气体流量：O2：CF4：N2＝1900mL/L：300mL/L：2mL/L
等离子体输出：1100W
[No.10]
除了取代上述等离子体处理工序而对非电解镀层的表面实施了碱处理以外，与No.1同样地制造了No.10的印刷配线板。上述碱处理通过在40℃的环境下使20g/L的氢氧化钠水溶液与非电解镀层的表面接触1分钟来进行。No.10的孔隙密度及孔隙的最大面积如表1所示。
[参考例]
[No.11]
除了上述等离子体处理工序中的等离子体处理时间、上述电镀工序中的初始电流密度、多个配线部的平均宽度及平均间隔如表1所示以外，与No.1同样地制造了No.11的印刷配线板。No.11的抗蚀剂图案的灰化量、孔隙密度及孔隙的最大面积如表1所示。
[表1]
<印刷配线板的品质>
(剥离率)
将No.1～No.11的印刷配线板分别制造各10个，确认了各印刷配线板的非电解镀层与电镀层之间的剥离的有无。在即使多个配线部的一部分存在剥离的情况下也评价为存在剥离。算出了各印刷配线板的相对于采样数(10个)的存在剥离的采样的个数作为剥离率。该算出结果如表2所示。
(非电解镀层表面的品质)
关于上述各10个的印刷配线板，以目视来确认等离子体处理工序或碱处理工序后的非电解镀层的表面，按照以下的基准评价了非电解镀层表面的品质。其评价结果如表2所示。
A：在非电解镀层的表面未视觉辨认到烧焦、伤痕、溶解等的劣化。
B：在非电解镀层的表面视觉辨认到烧焦、伤痕、溶解等的劣化。
[表2]
/>
<评价结果>
如表1及表2所示，孔隙密度为0.01μm2/μm以下的No.1～No.7、No.9的非电解镀层与电镀层之间的剥离率被抑制成0％。其中，等离子体处理工序中的抗蚀剂图案的灰化量为60nm以上且300nm以下的No.1～No.7的非电解镀层表面的品质良好。需要说明的是，孔隙密度为0.014μm2/μm的No.10的剥离率为10％，相对于此，多个配线部的配线宽度及配线间隔都设为20μm的No.11的孔隙密度与No.10相同，另一方面，剥离率为0％。这表示当多个配线部配置成细间距时，非电解镀层与电镀层之间的紧贴性容易变得不充分，为了将非电解镀层与电镀层之间牢固地紧贴而需要控制两者的界面的孔隙密度。而且，在No.8及No.11中，灰化量及初始电流密度都相同，相对于此，No.8的孔隙密度比No.11的孔隙密度增大。这表示当配线部配置成细间距时，在非电解镀层与电镀层之间的界面容易产生孔隙的情况。
标号说明
1 基膜 2 导电图案
11 配线部 11a 非电解镀层 11b 电镀层
11c 种子层
R 抗蚀剂图案。

Claims (6)

1.一种印刷配线板，具备：
基膜，具有绝缘性；及
导电图案，层叠于上述基膜的至少一面，包含平行地配置的多个配线部，
上述多个配线部的平均宽度为5μm以上且15μm以下，
上述多个配线部具有种子层、层叠于上述种子层的非电解镀层和层叠于上述非电解镀层的电镀层，所述种子层层叠于上述基膜的上述一面，
上述多个配线部的厚度方向剖面中的上述非电解镀层与上述电镀层之间的界面的孔隙密度为0.01μm2/μm以下。
2.根据权利要求1所述的印刷配线板，其中，
在上述界面形成的孔隙的最大面积为0.01μm2以下。
3.根据权利要求1或2所述的印刷配线板，其中，
上述多个配线部的平均间隔为5μm以上且15μm以下。
4.根据权利要求1或2所述的印刷配线板，其中，
上述非电解镀层及上述电镀层的主要成分为铜。
5.一种印刷配线板的制造方法，其中，
所述印刷配线板的制造方法包括如下形成工序：利用半加成法在具有绝缘性的基膜的至少一面上形成包含平行地配置的多个配线部的导电图案，
上述形成工序包括如下工序：
在上述基膜的上述一面层叠种子层的层叠工序；
在上述种子层的表面层叠非电解镀层的非电解镀工序；
在由上述非电解镀工序形成的非电解镀层的表面形成具有上述多个配线部的反转形状的抗蚀剂图案的抗蚀剂图案形成工序；
对上述抗蚀剂图案形成工序后的上述非电解镀层及上述抗蚀剂图案的表面进行等离子体处理的等离子体处理工序；及
对上述等离子体处理工序后的上述非电解镀层的表面进行电镀的电镀工序，
上述多个配线部的平均宽度为5μm以上且15μm以下，
上述多个配线部具有种子层、层叠于上述种子层的非电解镀层和层叠于上述非电解镀层的电镀层，所述种子层层叠于上述基膜的上述一面，
基于上述等离子体处理工序的上述抗蚀剂图案的灰化量为60nm以上且300nm以下，
上述多个配线部的厚度方向剖面中的上述非电解镀层与上述电镀层之间的界面的孔隙密度为0.01μm2/μm以下。
6.根据权利要求5所述的印刷配线板的制造方法，其中，
上述电镀工序中的初始电流密度为0.003A/m2以上且0.015A/m2以下。
CN201980030539.2A 2018-05-11 2019-03-07 印刷配线板及印刷配线板的制造方法 Active CN112106451B (zh)

Applications Claiming Priority (3)

Application Number Priority Date Filing Date Title
JP2018092173A JP7063101B2 (ja) 2018-05-11 2018-05-11 プリント配線板及びプリント配線板の製造方法
JP2018-092173 2018-05-11
PCT/JP2019/008989 WO2019216012A1 (ja) 2018-05-11 2019-03-07 プリント配線板及びプリント配線板の製造方法

Publications (2)

Publication Number Publication Date
CN112106451A CN112106451A (zh) 2020-12-18
CN112106451B true CN112106451B (zh) 2024-05-31

Family

ID=68467928

Family Applications (1)

Application Number Title Priority Date Filing Date
CN201980030539.2A Active CN112106451B (zh) 2018-05-11 2019-03-07 印刷配线板及印刷配线板的制造方法

Country Status (4)

Country Link
US (1) US11304309B2 (zh)
JP (1) JP7063101B2 (zh)
CN (1) CN112106451B (zh)
WO (1) WO2019216012A1 (zh)

Families Citing this family (8)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US20230050814A1 (en) * 2020-07-08 2023-02-16 Sumitomo Electric Industries, Ltd. Flexible printed wiring board and method of manufacturing the same
CN116209791A (zh) * 2020-09-11 2023-06-02 株式会社力森诺科 制造配线基板的方法及配线基板
CN116323183A (zh) * 2020-10-09 2023-06-23 住友电气工业株式会社 印刷电路用基材、印刷电路以及印刷电路用基材的制造方法
JP2022119619A (ja) * 2021-02-04 2022-08-17 新光電気工業株式会社 配線基板及びその製造方法
JP2023012708A (ja) * 2021-07-14 2023-01-26 イビデン株式会社 プリント配線板の製造方法およびその方法の実施に用いられるコーティングシステム
JPWO2023189744A1 (zh) * 2022-03-29 2023-10-05
JPWO2023243500A1 (zh) * 2022-06-14 2023-12-21
WO2023243501A1 (ja) * 2022-06-14 2023-12-21 住友電気工業株式会社 プリント配線板

Citations (11)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP2000080496A (ja) * 1998-09-03 2000-03-21 Ebara Corp 微細孔および／または微細溝を有する基材の孔埋めめっき方法
JP2003045871A (ja) * 2001-07-26 2003-02-14 Shinko Electric Ind Co Ltd 配線パターンの形成方法
JP2003318544A (ja) * 2002-04-22 2003-11-07 Toppan Printing Co Ltd 多層配線基板およびその製造方法
CN101965106A (zh) * 2009-07-24 2011-02-02 揖斐电株式会社 印刷电路板的制造方法
JP2011124315A (ja) * 2009-12-09 2011-06-23 Sumitomo Electric Printed Circuit Inc フレキシブルプリント配線板、フレキシブルプリント配線板の製造方法、フレキシブルプリント配線板を備える電子機器
CN102893709A (zh) * 2010-05-26 2013-01-23 住友电木株式会社 附有镀金金属微细图案的基材的制造方法、附有镀金金属微细图案的基材、印刷配线板、内插板及半导体装置
CN103068155A (zh) * 2011-10-21 2013-04-24 株式会社藤仓 柔性印刷基板及其制造方法
CN105612821A (zh) * 2013-10-09 2016-05-25 日立化成株式会社 多层配线基板的制造方法
CN106304668A (zh) * 2016-10-31 2017-01-04 安捷利电子科技（苏州）有限公司 一种采用增强型半加成法制作印制线路板的制作方法
CN106793576A (zh) * 2016-12-27 2017-05-31 江门崇达电路技术有限公司 一种pcb中盲孔的填孔方法
JP2017103350A (ja) * 2015-12-02 2017-06-08 イビデン株式会社 プリント配線板及びその製造方法

Family Cites Families (8)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP4269746B2 (ja) 2002-04-02 2009-05-27 凸版印刷株式会社 プリント配線板の製造方法、プリント配線板および半導体パッケージ
US20070048447A1 (en) * 2005-08-31 2007-03-01 Alan Lee System and method for forming patterned copper lines through electroless copper plating
JP2004315889A (ja) * 2003-04-16 2004-11-11 Ebara Corp 半導体基板のめっき方法
JP6057641B2 (ja) * 2012-09-20 2017-01-11 新光電気工業株式会社 配線基板及びその製造方法
KR101482429B1 (ko) * 2013-08-12 2015-01-13 삼성전기주식회사 인쇄회로기판 및 그 제조방법
WO2017029973A1 (ja) * 2015-08-17 2017-02-23 住友電気工業株式会社 プリント配線板及び電子部品
CN107926116B (zh) * 2015-08-17 2020-07-24 住友电气工业株式会社 印刷线路板和电子部件
US10889086B2 (en) * 2017-08-14 2021-01-12 Sumitomo Electric Industries, Ltd. Resin film, substrate for printed wiring board, and printed wiring board

Patent Citations (11)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP2000080496A (ja) * 1998-09-03 2000-03-21 Ebara Corp 微細孔および／または微細溝を有する基材の孔埋めめっき方法
JP2003045871A (ja) * 2001-07-26 2003-02-14 Shinko Electric Ind Co Ltd 配線パターンの形成方法
JP2003318544A (ja) * 2002-04-22 2003-11-07 Toppan Printing Co Ltd 多層配線基板およびその製造方法
CN101965106A (zh) * 2009-07-24 2011-02-02 揖斐电株式会社 印刷电路板的制造方法
JP2011124315A (ja) * 2009-12-09 2011-06-23 Sumitomo Electric Printed Circuit Inc フレキシブルプリント配線板、フレキシブルプリント配線板の製造方法、フレキシブルプリント配線板を備える電子機器
CN102893709A (zh) * 2010-05-26 2013-01-23 住友电木株式会社 附有镀金金属微细图案的基材的制造方法、附有镀金金属微细图案的基材、印刷配线板、内插板及半导体装置
CN103068155A (zh) * 2011-10-21 2013-04-24 株式会社藤仓 柔性印刷基板及其制造方法
CN105612821A (zh) * 2013-10-09 2016-05-25 日立化成株式会社 多层配线基板的制造方法
JP2017103350A (ja) * 2015-12-02 2017-06-08 イビデン株式会社 プリント配線板及びその製造方法
CN106304668A (zh) * 2016-10-31 2017-01-04 安捷利电子科技（苏州）有限公司 一种采用增强型半加成法制作印制线路板的制作方法
CN106793576A (zh) * 2016-12-27 2017-05-31 江门崇达电路技术有限公司 一种pcb中盲孔的填孔方法

Also Published As

Publication number Publication date
CN112106451A (zh) 2020-12-18
WO2019216012A1 (ja) 2019-11-14
US20210153358A1 (en) 2021-05-20
JP7063101B2 (ja) 2022-05-09
JP2019197851A (ja) 2019-11-14
US11304309B2 (en) 2022-04-12

Similar Documents

Publication Publication Date Title
CN112106451B (zh) 印刷配线板及印刷配线板的制造方法
CN110088361B (zh) 表面处理铜箔以及覆铜层叠板
JP4592936B2 (ja) 電子回路用銅箔及び電子回路の形成方法
CN106304668B (zh) 一种采用增强型半加成法制作印制线路板的制作方法
KR101412795B1 (ko) 전자 회로용 압연 동박 또는 전해 동박 및 이들을 사용한 전자 회로의 형성 방법
JP6826197B2 (ja) プリント配線板及びその製造方法
US11653453B2 (en) Electroless and electrolytic deposition process for forming traces on a catalytic laminate
JP6665990B2 (ja) 高周波プリント配線板用基材、高周波プリント配線板、高周波プリント配線板用基材の製造方法及び高周波プリント配線板の製造方法
EP2413674A2 (en) Printed circuit board and method of manufacturing the same
JP5248684B2 (ja) 電子回路及びその形成方法並びに電子回路形成用銅張積層板
WO2010074054A1 (ja) 電子回路の形成方法
JP2023014235A (ja) プリント配線板用基材、プリント配線板用基材の製造方法およびプリント配線板
WO2020195526A1 (ja) プリント配線板及びプリント配線板の製造方法
WO2012132572A1 (ja) 銅キャリア付銅箔、同銅箔の製造方法、電子回路用銅箔、同銅箔の製造方法及び電子回路の形成方法
JP6098118B2 (ja) 多層プリント配線板およびその製造方法
US20240098889A1 (en) Printed circuit board and method of manufacturing printed circuit board
CN111512710A (zh) 印刷线路板用基材和印刷线路板
JP5043154B2 (ja) 電子回路用銅箔及び電子回路の形成方法
US20230199960A1 (en) Printed wiring board
JP2010287862A (ja) プリント配線基板の製造方法
JP2010199530A (ja) 印刷回路基板及びその製造方法
JP2016012634A (ja) 多層プリント配線板およびその製造方法
TW202214051A (zh) 鍍銅積層體及其製造方法
TW202219319A (zh) 鍍銅積層體及其製造方法
CN114073170A (zh) 柔性印刷布线板及其制造方法

Legal Events

Date Code Title Description
PB01 Publication
PB01 Publication
SE01 Entry into force of request for substantive examination
SE01 Entry into force of request for substantive examination
GR01 Patent grant
GR01 Patent grant