CN112102768B - Goa电路及显示面板 - Google Patents
Goa电路及显示面板 Download PDFInfo
- Publication number
- CN112102768B CN112102768B CN202011103902.XA CN202011103902A CN112102768B CN 112102768 B CN112102768 B CN 112102768B CN 202011103902 A CN202011103902 A CN 202011103902A CN 112102768 B CN112102768 B CN 112102768B
- Authority
- CN
- China
- Prior art keywords
- thin film
- film transistor
- node
- scanning signal
- signal
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Active
Links
- 239000003990 capacitor Substances 0.000 claims abstract description 32
- 230000000087 stabilizing effect Effects 0.000 claims abstract description 11
- 239000010409 thin film Substances 0.000 claims description 151
- 230000000694 effects Effects 0.000 abstract description 9
- 230000002411 adverse Effects 0.000 abstract description 3
- 230000001808 coupling effect Effects 0.000 abstract description 3
- 230000000737 periodic effect Effects 0.000 abstract description 3
- 238000000034 method Methods 0.000 description 9
- 238000010586 diagram Methods 0.000 description 6
- 101000805729 Homo sapiens V-type proton ATPase 116 kDa subunit a 1 Proteins 0.000 description 4
- 101000854879 Homo sapiens V-type proton ATPase 116 kDa subunit a 2 Proteins 0.000 description 4
- 101000854873 Homo sapiens V-type proton ATPase 116 kDa subunit a 4 Proteins 0.000 description 4
- 102100020737 V-type proton ATPase 116 kDa subunit a 4 Human genes 0.000 description 4
- 230000000630 rising effect Effects 0.000 description 3
- 238000005516 engineering process Methods 0.000 description 2
- 230000002159 abnormal effect Effects 0.000 description 1
- 230000009286 beneficial effect Effects 0.000 description 1
- 238000004364 calculation method Methods 0.000 description 1
- 230000007812 deficiency Effects 0.000 description 1
- 238000007667 floating Methods 0.000 description 1
- 239000011521 glass Substances 0.000 description 1
- 238000004519 manufacturing process Methods 0.000 description 1
- 238000012986 modification Methods 0.000 description 1
- 230000004048 modification Effects 0.000 description 1
- 238000006467 substitution reaction Methods 0.000 description 1
- 239000000758 substrate Substances 0.000 description 1
Images
Classifications
-
- G—PHYSICS
- G09—EDUCATION; CRYPTOGRAPHY; DISPLAY; ADVERTISING; SEALS
- G09G—ARRANGEMENTS OR CIRCUITS FOR CONTROL OF INDICATING DEVICES USING STATIC MEANS TO PRESENT VARIABLE INFORMATION
- G09G3/00—Control arrangements or circuits, of interest only in connection with visual indicators other than cathode-ray tubes
- G09G3/20—Control arrangements or circuits, of interest only in connection with visual indicators other than cathode-ray tubes for presentation of an assembly of a number of characters, e.g. a page, by composing the assembly by combination of individual elements arranged in a matrix no fixed position being assigned to or needed to be assigned to the individual characters or partial characters
Landscapes
- Engineering & Computer Science (AREA)
- Physics & Mathematics (AREA)
- Computer Hardware Design (AREA)
- General Physics & Mathematics (AREA)
- Theoretical Computer Science (AREA)
- Control Of Indicators Other Than Cathode Ray Tubes (AREA)
- Liquid Crystal Display Device Control (AREA)
Abstract
本申请提供一种GOA电路及显示面板，该GOA电路在正反扫描模块将第一节点和第二节点的电位上拉至第一电位后，在第一电容的自举作用下将第一节点和第二节点的电位由第一电位继续上拉至第二电位，然后第二节点的电位在上拉模块的自举作用下由第二电位最终上拉至第三电位，且稳压模块200能使第二节点的电位保持在第三电位，从而提高了上拉模块的开启电压，能有效减少扫描信号的下降时间和上升时间，提高了电路的稳定性。另外，第一电容用于自举的控制端是上一级的扫描信号这种单脉冲信号，与上一级的时钟信号这种周期脉冲信号相比，在本级扫描信号输出后就不会使第一电容周期性地对第一节点产生耦合效应，避免对电路的稳定性产生不利影响。
Description
技术领域
本申请涉及显示技术领域，尤其涉及一种GOA电路及显示面板。
背景技术
GOA(Gate Driver On Array)技术是将显示面板的栅极驱动电路集成在玻璃基板上，形成对显示面板的扫描驱动，GOA技术能减少外接IC的绑定(bonding)工序，降低产品成本，适合制作窄边框显示产品。
对于大尺寸、高分辨率的显示面板而言，由于像素的充电时间较短，因此GOA电路的输出波形的下降时间必须尽可能短，一旦下降时间较长，将会导致像素的开关薄膜晶体管不能及时关闭，造成严重的充电不足，从而使得数据电压难以存储在存储电容中，由此导致数据错冲，显示面板出现画面异常现象。
发明内容
为了减少GOA电路的输出波形的下降时间，本申请提供一种GOA电路，该GOA电路包括N个级联的GOA单元，N为正整数，每一级所述GOA单元包括：正反扫描模块、稳压模块、第一电容、上拉模块和下拉模块；其中，
所述稳压模块连接第一节点和第二节点，用于使所述第一节点的电位不高于所述第二节点的电位。
所述正反扫描模块接入正向扫描信号和反向扫描信号，并连接第N-2级GOA单元的扫描信号G(N-2)、第N+2级GOA单元的扫描信号G(N+2)和第一节点，用于在第N-2级GOA单元的扫描信号G(N-2)或第N+2级GOA单元的扫描信号G(N+2)的控制下，利用所述正向扫描信号或所述反向扫描信号将所述第一节点和所述第二节点的电位上拉至第一电位。
所述第一电容的一端连接所述第一节点，另一端连接第N-1级GOA单元的扫描信号G(N-1)，用于在第N-1级GOA单元的扫描信号G(N-1)的控制下，将所述第一节点和所述第二节点的电位由所述第一电位上拉至第二电位；
所述上拉模块接入第N条时钟信号CK(N)，并连接所述第二节点和第N级GOA单元的扫描信号G(N)，用于在所述第二节点的控制下，将第N条时钟信号CK(N)输出为第N级GOA单元的扫描信号G(N)，并将所述第二节点的电位由所述第二电位上拉至第三电位。
所述下拉模块接入第N-2条时钟信号CK(N-2)、第N+2条时钟信号CK(N+2)、所述正向扫描信号、所述反向扫描信号、恒压高电位和恒压低电位，并连接所述第一节点、所述第二节点和第N级GOA单元的扫描信号G(N)，用于在第N-2条时钟信号CK(N-2)、第N+2条时钟信号CK(N+2)、所述正向扫描信号和所述反向扫描信号的控制下，将所述第一节点的电位下拉至恒压低电位。
在一些实施例中，所述正反扫描模块包括第一薄膜晶体管和第二薄膜晶体管；所述第一薄膜晶体管的栅极连接第N-2级GOA单元的扫描信号G(N-2)，源极接入所述正向扫描信号，漏极连接所述第一节点；所述第二薄膜晶体管的栅极连接第N+2级GOA单元的扫描信号G(N+2)，源极接入所述反向扫描信号，漏极连接所述第一节点。
在一些实施例中，所述下拉模块包括第四薄膜晶体管、第五薄膜晶体管、第六薄膜晶体管、第八薄膜晶体管、第十薄膜晶体管和第十一薄膜晶体管；所述第五薄膜晶体管的栅极接入所述正向扫描信号，源极接入第N+2条时钟信号CK(N+2)，漏极连接所述第八薄膜晶体管的栅极；所述第六薄膜晶体管的栅极接入所述反向扫描信号，源极接入第N-2条时钟信号CK(N-2)，漏极连接所述第八薄膜晶体管的栅极；所述第八薄膜晶体管的源极接入恒压高电位，漏极连接第三节点；所述第四薄膜晶体管、所述第十薄膜晶体管和所述第十一薄膜晶体管的栅极均连接所述第三节点，源极均接入恒压低电位，所述第十一薄膜晶体管的漏极连接所述第一节点，所述第十薄膜晶体管的漏极连接所述第二节点，所述第四薄膜晶体管的漏极连接第N级GOA单元的扫描信号G(N)。
在一些实施例中，所述稳压模块包括第七薄膜晶体管，所述第七薄膜晶体管的栅极和漏极短接并连接所述第一节点，源极连接所述第二节点。
在一些实施例中，所述上拉模块包括第三薄膜晶体管，所述第三薄膜晶体管的栅极连接所述第二节点，源极接入第N条时钟信号CK(N)，漏极连接第N级GOA单元的扫描信号G(N)。
在一些实施例中，每一级所述GOA单元还包括下拉控制模块和第二电容，所述下拉控制模块包括第九薄膜晶体管，所述第九薄膜晶体管的栅极连接所述第一节点，源极连接所述第三节点，漏极接入恒压低电位；所述第二电容的一端连接所述第二节点，另一端接入恒压低电位。
在一些实施例中，每一级所述GOA单元还包括复位模块，所述复位模块包括第十二薄膜晶体管，所述第十二薄膜晶体管的栅极和源极均接入复位信号，漏极连接所述第二节点。
在一些实施例中，在第一级和第二级所述GOA单元中，所述第一薄膜晶体管的栅极接入第一起始信号；在倒数第二级和最后一级所述GOA单元中，所述第二薄膜晶体管的栅极接入第二起始信号；其中，所述第一起始信号和所述第二起始信号为电位相反的信号。
在一些实施例中，第N-1条时钟信号CK(N-1)、第N条时钟信号CK(N)、第N+1条时钟信号CK(N+1)、第N+2条时钟信号CK(N+2)为连续且周期相同的脉冲信号，且占空比均为1/4。
另一方面，本申请还提供一种显示面板，该显示面板包括如上所述的GOA电路。
本申请提供的GOA电路及显示面板中，该GOA电路在正反扫描模块将第一节点和第二节点的电位上拉至第一电位后，在第一电容的自举作用下将第一节点和第二节点的电位由第一电位继续上拉至第二电位，然后第二节点的电位在上拉模块的自举作用下由第二电位最终上拉至第三电位，且稳压模块能使第二节点的电位保持在第三电位，从而提高了上拉模块的开启电压，有效减少了扫描信号的上升时间，并且，上拉模块的开启电压能在下拉过程保持较高电位，因此使下拉过程更加迅速，有效减少了扫描信号的下降时间，提高了GOA电路的稳定性。另外，第一电容用于自举的控制端接入的是上一级GOA单元的扫描信号这种单脉冲信号，与接入上一级GOA单元的时钟信号这种周期脉冲信号相比，在本级扫描信号输出后就不会使第一电容周期性地对第一节点产生耦合效应，避免对GOA电路的稳定性产生不利影响。
附图说明
下面结合附图，通过对本申请的具体实施方式详细描述，将使本申请的技术方案及其它有益效果显而易见。
图1为本申请实施例提供的GOA电路的结构示意图。
图2为本申请实施例提供的GOA电路的时序示意图。
图3为本申请实施例提供的显示面板的结构示意图。
具体实施方式
下面将结合本申请实施例中的附图，对本申请实施例中的技术方案进行清楚、完整地描述。显然，所描述的实施例仅仅是本申请一部分实施例，而不是全部的实施例。基于本申请中的实施例，本领域技术人员在没有作出创造性劳动前提下所获得的所有其他实施例，都属于本申请保护的范围。
本申请所有实施例为区分薄膜晶体管除栅极之外的两极，将其中一极称为源极，另一极称为漏极。由于薄膜晶体管的源极和漏极是对称的，因此其源极和漏极是可以互换的。按附图中的形态规定薄膜晶体管的中间端为栅极、信号输入端为源极、信号输出端为漏极。此外，本申请所有实施例采用的薄膜晶体管可以包括P型和/或N型晶体管两种，其中，P型薄膜晶体管在栅极为低电位时打开，在栅极为高电位时关闭；N型薄膜晶体管在栅极为高电位时打开，在栅极为低电位时关闭。
图1为本申请实施例提供的GOA电路的结构示意图，如图1所示，该GOA电路包括N个级联的GOA单元，N为正整数，每一级GOA单元包括：正反扫描模块100、稳压模块200、第一电容C1、上拉模块300和下拉模块400；其中：
稳压模块200连接第一节点Q1和第二节点Q2，用于使第一节点Q1的电位不高于第二节点Q2的电位。
正反扫描模块100接入正向扫描信号U2D和反向扫描信号D2U，并连接第N-2级GOA单元的扫描信号G(N-2)、第N+2级GOA单元的扫描信号G(N+2)和第一节点Q1，用于在第N-2级GOA单元的扫描信号G(N-2)或第N+2级GOA单元的扫描信号G(N+2)的控制下，利用正向扫描信号U2D或反向扫描信号D2U将第一节点Q1和第二节点Q2的电位上拉至第一电位V1。
第一电容C1的一端连接第一节点Q1，另一端连接第N-1级GOA单元的扫描信号G(N-1)，用于在第N-1级GOA单元的扫描信号G(N-1)的控制下，将第一节点Q1和第二节点Q2的电位由第一电位V1上拉至第二电位V2。
上拉模块300接入第N条时钟信号CK(N)，并连接第二节点Q2和第N级GOA单元的扫描信号G(N)，用于在第二节点Q2的控制下，将第N条时钟信号CK(N)输出为第N级GOA单元的扫描信号G(N)，并将第二节点Q2的电位由第二电位V2上拉至第三电位V3。
下拉模块400接入第N-2条时钟信号CK(N-2)、第N+2条时钟信号CK(N+2)、正向扫描信号U2D、反向扫描信号D2U、恒压高电位VGH和恒压低电位VGL，并连接第一节点Q1、第二节点Q2和第N级GOA单元的扫描信号G(N)，用于在第N-2条时钟信号CK(N-2)、第N+2条时钟信号CK(N+2)、正向扫描信号U2D和反向扫描信号D2U的控制下，将第一节点Q1的电位下拉至恒压低电位VGL。
本申请提供的GOA电路在正反扫描模块100将第一节点Q1和第二节点Q2的电位上拉至第一电位V1(一般为正向扫描信号U2D或反向扫描信号D2U的高电位，即恒压高电位VGH)后，由第一电容C1的自举作用将第一节点和第二节点的电位由第一电位V1继续上拉至第二电位V2，然后第二节点的电位在上拉模块300的自举作用下由第二电位V2最终上拉至第三电位V3，且稳压模块200能使第一节点Q1的电位不高于第二节点Q2的电位，因此第二节点Q2的电位(第三电位V3)比第一节点Q1的电位(第二电位V2)高时，第二节点Q2不会向第一节点Q1漏电，从而使第二节点Q2的电位能保持在第三电位V3，由此提高了上拉模块200的开启电压，有效减少了扫描信号的上升时间，并且，上拉模块200的开启电压能在下拉过程保持较高电位，因此使下拉过程更加迅速，有效减少了扫描信号的下降时间，提高了GOA电路的稳定性。
例如，若经过相关计算获知：第一电容C1和上拉模块200的自举效应能提高的电位为恒压高电位VGH与恒压低电位VGL之差，那么，若第一电位V1为VGH，则第二电位V2为2VGH-VGL，第三电位V3为3VGH-2VGL。
另外，需要强调的是，在本申请实施例中，第一电容C1用于自举的控制端是第N-1级GOA单元输出的扫描信号G(N-1)这种单脉冲信号，与用于自举的控制端为第N-1条时钟信号CK(N-1)这种周期脉冲信号相比，在第N级GOA单元输出的扫描信号输出后，就不会使第一电容C1由于第N-1条时钟信号CK(N-1)而周期性地对第一节点C1产生耦合效应，避免对GOA电路的稳定性产生不利影响。
具体地，如图1所示，正反扫描模块100包括第一薄膜晶体管T1和第二薄膜晶体管T2；第一薄膜晶体管T1的栅极连接第N-2级GOA单元的扫描信号G(N-2)，源极接入正向扫描信号U2D，漏极连接第一节点Q1；第二薄膜晶体管T2的栅极连接第N+2级GOA单元的扫描信号G(N+2)，源极接入反向扫描信号D2U，漏极连接第一节点Q1。
具体地，如图1所示，下拉模块400包括第四薄膜晶体管T4、第五薄膜晶体管T5、第六薄膜晶体管T6、第八薄膜晶体管T8、第十薄膜晶体管T10和第十一薄膜晶体管T11；第五薄膜晶体管T5的栅极接入正向扫描信号U2D，源极接入第N+2条时钟信号CK(N+2)，漏极连接第八薄膜晶体管T8的栅极；第六薄膜晶体管T6的栅极接入反向扫描信号D2U，源极接入第N-2条时钟信号CK(N-2)，漏极连接第八薄膜晶体管T8的栅极；第八薄膜晶体管T8的源极接入恒压高电位VGH，漏极连接第三节点P；第四薄膜晶体管T4、第十薄膜晶体管T10和第十一薄膜晶体管T11的栅极均连接第三节点P，源极均接入恒压低电位VGL，第十一薄膜晶体管T11的漏极连接第一节点Q1，第十薄膜晶体管T10的漏极连接第二节点Q2，第四薄膜晶体管T4的漏极连接第N级GOA单元的扫描信号G(N)。
具体地，如图1所示，稳压模块200包括第七薄膜晶体管T7，第七薄膜晶体管T7的栅极和漏极短接并连接第一节点Q1，源极连接第二节点Q2。
具体地，如图1所示，上拉模块300包括第三薄膜晶体管T3，第三薄膜晶体管T3的栅极连接第二节点Q2，源极接入第N条时钟信号CK(N)，漏极连接第N级GOA单元的扫描信号G(N)。
基于上述实施例，如图1所示，每一级GOA单元还包括下拉控制模块500和第二电容C2，下拉控制模块500包括第九薄膜晶体管T9，第九薄膜晶体管T9的栅极连接第一节点Q1，源极连接第三节点P，漏极接入恒压低电位VGL；第二电容C2的一端连接第二节点Q2，另一端接入恒压低电位VGL。
基于上述实施例，如图1所示，每一级GOA单元还包括复位模块600，复位模块600包括第十二薄膜晶体管T12，第十二薄膜晶体管T12的栅极和源极均接入复位信号Reset，漏极连接第二节点Q2。
需要说明的是，在第一级和第二级GOA单元中，第一薄膜晶体管T1的栅极接入第一起始信号STV1；在倒数第二级和最后一级GOA单元中，第二薄膜晶体管的栅极接入第二起始信号STV2；其中，第一起始信号STV1和第二起始信号STV2为电位相反的信号，即，正向扫描时，第一起始信号STV1为高电位，第二起始信号STV2为低电位，反向扫描时，第二起始信号STV2为高电位，第一起始信号STV1为低电位。
还需要说明的是，第N-1条时钟信号CK(N-1)、第N条时钟信号CK(N)、第N+1条时钟信号CK(N+1)、第N+2条时钟信号CK(N+2)为连续且周期相同的脉冲信号，即，前一条时钟信号的下降沿与后一条时钟信号的上升沿同时产生，且每条时钟信号的占空比均为1/4。
图2为本申请实施例提供的GOA电路的时序示意图，结合图1和图2，具体地，以该GOA电路中的所有薄膜晶体管均为N型薄膜晶体管为例，将该GOA电路正向扫描时的工作过程分为阶段t0、阶段t1、阶段t2、阶段t3、阶段t4和阶段t5，对该GOA电路正向扫描时的工作过程详细说明如下：
阶段t0：复位信号Reset被置为高电位，第十二薄膜晶体管T12打开，第三节点P被预拉高为高电位，第四薄膜晶体管T4、第十薄膜晶体管T10和第十一薄膜晶体管T11打开，相应地，第N级GOA电路的扫描信号G(N)、第二节点Q2和第一节点Q1被拉低为低电位。随后复位信号Reset变为低电位，第十二薄膜晶体管T12关闭。
阶段t1：第N-2级GOA电路的扫描信号G(N-2)变为高电位，使第一薄膜晶体管T1打开，正向扫描信号U2D将第一节点Q1上拉至第一电位V1(恒压高电位VGH)，此时，第二节点Q2也为第一电位V1，第一电容C1被充上电；第一节点Q1使第九薄膜晶体管T9打开，第三节点P被拉低为低电位，使第四薄膜晶体管T4、第十薄膜晶体管T10和第十一薄膜晶体管T11关闭。
阶段t2：第N-2级GOA电路的扫描信号G(N-2)降为低电位，使第一薄膜晶体管T1关闭，第一节点Q1处于悬空(floating)状态；此时，第N-1级GOA电路的扫描信号G(N-1)变为高电位，第一电容C1将第一节点Q1的电位由第一电位V1上拉至第二电位V2，此时，第二节点Q2的电位也由第一电位V1上拉至第二电位V2。
阶段t3：第N-1级GOA电路的扫描信号G(N-1)降为低电位，第七薄膜晶体管T7相当于一个反向二极管，使第一节点Q1和第二节点Q2的电位保持第二电位V2；此时，第N条时钟信号CK(N)变为高电位，第二节点Q2受到第三薄膜晶体管T3的自举作用后电位由第二电位V2继续上拉至第三电位V3，使第三膜晶体管T3能充分打开，以使第N级GOA电路的输出信号G(N)输出。
阶段t4：第N条时钟信号CK(N)降为低电位，第二节点Q2的电位由第三电位V3下拉至第二电位V2，此时第三薄膜晶体管T3仍充分打开，第N级GOA电路的扫描信号G(N)随着第N条时钟信号CK(N)被迅速拉低为低电位。
阶段t5：第N+2条时钟信号CK(N)变为高电平，而第五薄膜晶体管T5的栅极由于接入正向扫描信号U2D为打开状态，第N+2条时钟信号CK(N)的高电位经过第五薄膜晶体管T5使第八薄膜晶体管T8打开，恒压高电位VGH经第八薄膜晶体管T8将第三节点P拉高为高电位，使第四薄膜晶体管T4、第十薄膜晶体管T10和第十一薄膜晶体管T11打开，从而相应地第N级GOA单元的扫描信号G(N)、第二节点Q2和第一节点Q1均拉低为低电位；同时，第二电容C2在此过程中被充上电，使第四薄膜晶体管T4、第十薄膜晶体管T10和第十一薄膜晶体管T11保持打开状态，持续地将第N级GOA单元的扫描信号G(N)、第二节点Q2和第一节点Q1均拉低为低电位。值得一提的是，此时，第十一薄膜晶体管T11能使第一节点Q1维持低电位状态。
在上述工作过程中，第二节点Q2的电位先在第一电容C1的自举作用下随着第一节点Q1由第一电位V1上拉至第二电位V2，随后又在第三薄膜晶体管T3的自举作用下由第二电位V2上拉至第三电位V3，由此提高了第三薄膜晶体管T3的栅极电压，有效减少了扫描信号的上升时间，并且，第三薄膜晶体管T3的的栅极电压能在下拉过程保持较高电位，因此使下拉过程更加迅速，有效减少了扫描信号的下降时间，提高了GOA电路的稳定性。
图3为本申请实施例提供的显示面板的结构示意图，如图3所示，本申请实施例还提供一种显示面板1，显示面板1包括如上所述的GOA电路2，显示面板1与GOA电路2具有相同的结构和有益效果，由于上述各实施例已经对GOA电路2进行了详细的描述，此处不再赘述。
在上述实施例中，对各个实施例的描述都各有侧重，某个实施例中没有详述的部分，可以参见其他实施例的相关描述。
以上实施例的说明只是用于帮助理解本申请的技术方案及其核心思想；本领域的普通技术人员应当理解：其依然可以对前述各实施例所记载的技术方案进行修改，或者对其中部分技术特征进行等同替换；而这些修改或者替换，并不使相应技术方案的本质脱离本申请各实施例的技术方案的范围。
Claims (10)
1.一种GOA电路，其特征在于，包括N个级联的GOA单元，N为正整数，每一级所述GOA单元包括：正反扫描模块、稳压模块、第一电容、上拉模块和下拉模块；其中，
所述稳压模块连接第一节点和第二节点，用于使所述第一节点的电位不高于所述第二节点的电位；
所述正反扫描模块接入正向扫描信号和反向扫描信号，并接入第N-2级GOA单元的扫描信号（G（N-2））、第N+2级GOA单元的扫描信号（G（N+2））和第一节点，用于在第N-2级GOA单元的扫描信号（G（N-2））或第N+2级GOA单元的扫描信号（G（N+2））的控制下，利用所述正向扫描信号或所述反向扫描信号将所述第一节点和所述第二节点的电位上拉至第一电位；
所述第一电容的一端连接所述第一节点，另一端连接第N-1级GOA单元的扫描信号（G（N-1）），用于在第N-1级GOA单元的扫描信号（G（N-1））的控制下，将所述第一节点和所述第二节点的电位由所述第一电位上拉至第二电位；
所述上拉模块接入第N条时钟信号（CK（N）），并连接所述第二节点和第N级GOA单元的扫描信号（G（N）），用于在所述第二节点的控制下，将第N条时钟信号（CK（N））输出为第N级GOA单元的扫描信号（G（N）），并将所述第二节点的电位由所述第二电位上拉至第三电位；
所述下拉模块接入第N-2条时钟信号（CK（N-2））、第N+2条时钟信号（CK（N+2））、所述正向扫描信号、所述反向扫描信号、恒压高电位和恒压低电位，并连接所述第一节点、所述第二节点和第N级GOA单元的扫描信号（G（N）），用于在第N-2条时钟信号（CK（N-2））、第N+2条时钟信号（CK（N+2））、所述正向扫描信号和所述反向扫描信号的控制下，将所述第一节点的电位下拉至恒压低电位。
2.如权利要求1所述的GOA电路，其特征在于，所述正反扫描模块包括第一薄膜晶体管和第二薄膜晶体管；
所述第一薄膜晶体管的栅极连接第N-2级GOA单元的扫描信号（G（N-2）），源极接入所述正向扫描信号，漏极连接所述第一节点；所述第二薄膜晶体管的栅极接入第N+2级GOA单元的扫描信号（G（N+2）），源极接入所述反向扫描信号，漏极连接所述第一节点。
3.如权利要求1所述的GOA电路，其特征在于，所述下拉模块包括第四薄膜晶体管、第五薄膜晶体管、第六薄膜晶体管、第八薄膜晶体管、第十薄膜晶体管和第十一薄膜晶体管；
所述第五薄膜晶体管的栅极接入所述正向扫描信号，源极接入第N+2条时钟信号（CK（N+2）），漏极连接所述第八薄膜晶体管的栅极；所述第六薄膜晶体管的栅极接入所述反向扫描信号，源极接入第N-2条时钟信号（CK（N-2）），漏极连接所述第八薄膜晶体管的栅极；所述第八薄膜晶体管的源极接入恒压高电位，漏极连接第三节点；所述第四薄膜晶体管、所述第十薄膜晶体管和所述第十一薄膜晶体管的栅极均连接所述第三节点，源极均接入恒压低电位，所述第十一薄膜晶体管的漏极连接所述第一节点，所述第十薄膜晶体管的漏极连接所述第二节点，所述第四薄膜晶体管的漏极接入第N级GOA单元的扫描信号（G（N））。
4.如权利要求1所述的GOA电路，其特征在于，所述稳压模块包括第七薄膜晶体管，所述第七薄膜晶体管的栅极和漏极短接并连接所述第一节点，源极连接所述第二节点。
5.如权利要求1所述的GOA电路，其特征在于，所述上拉模块包括第三薄膜晶体管，所述第三薄膜晶体管的栅极连接所述第二节点，源极接入第N条时钟信号（CK（N）），漏极连接第N级GOA单元的扫描信号（G（N））。
6.如权利要求3所述的GOA电路，其特征在于，每一级所述GOA单元还包括下拉控制模块和第二电容，所述下拉控制模块包括第九薄膜晶体管，所述第九薄膜晶体管的栅极连接所述第一节点，源极连接所述第三节点，漏极接入恒压低电位；所述第二电容的一端连接所述第二节点，另一端接入恒压低电位。
7.如权利要求3所述的GOA电路，其特征在于，每一级所述GOA单元还包括复位模块，所述复位模块包括第十二薄膜晶体管，所述第十二薄膜晶体管的栅极和源极均接入复位信号，漏极连接所述第三节点。
8.如权利要求2所述的GOA电路，其特征在于，在第一级和第二级所述GOA单元中，所述第一薄膜晶体管的栅极接入第一起始信号；在倒数第二级和最后一级所述GOA单元中，所述第二薄膜晶体管的栅极接入第二起始信号；其中，所述第一起始信号和所述第二起始信号为电位相反的信号。
9.如权利要求1所述的GOA电路，其特征在于，第N-1条时钟信号（CK（N-1））、第N条时钟信号（CK（N））、第N+1条时钟信号（CK（N+1））、第N+2条时钟信号（CK（N+2））为连续且周期相同的脉冲信号，且占空比均为1/4。
10.一种显示面板，其特征在于，包括如权利要求1~9任一项所述的GOA电路。
Priority Applications (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| CN202011103902.XA CN112102768B (zh) | 2020-10-15 | 2020-10-15 | Goa电路及显示面板 |
Applications Claiming Priority (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| CN202011103902.XA CN112102768B (zh) | 2020-10-15 | 2020-10-15 | Goa电路及显示面板 |
Publications (2)
| Publication Number | Publication Date |
|---|---|
| CN112102768A CN112102768A (zh) | 2020-12-18 |
| CN112102768B true CN112102768B (zh) | 2023-05-30 |
Family
ID=73784313
Family Applications (1)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| CN202011103902.XA Active CN112102768B (zh) | 2020-10-15 | 2020-10-15 | Goa电路及显示面板 |
Country Status (1)
| Country | Link |
|---|---|
| CN (1) | CN112102768B (zh) |
Families Citing this family (4)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| CN112706609A (zh) * | 2021-01-22 | 2021-04-27 | 国网安徽省电力有限公司淮北供电公司 | 一种电力灾害故障应急检修装置 |
| CN113223475B (zh) * | 2021-05-12 | 2022-09-09 | 武汉华星光电技术有限公司 | Goa电路、显示面板及显示装置 |
| CN113643669B (zh) * | 2021-08-03 | 2022-09-27 | 武汉华星光电技术有限公司 | Goa电路及显示面板 |
| CN115019718B (zh) * | 2022-07-05 | 2024-06-04 | 广州华星光电半导体显示技术有限公司 | Goa电路以及显示面板 |
Citations (11)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| CN105590608A (zh) * | 2015-11-04 | 2016-05-18 | 友达光电股份有限公司 | 触控显示装置及其移位寄存器 |
| CN106373541A (zh) * | 2016-12-06 | 2017-02-01 | 南京华东电子信息科技股份有限公司 | 具有正反向扫描功能的栅极驱动电路 |
| CN106548744A (zh) * | 2017-01-20 | 2017-03-29 | 京东方科技集团股份有限公司 | 栅极驱动单元及其驱动方法、栅极驱动电路和显示装置 |
| CN108010498A (zh) * | 2017-11-28 | 2018-05-08 | 武汉华星光电技术有限公司 | 一种goa电路及液晶面板、显示装置 |
| CN108630167A (zh) * | 2018-07-26 | 2018-10-09 | 武汉华星光电技术有限公司 | 一种goa电路、显示面板及显示装置 |
| CN109036304A (zh) * | 2018-07-26 | 2018-12-18 | 武汉华星光电技术有限公司 | 一种goa电路、显示面板及显示装置 |
| CN109509423A (zh) * | 2018-05-28 | 2019-03-22 | 友达光电股份有限公司 | 栅极驱动电路 |
| CN109979374A (zh) * | 2019-05-13 | 2019-07-05 | 京东方科技集团股份有限公司 | 一种移位寄存器及其驱动方法、栅极驱动电路、显示装置 |
| CN111261086A (zh) * | 2018-11-30 | 2020-06-09 | 三星显示有限公司 | 扫描驱动器 |
| CN111383602A (zh) * | 2018-12-28 | 2020-07-07 | 三星显示有限公司 | 用于显示装置的扫描驱动器的级以及具有级的扫描驱动器 |
| CN111754923A (zh) * | 2020-07-10 | 2020-10-09 | 武汉华星光电技术有限公司 | Goa电路以及显示面板 |
Family Cites Families (3)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| JP5188382B2 (ja) * | 2008-12-25 | 2013-04-24 | 三菱電機株式会社 | シフトレジスタ回路 |
| US9881688B2 (en) * | 2012-10-05 | 2018-01-30 | Sharp Kabushiki Kaisha | Shift register |
| US10490154B2 (en) * | 2016-12-01 | 2019-11-26 | Seiko Epson Corporation | Electro-optical device and electronic device |
-
2020
- 2020-10-15 CN CN202011103902.XA patent/CN112102768B/zh active Active
Patent Citations (11)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| CN105590608A (zh) * | 2015-11-04 | 2016-05-18 | 友达光电股份有限公司 | 触控显示装置及其移位寄存器 |
| CN106373541A (zh) * | 2016-12-06 | 2017-02-01 | 南京华东电子信息科技股份有限公司 | 具有正反向扫描功能的栅极驱动电路 |
| CN106548744A (zh) * | 2017-01-20 | 2017-03-29 | 京东方科技集团股份有限公司 | 栅极驱动单元及其驱动方法、栅极驱动电路和显示装置 |
| CN108010498A (zh) * | 2017-11-28 | 2018-05-08 | 武汉华星光电技术有限公司 | 一种goa电路及液晶面板、显示装置 |
| CN109509423A (zh) * | 2018-05-28 | 2019-03-22 | 友达光电股份有限公司 | 栅极驱动电路 |
| CN108630167A (zh) * | 2018-07-26 | 2018-10-09 | 武汉华星光电技术有限公司 | 一种goa电路、显示面板及显示装置 |
| CN109036304A (zh) * | 2018-07-26 | 2018-12-18 | 武汉华星光电技术有限公司 | 一种goa电路、显示面板及显示装置 |
| CN111261086A (zh) * | 2018-11-30 | 2020-06-09 | 三星显示有限公司 | 扫描驱动器 |
| CN111383602A (zh) * | 2018-12-28 | 2020-07-07 | 三星显示有限公司 | 用于显示装置的扫描驱动器的级以及具有级的扫描驱动器 |
| CN109979374A (zh) * | 2019-05-13 | 2019-07-05 | 京东方科技集团股份有限公司 | 一种移位寄存器及其驱动方法、栅极驱动电路、显示装置 |
| CN111754923A (zh) * | 2020-07-10 | 2020-10-09 | 武汉华星光电技术有限公司 | Goa电路以及显示面板 |
Also Published As
| Publication number | Publication date |
|---|---|
| CN112102768A (zh) | 2020-12-18 |
Similar Documents
| Publication | Publication Date | Title |
|---|---|---|
| CN108389539B (zh) | 移位寄存器单元、驱动方法、栅极驱动电路及显示装置 | |
| US10892028B2 (en) | Shift register and method of driving the same, gate driving circuit and display device | |
| CN112102768B (zh) | Goa电路及显示面板 | |
| CN108346405B (zh) | 移位寄存器单元、栅极驱动电路、显示面板及显示装置 | |
| EP3086312B1 (en) | Shift register unit, gate drive circuit and display device | |
| CN108932933B (zh) | 移位寄存器、栅极驱动电路、显示装置 | |
| TWI404036B (zh) | 液晶顯示器 | |
| CN107331418B (zh) | 移位寄存器及其驱动方法、栅极驱动电路及显示装置 | |
| CN109243351B (zh) | 移位寄存器单元及其驱动方法、栅极驱动电路及显示装置 | |
| CN111326096A (zh) | Goa电路及显示面板 | |
| KR20080081822A (ko) | 시프트 레지스터 회로 및 그것을 구비한 화상표시장치 | |
| CN110264948B (zh) | 移位寄存器单元、驱动方法、栅极驱动电路及显示装置 | |
| US11538394B2 (en) | Gate driver circuit, display device and driving method | |
| CN109427409B (zh) | 移位寄存器、栅极驱动电路、显示面板及驱动方法 | |
| CN110853593B (zh) | 栅极驱动电路及液晶显示器 | |
| CN110264940B (zh) | 驱动电路 | |
| CN111754925A (zh) | Goa电路以及显示面板 | |
| CN107112051B (zh) | 单位移位寄存器电路、移位寄存器电路、单位移位寄存器电路的控制方法及显示装置 | |
| US11373569B2 (en) | Display driving circuit | |
| CN110890077A (zh) | 一种goa电路及液晶显示面板 | |
| CN112908235B (zh) | 栅极驱动单元、栅极驱动电路及显示装置 | |
| CN111326097B (zh) | Goa电路及显示面板 | |
| CN111540327B (zh) | Goa电路及显示面板 | |
| US20210335308A1 (en) | Gate driver on array circuit and thin-film transistor substrate | |
| CN114783341B (zh) | Goa电路及显示面板 |
Legal Events
| Date | Code | Title | Description |
|---|---|---|---|
| PB01 | Publication | ||
| PB01 | Publication | ||
| SE01 | Entry into force of request for substantive examination | ||
| SE01 | Entry into force of request for substantive examination | ||
| GR01 | Patent grant | ||
| GR01 | Patent grant |