CN112099563A - 用于nfc芯片的低功耗cmos电流源电路 - Google Patents

用于nfc芯片的低功耗cmos电流源电路 Download PDF

Info

Publication number
CN112099563A
CN112099563A CN202011284745.7A CN202011284745A CN112099563A CN 112099563 A CN112099563 A CN 112099563A CN 202011284745 A CN202011284745 A CN 202011284745A CN 112099563 A CN112099563 A CN 112099563A
Authority
CN
China
Prior art keywords
tube
nmos
pmos
nmos tube
transistor
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Granted
Application number
CN202011284745.7A
Other languages
English (en)
Other versions
CN112099563B (zh
Inventor
李伟伟
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Sichuan Kedao Xinguo Intelligent Technology Co ltd
Original Assignee
Sichuan Kedao Xinguo Intelligent Technology Co ltd
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Sichuan Kedao Xinguo Intelligent Technology Co ltd filed Critical Sichuan Kedao Xinguo Intelligent Technology Co ltd
Priority to CN202011284745.7A priority Critical patent/CN112099563B/zh
Publication of CN112099563A publication Critical patent/CN112099563A/zh
Application granted granted Critical
Publication of CN112099563B publication Critical patent/CN112099563B/zh
Active legal-status Critical Current
Anticipated expiration legal-status Critical

Links

Images

Classifications

    • G—PHYSICS
    • G05—CONTROLLING; REGULATING
    • G05F—SYSTEMS FOR REGULATING ELECTRIC OR MAGNETIC VARIABLES
    • G05F3/00—Non-retroactive systems for regulating electric variables by using an uncontrolled element, or an uncontrolled combination of elements, such element or such combination having self-regulating properties
    • G05F3/02—Regulating voltage or current
    • G05F3/08—Regulating voltage or current wherein the variable is dc
    • G05F3/10—Regulating voltage or current wherein the variable is dc using uncontrolled devices with non-linear characteristics
    • G05F3/16—Regulating voltage or current wherein the variable is dc using uncontrolled devices with non-linear characteristics being semiconductor devices
    • G05F3/20—Regulating voltage or current wherein the variable is dc using uncontrolled devices with non-linear characteristics being semiconductor devices using diode- transistor combinations
    • G05F3/24—Regulating voltage or current wherein the variable is dc using uncontrolled devices with non-linear characteristics being semiconductor devices using diode- transistor combinations wherein the transistors are of the field-effect type only

Landscapes

  • Engineering & Computer Science (AREA)
  • Microelectronics & Electronic Packaging (AREA)
  • Physics & Mathematics (AREA)
  • Nonlinear Science (AREA)
  • Electromagnetism (AREA)
  • General Physics & Mathematics (AREA)
  • Radar, Positioning & Navigation (AREA)
  • Automation & Control Theory (AREA)
  • Logic Circuits (AREA)

Abstract

本申请涉及一种用于NFC芯片的低功耗CMOS电流源电路，包括：第一NMOS管，第二NMOS管，第一电阻，第二电阻，由于本申请中用于NFC芯片的低功耗CMOS电流源电路包括的元器件很少，其整体面积和功耗都很小。其中，第一NMOS管的栅端接入上位电路电流，源端接地；第二NMOS管的栅端接入上位电路电流，源端连接第一电阻第一端；第一电阻第二端连接第二电阻第一端；第二电阻第二端接地。当第一NMOS管和第二NMOS管两路接入的电流相等时，NMOS管的电子迁移率的温度系数为负，只需使第一电阻和第二电阻的温度系数为正，即可实现电路中的电流不随温度变化。

Description

用于NFC芯片的低功耗CMOS电流源电路
技术领域
本申请涉及低功耗CMOS电流源电路技术领域，尤其涉及一种用于NFC芯片的低功耗CMOS电流源电路。
背景技术
NFC是在射频通讯技术上发展出来的一种近距离无线通讯技术，近距离通讯可以提供各种设备安全、快速而自动的通讯。NFC芯片需要放大器对射频信号进行接收，同时需要锁相环产生时钟对数据进行处理。现有技术中，NFC芯片在工作时会升温，温度变化会引起NFC芯片内部的电流变化，而NFC芯片的放大器和锁相环均需要不随温度变化的电流，即要求基准电流与电源电压、温度无关,同时受制造工艺的影响小。
发明内容
为至少在一定程度上克服相关技术中存在的问题，本申请提供一种用于NFC芯片的低功耗CMOS电流源电路。
本申请的方案如下：
一种用于NFC芯片的低功耗CMOS电流源电路，其特征在于，包括：
第一NMOS管，第二NMOS管，第一电阻，第二电阻；其中，所述第一电阻和所述第二电阻的温度系数为正；
所述第一NMOS管的栅端接入上位电路电流，源端接地；
所述第二NMOS管的栅端接入上位电路电流，源端连接所述第一电阻第一端；
所述第一电阻第二端连接所述第二电阻第一端；
所述第二电阻第二端接地。
优选的，在本申请一种可实现的方式中，若所述第一NMOS管的栅端接入的上位电路电流和所述第二NMOS管的栅端接入上位电路电流相等，则所述低功耗CMOS电流源电路中流经的电流值表达式为：
Figure 337747DEST_PATH_IMAGE001
Figure 124831DEST_PATH_IMAGE002
Figure 238281DEST_PATH_IMAGE003
其中，I为所述低功耗CMOS电流源电路中流经的电流值，
Figure 163511DEST_PATH_IMAGE004
为所述第一NMOS管和所述第二NMOS管的电子迁移率，
Figure 450136DEST_PATH_IMAGE005
为单位面积的栅氧化层电容，W1为所述第一NMOS管的宽，L1为所述第一NMOS管的长，
Figure 511633DEST_PATH_IMAGE006
为所述第一NMOS管栅极和源极的电压差，
Figure 795984DEST_PATH_IMAGE007
为阈值电压，W2为所述第二NMOS管的宽，L2为所述第二NMOS管的长，
Figure 21560DEST_PATH_IMAGE008
为所述第二NMOS管栅极和源极的电压差，R1为所述第一电阻的阻值，R2位所述第二电阻的阻值。
优选的，在本申请一种可实现的方式中，在所述第二NMOS管的
Figure 49559DEST_PATH_IMAGE009
是所述第一NMOS管的
Figure 293458DEST_PATH_IMAGE010
的m倍时，所述低功耗CMOS电流源电路中流经的电流值表达式为：
Figure 483131DEST_PATH_IMAGE011
其中，I为所述低功耗CMOS电流源电路中流经的电流值，m为所述第二NMOS管的
Figure 694539DEST_PATH_IMAGE009
和所述第一NMOS管的
Figure 260649DEST_PATH_IMAGE010
的倍率系数。
优选的，在本申请一种可实现的方式中，所述第一NMOS管和所述第二NMOS管的电子迁移率温度系数为负。
优选的，在本申请一种可实现的方式中，所述上位电路包括：
第一PMOS管，第二PMOS管，第三PMOS管，第四PMOS管，第五PMOS管，第六PMOS管，第七PMOS管，第三NMOS管，第四NMOS管，第五NMOS管，第六NMOS管，第七NMOS管和电源。
优选的，在本申请一种可实现的方式中，
所述第五PMOS管、第六PMOS管和第七PMOS管的源端均连接电源；
所述第五PMOS管、第六PMOS管和第七PMOS管的栅端均连接所述第二PMOS管的漏端；
所述第七PMOS管的漏端连接所述第一PMOS管的源端；
所述第六PMOS管的漏端连接所述第二PMOS管的源端；
所述第五PMOS管的漏端连接所述第四PMOS管的源端；
所述第一PMOS管、第二PMOS管、第三PMOS管和第四PMOS管的栅端均连接所述第三PMOS管的漏端；
所述第一PMOS管的漏端连接所述第七NMOS管的漏端；
所述第二PMOS管的漏端连接所述第六NMOS管的漏端；
所述第三PMOS管的漏端连接所述第五NMOS管的漏端；
所述第四PMOS管的漏端连接所述第四NMOS管的漏端；
所述第七NMOS管、第六NMOS管、第五NMOS管和第四NMOS管的栅端均连接所述第四NMOS管的漏端；
所述第七NMOS管的源端连接所述第一NMOS管的漏端；
所述第六NMOS管的源端连接所述第二NMOS管的漏端；
所述第五NMOS管的源端连接所述第三NMOS管的漏端；
所述第一NMOS管、第二NMOS管和第三NMOS管的栅端均连接所述第七NMOS管的漏端；
所述第三NMOS管和第四NMOS管的源端接地。
优选的，在本申请一种可实现的方式中，所述第三PMOS管的栅端和漏端短接在一起，为所述第一PMOS管、第二PMOS管和第四PMOS管提供栅电压。
优选的，在本申请一种可实现的方式中，所述第四NMOS管的栅端和漏端短接在一起，为所述第五NMOS管、第六NMOS管和第七NMOS管提供栅电压。
优选的，在本申请一种可实现的方式中，所述第六PMOS管和所述第七PMOS管尺寸一致。
优选的，在本申请一种可实现的方式中，所述第一PMOS管和所述第二PMOS管尺寸一致。
本申请提供的技术方案可以包括以下有益效果：本申请中用于NFC芯片的低功耗CMOS电流源电路，由于只包括：第一NMOS管，第二NMOS管，第一电阻，第二电阻，整体面积和功耗都很小。其中，第一NMOS管的栅端接入上位电路电流，源端接地；第二NMOS管的栅端接入上位电路电流，源端连接第一电阻第一端；第一电阻第二端连接第二电阻第一端；第二电阻第二端接地。当第一NMOS管和第二NMOS管两路接入的电流相等时，NMOS管的电子迁移率的温度系数为负，只需使第一电阻和第二电阻的温度系数为正，即可实现电路中的电流不随温度变化。
应当理解的是，以上的一般描述和后文的细节描述仅是示例性和解释性的，并不能限制本申请。
附图说明
此处的附图被并入说明书中并构成本说明书的一部分，示出了符合本申请的实施例，并与说明书一起用于解释本申请的原理。
图1是本申请一个实施例提供的用于NFC芯片的低功耗CMOS电流源电路图；
图2是本申请另一个实施例提供的用于NFC芯片的低功耗CMOS电流源电路图。
具体实施方式
这里将详细地对示例性实施例进行说明，其示例表示在附图中。下面的描述涉及附图时，除非另有表示，不同附图中的相同数字表示相同或相似的要素。以下示例性实施例中所描述的实施方式并不代表与本申请相一致的所有实施方式。相反，它们仅是与如所附权利要求书中所详述的、本申请的一些方面相一致的装置和方法的例子。
实施例一
一种用于NFC芯片的低功耗CMOS电流源电路，参照图1，包括：
第一NMOS管，第二NMOS管，第一电阻，第二电阻；其中，第一电阻和第二电阻的温度系数为正；
第一NMOS管的栅端接入上位电路电流，源端接地；
第二NMOS管的栅端接入上位电路电流，源端连接第一电阻第一端；
第一电阻第二端连接第二电阻第一端；
第二电阻第二端接地。
图1中，用N1，N2分别表示第一NMOS管，第二NMOS管，用R1和R2分别表示第一电阻，第二电阻,用I1，I2分别表示第一NMOS管和第二NMOS管两条分路中的电流。
在第一NMOS管的栅端接入的上位电路电流和第二NMOS管的栅端接入上位电路电流相等时，低功耗CMOS电流源电路中流经的电流值表达式为：
Figure 624634DEST_PATH_IMAGE001
（1）
Figure 985209DEST_PATH_IMAGE002
（2）
Figure 185377DEST_PATH_IMAGE003
（3）
其中，I为低功耗CMOS电流源电路中流经的电流值，
Figure 555178DEST_PATH_IMAGE012
为第一NMOS管和第二NMOS管的电子迁移率，
Figure 445774DEST_PATH_IMAGE013
为单位面积的栅氧化层电容，W1为第一NMOS管的宽，L1为第一NMOS管的长，
Figure 305146DEST_PATH_IMAGE014
为第一NMOS管栅极和源极的电压差，
Figure 913981DEST_PATH_IMAGE015
为阈值电压，W2为第二NMOS管的宽，L2为第二NMOS管的长，
Figure 87474DEST_PATH_IMAGE016
为第二NMOS管栅极和源极的电压差，R1为第一电阻的阻值，R2位第二电阻的阻值。
若第二NMOS管的
Figure 406810DEST_PATH_IMAGE017
是第一NMOS管的
Figure 374766DEST_PATH_IMAGE018
的m倍，低功耗CMOS电流源电路中流经的电流值表达式为：
Figure 470898DEST_PATH_IMAGE011
（４）
其中，I为低功耗CMOS电流源电路中流经的电流值，m为第二NMOS管的
Figure 244819DEST_PATH_IMAGE017
和第一NMOS管的
Figure 110007DEST_PATH_IMAGE018
的倍率系数。
在本实施例中，第一NMOS管和第二NMOS管的电子迁移率
Figure 61913DEST_PATH_IMAGE004
温度系数为负。根据
Figure 645341DEST_PATH_IMAGE019
的温度系数为第一电阻和第二电阻选择合适的电阻类型，保证电流不随温度变化。
由公式（４）可以看出电流几乎不随电源电压变化。
举例说明：
Figure 957374DEST_PATH_IMAGE020
的温度系数是-1.5，选择一个温度系数为0.25第一电阻和一个温度系数为0.5的第二电阻。则电阻之和的温度系数是0.75，由于电阻是平方的关系，则电流温度系数为0，不随温度变化。
优选的，第一电阻和第二电阻的电阻类型可不相同。
实施例二
一些实施例中的用于NFC芯片的低功耗CMOS电流源电路，参照图2，上位电路包括：
第一PMOS管，第二PMOS管，第三PMOS管，第四PMOS管，第五PMOS管，第六PMOS管，第七PMOS管，第三NMOS管，第四NMOS管，第五NMOS管，第六NMOS管，第七NMOS管和电源。
图2中，用N3，N4，N5，N6，N7分别表示第三NMOS管，第四NMOS管，第五NMOS管，第六NMOS管，第七NMOS管；
用P1，P2，P3，P4，P5，P6，P7分别表示第一PMOS管，第二PMOS管，第三PMOS管，第四PMOS管，第五PMOS管，第六PMOS管，第七PMOS管；
用VDD表示电源。
本实施例在实施例一中的低功耗CMOS电流源电路的基础上，将上位电路进行具现。
具体的连接关系参照图2：
第五PMOS管、第六PMOS管和第七PMOS管的源端均连接电源；
第五PMOS管、第六PMOS管和第七PMOS管的栅端均连接第二PMOS管的漏端；
第七PMOS管的漏端连接第一PMOS管的源端；
第六PMOS管的漏端连接第二PMOS管的源端；
第五PMOS管的漏端连接第四PMOS管的源端；
第一PMOS管、第二PMOS管、第三PMOS管和第四PMOS管的栅端均连接第三PMOS管的漏端；
第一PMOS管的漏端连接第七NMOS管的漏端；
第二PMOS管的漏端连接第六NMOS管的漏端；
第三PMOS管的漏端连接第五NMOS管的漏端；
第四PMOS管的漏端连接第四NMOS管的漏端；
第七NMOS管、第六NMOS管、第五NMOS管和第四NMOS管的栅端均连接第四NMOS管的漏端；
第七NMOS管的源端连接第一NMOS管的漏端；
第六NMOS管的源端连接第二NMOS管的漏端；
第五NMOS管的源端连接第三NMOS管的漏端；
第一NMOS管、第二NMOS管和第三NMOS管的栅端均连接第七NMOS管的漏端；
第三NMOS管和第四NMOS管的源端接地。
其中，第三PMOS管的栅端和漏端短接在一起，为第一PMOS管、第二PMOS管和第四PMOS管提供栅电压；
第四NMOS管的栅端和漏端短接在一起，为第五NMOS管、第六NMOS管和第七NMOS管提供栅电压。
NMOS管和PMOS管的漏端在图1-图2中显示为NMOS管和PMOS管的上段接口，栅端在图1-图2中显示为NMOS管和PMOS管的中段接口，源端在图1-图2中显示为NMOS管和PMOS管的下段接口。
为了保证第一NMOS管和第二NMOS管的两路电流相同，使第六PMOS管和第七PMOS管尺寸一致，第一PMOS管和第二PMOS管尺寸一致。
本实施例中，只需要四路电流即可实现不随温度变化的电流，四路电流的整体面积和功耗都很小，符合NFC芯片的要求。
可以理解的是，上述各实施例中相同或相似部分可以相互参考，在一些实施例中未详细说明的内容可以参见其他实施例中相同或相似的内容。
需要说明的是，在本申请的描述中，术语“第一”、“第二”等仅用于描述目的，而不能理解为指示或暗示相对重要性。此外，在本申请的描述中，除非另有说明，“多个”的含义是指至少两个。
在本说明书的描述中，参考术语“一个实施例”、“一些实施例”、“示例”、“具体示例”、或“一些示例”等的描述意指结合该实施例或示例描述的具体特征、结构、材料或者特点包含于本申请的至少一个实施例或示例中。在本说明书中，对上述术语的示意性表述不一定指的是相同的实施例或示例。而且，描述的具体特征、结构、材料或者特点可以在任何的一个或多个实施例或示例中以合适的方式结合。
尽管上面已经示出和描述了本申请的实施例，可以理解的是，上述实施例是示例性的，不能理解为对本申请的限制，本领域的普通技术人员在本申请的范围内可以对上述实施例进行变化、修改、替换和变型。

Claims (10)

1.一种用于NFC芯片的低功耗CMOS电流源电路，其特征在于，包括：
第一NMOS管，第二NMOS管，第一电阻，第二电阻；其中，所述第一电阻和所述第二电阻的温度系数为正；
所述第一NMOS管的栅端接入上位电路电流，源端接地；
所述第二NMOS管的栅端接入上位电路电流，源端连接所述第一电阻第一端；
所述第一电阻第二端连接所述第二电阻第一端；
所述第二电阻第二端接地。
2.根据权利要求1所述的用于NFC芯片的低功耗CMOS电流源电路，其特征在于，所述第一NMOS管的栅端接入的上位电路电流和所述第二NMOS管的栅端接入上位电路电流相等，所述低功耗CMOS电流源电路中流经的电流值表达式为：
Figure 465699DEST_PATH_IMAGE001
Figure 740823DEST_PATH_IMAGE002
Figure 716386DEST_PATH_IMAGE003
其中，I为所述低功耗CMOS电流源电路中流经的电流值，
Figure 51552DEST_PATH_IMAGE004
为所述第一NMOS管和所述第二NMOS管的电子迁移率，
Figure 842791DEST_PATH_IMAGE005
为单位面积的栅氧化层电容，W1为所述第一NMOS管的宽，L1为所述第一NMOS管的长，
Figure 921605DEST_PATH_IMAGE006
为所述第一NMOS管栅极和源极的电压差，
Figure 419583DEST_PATH_IMAGE007
为阈值电压，W2为所述第二NMOS管的宽，L2为所述第二NMOS管的长，
Figure 191230DEST_PATH_IMAGE008
为所述第二NMOS管栅极和源极的电压差，R1为所述第一电阻的阻值，R2位所述第二电阻的阻值。
3.根据权利要求2所述的用于NFC芯片的低功耗CMOS电流源电路，其特征在于，在所述第二NMOS管的
Figure 954917DEST_PATH_IMAGE009
是所述第一NMOS管的
Figure 837423DEST_PATH_IMAGE010
的m倍时，所述低功耗CMOS电流源电路中流经的电流值表达式为：
Figure 189907DEST_PATH_IMAGE011
其中，I为所述低功耗CMOS电流源电路中流经的电流值，m为所述第二NMOS管的
Figure 132455DEST_PATH_IMAGE012
和所述第一NMOS管的
Figure 632706DEST_PATH_IMAGE010
的倍率系数。
4.根据权利要求3所述的用于NFC芯片的低功耗CMOS电流源电路，其特征在于，所述第一NMOS管和所述第二NMOS管的电子迁移率温度系数为负。
5.根据权利要求4所述的用于NFC芯片的低功耗CMOS电流源电路，其特征在于，所述上位电路包括：
第一PMOS管，第二PMOS管，第三PMOS管，第四PMOS管，第五PMOS管，第六PMOS管，第七PMOS管，第三NMOS管，第四NMOS管，第五NMOS管，第六NMOS管，第七NMOS管和电源。
6.根据权利要求5所述的用于NFC芯片的低功耗CMOS电流源电路，其特征在于，
所述第五PMOS管、第六PMOS管和第七PMOS管的源端均连接电源；
所述第五PMOS管、第六PMOS管和第七PMOS管的栅端均连接所述第二PMOS管的漏端；
所述第七PMOS管的漏端连接所述第一PMOS管的源端；
所述第六PMOS管的漏端连接所述第二PMOS管的源端；
所述第五PMOS管的漏端连接所述第四PMOS管的源端；
所述第一PMOS管、第二PMOS管、第三PMOS管和第四PMOS管的栅端均连接所述第三PMOS管的漏端；
所述第一PMOS管的漏端连接所述第七NMOS管的漏端；
所述第二PMOS管的漏端连接所述第六NMOS管的漏端；
所述第三PMOS管的漏端连接所述第五NMOS管的漏端；
所述第四PMOS管的漏端连接所述第四NMOS管的漏端；
所述第七NMOS管、第六NMOS管、第五NMOS管和第四NMOS管的栅端均连接所述第四NMOS管的漏端；
所述第七NMOS管的源端连接所述第一NMOS管的漏端；
所述第六NMOS管的源端连接所述第二NMOS管的漏端；
所述第五NMOS管的源端连接所述第三NMOS管的漏端；
所述第一NMOS管、第二NMOS管和第三NMOS管的栅端均连接所述第七NMOS管的漏端；
所述第三NMOS管和第四NMOS管的源端接地。
7.根据权利要求6所述的用于NFC芯片的低功耗CMOS电流源电路，其特征在于，所述第三PMOS管的栅端和漏端短接在一起，为所述第一PMOS管、第二PMOS管和第四PMOS管提供栅电压。
8.根据权利要求7所述的用于NFC芯片的低功耗CMOS电流源电路，其特征在于，所述第四NMOS管的栅端和漏端短接在一起，为所述第五NMOS管、第六NMOS管和第七NMOS管提供栅电压。
9.根据权利要求8所述的用于NFC芯片的低功耗CMOS电流源电路，其特征在于，所述第六PMOS管和所述第七PMOS管尺寸一致。
10.根据权利要求9所述的用于NFC芯片的低功耗CMOS电流源电路，其特征在于，所述第一PMOS管和所述第二PMOS管尺寸一致。
CN202011284745.7A 2020-11-17 2020-11-17 用于nfc芯片的低功耗cmos电流源电路 Active CN112099563B (zh)

Priority Applications (1)

Application Number Priority Date Filing Date Title
CN202011284745.7A CN112099563B (zh) 2020-11-17 2020-11-17 用于nfc芯片的低功耗cmos电流源电路

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
CN202011284745.7A CN112099563B (zh) 2020-11-17 2020-11-17 用于nfc芯片的低功耗cmos电流源电路

Publications (2)

Publication Number Publication Date
CN112099563A true CN112099563A (zh) 2020-12-18
CN112099563B CN112099563B (zh) 2021-04-09

Family

ID=73784639

Family Applications (1)

Application Number Title Priority Date Filing Date
CN202011284745.7A Active CN112099563B (zh) 2020-11-17 2020-11-17 用于nfc芯片的低功耗cmos电流源电路

Country Status (1)

Country Link
CN (1) CN112099563B (zh)

Citations (14)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JPS5890756A (ja) * 1981-11-25 1983-05-30 Mitsubishi Electric Corp モノリシツク基準電流源
US6111397A (en) * 1998-07-22 2000-08-29 Lsi Logic Corporation Temperature-compensated reference voltage generator and method therefor
CN1271116A (zh) * 1999-03-09 2000-10-25 因芬尼昂技术北美公司 电流源
US6265857B1 (en) * 1998-12-22 2001-07-24 International Business Machines Corporation Constant current source circuit with variable temperature compensation
US6351111B1 (en) * 2001-04-13 2002-02-26 Ami Semiconductor, Inc. Circuits and methods for providing a current reference with a controlled temperature coefficient using a series composite resistor
CN101131593A (zh) * 2006-08-23 2008-02-27 上海华虹Nec电子有限公司 电流源
CN101620450A (zh) * 2009-08-12 2010-01-06 绿达光电(苏州)有限公司 高精度恒流源电路
CN101739056A (zh) * 2008-11-27 2010-06-16 比亚迪股份有限公司 一种参考电流产生电路
CN102103388A (zh) * 2009-12-22 2011-06-22 三星半导体(中国)研究开发有限公司 具有启动电路的带隙电压基准电路
CN102156505A (zh) * 2009-12-25 2011-08-17 三美电机株式会社 电流源电路以及使用该电流源电路的延迟电路及振荡电路
CN103729004A (zh) * 2014-01-07 2014-04-16 上海华虹宏力半导体制造有限公司 一种偏置电流产生电路
CN105468076A (zh) * 2015-12-22 2016-04-06 嘉兴禾润电子科技有限公司 全cmos基准电流源
CN107256062A (zh) * 2017-07-24 2017-10-17 电子科技大学 一种无电阻式基准源
CN111337735A (zh) * 2020-02-17 2020-06-26 上海艾为电子技术股份有限公司 芯片和电流采样电路

Patent Citations (14)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JPS5890756A (ja) * 1981-11-25 1983-05-30 Mitsubishi Electric Corp モノリシツク基準電流源
US6111397A (en) * 1998-07-22 2000-08-29 Lsi Logic Corporation Temperature-compensated reference voltage generator and method therefor
US6265857B1 (en) * 1998-12-22 2001-07-24 International Business Machines Corporation Constant current source circuit with variable temperature compensation
CN1271116A (zh) * 1999-03-09 2000-10-25 因芬尼昂技术北美公司 电流源
US6351111B1 (en) * 2001-04-13 2002-02-26 Ami Semiconductor, Inc. Circuits and methods for providing a current reference with a controlled temperature coefficient using a series composite resistor
CN101131593A (zh) * 2006-08-23 2008-02-27 上海华虹Nec电子有限公司 电流源
CN101739056A (zh) * 2008-11-27 2010-06-16 比亚迪股份有限公司 一种参考电流产生电路
CN101620450A (zh) * 2009-08-12 2010-01-06 绿达光电(苏州)有限公司 高精度恒流源电路
CN102103388A (zh) * 2009-12-22 2011-06-22 三星半导体(中国)研究开发有限公司 具有启动电路的带隙电压基准电路
CN102156505A (zh) * 2009-12-25 2011-08-17 三美电机株式会社 电流源电路以及使用该电流源电路的延迟电路及振荡电路
CN103729004A (zh) * 2014-01-07 2014-04-16 上海华虹宏力半导体制造有限公司 一种偏置电流产生电路
CN105468076A (zh) * 2015-12-22 2016-04-06 嘉兴禾润电子科技有限公司 全cmos基准电流源
CN107256062A (zh) * 2017-07-24 2017-10-17 电子科技大学 一种无电阻式基准源
CN111337735A (zh) * 2020-02-17 2020-06-26 上海艾为电子技术股份有限公司 芯片和电流采样电路

Non-Patent Citations (1)

* Cited by examiner, † Cited by third party
Title
李健 等: "基于自偏置结构的参考电流源电路", 《电子与封装》 *

Also Published As

Publication number Publication date
CN112099563B (zh) 2021-04-09

Similar Documents

Publication Publication Date Title
CN104242876B (zh) 用于大量制造的管芯上可微调无源部件
US10135566B2 (en) Baseline wander correction
EP2784934A1 (en) Electronic biasing circuit for constant transconductance
US20070018694A1 (en) High-speed cml circuit design
CN108616261B (zh) 完全空乏型绝缘层上覆硅功率放大器
CN102033558A (zh) 参考电压发生器、集成电路以及操作参考电压发生器的方法
US7548094B2 (en) Systems and methods for on-chip signaling
CN102354241A (zh) 电压/电流转换电路
US9941885B2 (en) Low power general purpose input/output level shifting driver
US9100017B2 (en) Impedance component having low sensitivity to power supply variations
US7518424B2 (en) Slew rate controlled output circuit
CN112099563B (zh) 用于nfc芯片的低功耗cmos电流源电路
US9484912B2 (en) Resistance element generator and output driver using the same
CN104426575A (zh) 用于设置多端口天线结构的天线谐振模态的装置及方法
KR930002286B1 (ko) 발진회로
JP2008042275A (ja) Ｌｃ発振回路
EP1188238A1 (en) Amplifier
CN104539251B (zh) 低噪声低压差分信号发送器
TW202349864A (zh) 具有嵌入在等化器結構中的可變增益放大器的類比接收器前端
US20100123506A1 (en) Multistage level translator
CN110896338B (zh) 时钟传输模块与网络传输方法
US7750709B1 (en) Method and apparatus for biasing a floating node in an integrated circuit
CN114567261A (zh) 一种压控振荡器及电子设备
US8890601B2 (en) Method, system, and circuit with a driver output interface having a common mode connection coupled to a transistor bulk connection
US8026737B2 (en) Fusing apparatus for correcting process variation

Legal Events

Date Code Title Description
PB01 Publication
PB01 Publication
SE01 Entry into force of request for substantive examination
SE01 Entry into force of request for substantive examination
GR01 Patent grant
GR01 Patent grant
PE01 Entry into force of the registration of the contract for pledge of patent right
PE01 Entry into force of the registration of the contract for pledge of patent right

Denomination of invention: Low power CMOS current source circuit for NFC chip

Effective date of registration: 20210924

Granted publication date: 20210409

Pledgee: Bank of Chengdu science and technology branch of Limited by Share Ltd.

Pledgor: SICHUAN KEDAO XINGUO INTELLIGENT TECHNOLOGY Co.,Ltd.

Registration number: Y2021510000231