CN112071889A - 一种阵列基板、显示装置及制作方法 - Google Patents
一种阵列基板、显示装置及制作方法 Download PDFInfo
- Publication number
- CN112071889A CN112071889A CN202010984713.1A CN202010984713A CN112071889A CN 112071889 A CN112071889 A CN 112071889A CN 202010984713 A CN202010984713 A CN 202010984713A CN 112071889 A CN112071889 A CN 112071889A
- Authority
- CN
- China
- Prior art keywords
- layer
- isolation
- display area
- isolation groove
- depth
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Granted
Links
- 239000000758 substrate Substances 0.000 title claims abstract description 80
- 238000004519 manufacturing process Methods 0.000 title claims abstract description 28
- 238000002955 isolation Methods 0.000 claims abstract description 184
- 239000010410 layer Substances 0.000 claims abstract description 183
- 239000012044 organic layer Substances 0.000 claims abstract description 49
- 230000008020 evaporation Effects 0.000 claims abstract description 48
- 238000001704 evaporation Methods 0.000 claims abstract description 48
- 230000000149 penetrating effect Effects 0.000 claims abstract description 14
- 238000000034 method Methods 0.000 claims description 25
- 230000008021 deposition Effects 0.000 claims description 13
- 238000000059 patterning Methods 0.000 claims description 11
- 230000004044 response Effects 0.000 claims description 7
- 238000007740 vapor deposition Methods 0.000 claims description 7
- 239000011248 coating agent Substances 0.000 claims description 5
- 238000000576 coating method Methods 0.000 claims description 5
- 238000005530 etching Methods 0.000 description 20
- 230000008569 process Effects 0.000 description 16
- 230000005540 biological transmission Effects 0.000 description 13
- 230000005587 bubbling Effects 0.000 description 8
- 238000010586 diagram Methods 0.000 description 6
- XLYOFNOQVPJJNP-UHFFFAOYSA-N water Chemical compound O XLYOFNOQVPJJNP-UHFFFAOYSA-N 0.000 description 4
- 229920001621 AMOLED Polymers 0.000 description 3
- 230000009471 action Effects 0.000 description 3
- 230000000903 blocking effect Effects 0.000 description 2
- 230000007547 defect Effects 0.000 description 2
- 238000005137 deposition process Methods 0.000 description 2
- 238000013461 design Methods 0.000 description 2
- 238000012986 modification Methods 0.000 description 2
- 230000004048 modification Effects 0.000 description 2
- 230000003287 optical effect Effects 0.000 description 2
- 229920002120 photoresistant polymer Polymers 0.000 description 2
- 238000012545 processing Methods 0.000 description 2
- 230000009286 beneficial effect Effects 0.000 description 1
- 238000011161 development Methods 0.000 description 1
- 238000007599 discharging Methods 0.000 description 1
- 238000005516 engineering process Methods 0.000 description 1
- 239000000463 material Substances 0.000 description 1
- 238000002834 transmittance Methods 0.000 description 1
Images
Classifications
-
- H—ELECTRICITY
- H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
- H10K—ORGANIC ELECTRIC SOLID-STATE DEVICES
- H10K59/00—Integrated devices, or assemblies of multiple devices, comprising at least one organic light-emitting element covered by group H10K50/00
- H10K59/10—OLED displays
- H10K59/12—Active-matrix OLED [AMOLED] displays
- H10K59/122—Pixel-defining structures or layers, e.g. banks
-
- H—ELECTRICITY
- H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
- H10K—ORGANIC ELECTRIC SOLID-STATE DEVICES
- H10K50/00—Organic light-emitting devices
- H10K50/80—Constructional details
- H10K50/84—Passivation; Containers; Encapsulations
- H10K50/844—Encapsulations
-
- H—ELECTRICITY
- H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
- H10K—ORGANIC ELECTRIC SOLID-STATE DEVICES
- H10K59/00—Integrated devices, or assemblies of multiple devices, comprising at least one organic light-emitting element covered by group H10K50/00
- H10K59/10—OLED displays
- H10K59/17—Passive-matrix OLED displays
-
- H—ELECTRICITY
- H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
- H10K—ORGANIC ELECTRIC SOLID-STATE DEVICES
- H10K71/00—Manufacture or treatment specially adapted for the organic devices covered by this subclass
-
- H—ELECTRICITY
- H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
- H10K—ORGANIC ELECTRIC SOLID-STATE DEVICES
- H10K77/00—Constructional details of devices covered by this subclass and not covered by groups H10K10/80, H10K30/80, H10K50/80 or H10K59/80
- H10K77/10—Substrates, e.g. flexible substrates
-
- Y—GENERAL TAGGING OF NEW TECHNOLOGICAL DEVELOPMENTS; GENERAL TAGGING OF CROSS-SECTIONAL TECHNOLOGIES SPANNING OVER SEVERAL SECTIONS OF THE IPC; TECHNICAL SUBJECTS COVERED BY FORMER USPC CROSS-REFERENCE ART COLLECTIONS [XRACs] AND DIGESTS
- Y02—TECHNOLOGIES OR APPLICATIONS FOR MITIGATION OR ADAPTATION AGAINST CLIMATE CHANGE
- Y02E—REDUCTION OF GREENHOUSE GAS [GHG] EMISSIONS, RELATED TO ENERGY GENERATION, TRANSMISSION OR DISTRIBUTION
- Y02E10/00—Energy generation through renewable energy sources
- Y02E10/50—Photovoltaic [PV] energy
- Y02E10/549—Organic PV cells
-
- Y—GENERAL TAGGING OF NEW TECHNOLOGICAL DEVELOPMENTS; GENERAL TAGGING OF CROSS-SECTIONAL TECHNOLOGIES SPANNING OVER SEVERAL SECTIONS OF THE IPC; TECHNICAL SUBJECTS COVERED BY FORMER USPC CROSS-REFERENCE ART COLLECTIONS [XRACs] AND DIGESTS
- Y02—TECHNOLOGIES OR APPLICATIONS FOR MITIGATION OR ADAPTATION AGAINST CLIMATE CHANGE
- Y02P—CLIMATE CHANGE MITIGATION TECHNOLOGIES IN THE PRODUCTION OR PROCESSING OF GOODS
- Y02P70/00—Climate change mitigation technologies in the production process for final industrial or consumer products
- Y02P70/50—Manufacturing or production processes characterised by the final manufactured product
Landscapes
- Engineering & Computer Science (AREA)
- Microelectronics & Electronic Packaging (AREA)
- Manufacturing & Machinery (AREA)
- Physics & Mathematics (AREA)
- Optics & Photonics (AREA)
- Electroluminescent Light Sources (AREA)
Abstract
本发明公开了一种阵列基板、显示装置及制作方法,该阵列基板包括第一显示区域和第二显示区域,第一显示区域包括按照第一像素密度阵列排布的第一像素,第一显示区域的有机层包括具有第一深度的第一隔离槽,第一显示区域的无机层包括贯通其的第一过孔,第一过孔与第一隔离槽对应设置以露出第一隔离槽;第二显示区域包括按照第二像素密度阵列排布的第二像素,第二显示区域的有机层包括具有第二深度的第二隔离槽,第二显示区域的无机层包括贯通其的第二过孔,第二过孔与第二隔离槽对应设置以部分露出第二隔离槽,第二显示区域的蒸镀层对应于第二隔离槽的边缘位置断开;第一像素密度大于第二像素密度,第一深度小于第二深度。
Description
技术领域
本发明涉及显示技术领域,特别是涉及一种阵列基板、显示装置及制作方法。
背景技术
近年来,高屏占比电子产品越来越受到市场青睐,全面屏更是大势所趋。采用低像素密度的被动驱动式有机发光二极管单元(PMOLED)屏下摄像技术是提高屏占比的技术方向之一。为了实现PMOLED区域点亮时可控,需要在阵列基板上设计隔离槽来隔断该区域的OLED器件的阴极,然而,现有的工艺流程在形成隔离槽时易出现阵列基板膜层剥离和鼓泡不良的问题,极大影响了阵列基板的良率。
因此,需要一种新的阵列基板、显示装置及制作方法。
发明内容
为了解决上述问题至少之一,本发明第一个实施例提供一种阵列基板,包括第一显示区域和第二显示区域,
所述阵列基板包括依次层叠设置在衬底上的有机层、无机层、阳极、像素界定层和蒸镀层,其中
所述第一显示区域包括按照第一像素密度阵列排布的多个第一像素,所述第一显示区域的有机层包括设置在相邻第一像素间的具有第一深度的第一隔离槽,所述第一显示区域的无机层包括贯通其的第一过孔,所述第一过孔与所述第一隔离槽对应设置以露出所述第一隔离槽;
所述第二显示区域包括按照第二像素密度阵列排布的多个第二像素,所述第二显示区域的有机层包括设置在相邻第二像素间的具有第二深度的第二隔离槽,所述第二显示区域的无机层包括贯通其的第二过孔,所述第二过孔与所述第二隔离槽对应设置以部分露出所述第二隔离槽,所述第二显示区域的蒸镀层对应于所述第二隔离槽的边缘位置断开;
所述第一像素密度大于所述第二像素密度,所述第一深度小于所述第二深度。
进一步的,所述蒸镀层对应于所述第一隔离槽的边缘位置的厚度小于所述蒸镀层对应于所述像素界定层位置的厚度;
或者
所述蒸镀层对应于所述第一隔离槽的边缘位置断开。
进一步的,所述第一深度大于0.1μm,小于1μm。
进一步的,所述第二隔离槽的侧壁向所述无机层的外侧凸出,形成内凹结构;
和/或
所述第二深度大于1μm,小于2μm。
进一步的,所述第一显示区域采用主动驱动式有机发光二极管单元,所述第二显示区域采用被动驱动式有机发光二极管单元;
或者
所述第一显示区域和第二显示区域均采用主动驱动式有机发光二极管单元。
本发明第二个实施例提供一种制作上述阵列基板的方法,包括:
依次层叠形成在衬底上的有机层和无机层;
图案化形成贯通所述无机层的第一过孔和第二过孔,以及在所述有机层上形成的具有第一深度的与所述第一过孔对应的第一隔离槽和与所述第二过孔对应的第三隔离槽,其中,所述第一过孔和第一隔离槽以第一像素密度阵列排布并形成第一显示区域,所述第二过孔和第三隔离槽以第二像素密度阵列排布并形成第二显示区域,所述第一像素密度大于所述第二像素密度;
依次形成在所述无机层上的阳极和像素界定层,所述第一显示区域包括以第一像素密度阵列排布的多个第一阳极和对应的第一像素界定层,所述第二显示区域包括以第二像素密度阵列排布的多个第二阳极和对应的第二像素界定层;
图案化所述第三隔离槽形成具有第二深度的第二隔离槽,所述第二隔离槽部分从所述第二过孔露出;
形成覆盖所述像素界定层、露出的第一隔离槽、阳极和第二隔离槽的蒸镀层,所述蒸镀层对应于所述第二隔离槽的边缘位置断开。
进一步的,所述形成覆盖所述像素界定层、露出的第一隔离槽、阳极和第二隔离槽的蒸镀层进一步包括:
响应于具有所述第一深度的第一隔离槽,所述蒸镀层对应于所述第一隔离槽的边缘位置的厚度小于对应于所述像素界定层位置的厚度;
或者
响应于具有所述第一深度的第一隔离槽,所述蒸镀层对应于所述第一隔离槽的边缘位置断开。
进一步的,所述第一深度大于0.1μm,小于1μm。
进一步的,所述图案化所述第三隔离槽形成具有第二深度的第二隔离槽,所述第二隔离槽部分从所述第二过孔露出进一步包括:所述第二隔离槽的侧壁向所述无机层的外侧凸出,形成内凹结构;
和/或
所述第二深度大于1μm,小于2μm。
本发明第三个实施例提供一种显示装置,包括如上述的阵列基板。
本发明的有益效果如下:
本发明针对目前现有的问题,制定一种阵列基板,在通过具有第二深度的第二隔离槽将覆盖其上的蒸镀层隔断以控制第二显示区域的显示的基础上,通过在第一显示区域的有机层上设置位于相邻第一像素之间的具有第一深度的第一隔离槽,以及与该第一隔离层对应设置的贯通无机层的第一过孔将对应位置处的有机层露出以避免阵列基板在制作过程中产生膜层剥离和鼓泡不良;同时,该第一隔离槽可有效阻断蒸镀层的电子横向传输通路或增大传输电阻,从而避免阵列基板上的器件间产生不良串扰,能够弥补现有技术中存在的问题,有效降低生产成本,提高产品良率与生产效率,具有广泛的应用前景。
附图说明
为了更清楚地说明本发明实施例中的技术方案,下面将对实施例描述中所需要使用的附图作简单地介绍,显而易见地,下面描述中的附图仅仅是本发明的一些实施例,对于本领域普通技术人员来讲,在不付出创造性劳动的前提下,还可以根据这些附图获得其他的附图。
图1示出本发明的一个实施例所述阵列基板的层结构框图;
图2示出本发明的一个实施例所述阵列基板的俯视结构框图;
图3a-3d示出现有技术中的阵列基板的层结构框图;
图4a-4b示出现有技术中的阵列基板的剥离和鼓泡不良示意图;
图5示出本发明的一个实施例所述阵列基板的制作方法的流程图;
图6a-6d示出本发明实施例所述阵列基板的工艺形成图。
具体实施方式
为了更清楚地说明本发明,下面结合优选实施例和附图对本发明做进一步的说明。附图中相似的部件以相同的附图标记进行表示。本领域技术人员应当理解,下面所具体描述的内容是说明性的而非限制性的,不应以此限制本发明的保护范围。
需要说明的是,本文中所述的“在……上”、“在……上形成”和“设置在……上”可以表示一层直接形成或设置在另一层上,也可以表示一层间接形成或设置在另一层上,即两层之间还存在其它的层。在本文中,除非另有说明,所采用的术语“位于同一层”指的是两个层、部件、构件、元件或部分可以通过同一构图工艺形成,并且,这两个层、部件、构件、元件或部分一般由相同的材料形成。在本文中,除非另有说明,表述“构图工艺”一般包括光刻胶的涂布、曝光、显影、刻蚀、光刻胶的剥离等步骤。表述“一次构图工艺”意指使用一块掩模板形成图案化的层、部件、构件等的工艺。
还需要说明的是,在本申请的描述中,诸如第一和第二等之类的关系术语仅仅用来将一个实体或者操作与另一个实体或操作区分开来,而不一定要求或者暗示这些实体或操作之间存在任何这种实际的关系或者顺序。
如图3a-3d所示,现有技术中,阵列基板包括第一显示区域和第二显示区域,其中,第一显示区域采用主动驱动式有机发光二极管单元AMOLED,第二显示区域采用被动驱动式有机发光二极管单元PMOLED,在用于屏下摄像的第二显示区域中,通过在阵列基板上设置隔离槽112’隔断该区域的PMOLED器件的蒸镀层以控制第二显示区域的点亮。具体的,阵列基板上的隔离槽112’主要是通过刻蚀有机层11’形成隔离槽112’来实现。如图3a所示,首先,在有机层11’上形成一层无机层12’,然后,如图3b所示,将无机层12’在需要刻蚀隔离槽的区域刻蚀开设过孔,再然后,如图3c所示,在有机层上形成在阳极13’、像素定义层14’及支撑层17’等其他层结构,最后,如图3d所示,再对有机层11’进行隔离槽刻蚀,形成隔离槽112’结构。
然而,有机层11’上的无机层12’在沉积时是整面沉积的,对于第一显示区域AMOLED而言,保留该无机层12’会阻碍该区域对应的有机层在后续高温工艺排出水汽,使各膜层的内压增大,导致如图4a所示的膜层剥离不良以及如图4b所示的鼓泡不良,进而无法对阵列基板进行EV蒸镀工艺,从而对阵列基板的加工制作带来极大困难。同时,若对第一显示区域的无机层12’进行大面积刻蚀形成隔离槽,刻蚀气体容易损伤有机层11’表面,导致阳极成膜不平坦,从而导致色偏等一系列光学不良。进一步地,当在阵列基板设置OLED器件时,由于第一显示区域的像素密度高,各像素的子像素间距离更短,导致因蒸镀形成的共有有机层在各子像素间存在电子横向传输的串扰问题。因此,为解决上述问题,本发明提出了一种阵列基板、显示装置及制作方法。
如图1和图2所示,本发明的一个实施例提供了一种阵列基板,包括第一显示区域AA和第二显示区域BB,所述阵列基板包括依次层叠设置在衬底16上的有机层11、无机层12、阳极13、像素界定层14和蒸镀层15,其中
所述第一显示区域AA包括按照第一像素密度阵列排布的多个第一像素141,所述第一显示区域AA的有机层11包括设置在相邻第一像素141间的具有第一深度的第一隔离槽111,所述第一显示区域AA的无机层11包括贯通其的第一过孔,所述第一过孔与所述第一隔离槽对应设置以露出所述第一隔离槽;
所述第二显示区域BB包括按照第二像素密度阵列排布的多个第二像素142,所述第二显示区域的有机层11包括设置在相邻第二像素142间的具有第二深度的第二隔离槽112,所述第二显示区域的无机层12包括贯通其的第二过孔,所述第二过孔与所述第二隔离槽对应设置以部分露出所述第二隔离槽,所述第二显示区域的蒸镀层15对应于所述第二隔离槽112的边缘位置152断开;
所述第一像素密度大于所述第二像素密度,所述第一深度小于所述第二深度。
在本实施例中,所述蒸镀层包括有机发光层和阴极,如图1和图2所示,本发明实施例的阵列基板通过在第二显示区域的有机层上设置位于相邻第二像素之间的具有第二深度的第二隔离槽,将覆盖在所述第二隔离槽的边缘位置的蒸镀层断开,即有效隔断第二显示区域的阴极,从而实现对第二显示区域的各第二像素的点亮控制。同时,本发明实施例还通过在第一显示区域的有机层上设置位于相邻第一像素之间的具有第一深度的第一隔离槽,以及与该第一隔离层对应设置的贯通无机层的第一过孔将对应位置处的有机层露出,以使得有机层可在后续高温工艺快速排出水汽,降低各膜层的内压,以避免阵列基板制作过程产生的膜层剥离和鼓泡不良;并且,当在该阵列基板上制作OLED器件时,位于相邻第一像素间的具有一定深度的第一隔离槽可隔断或减薄形成在阵列基板上的OLED器件的蒸镀层,通过阻断蒸镀层的电子横向传输通路或增大传输电阻的方式,以避免设置在阵列基板上的OLED器件产生的串扰不良,从而弥补了现有技术中存在的问题,能够有效降低生产成本,有效提高产品良率与生产效率,具有广泛的应用前景。
在本实施例中,如图1和图2所示,第一显示区域AA的无机层12包括贯通其的第一过孔,与第一过孔对应的第一隔离槽111位于相邻的两个第一像素141之间,第一过孔完全露出第一隔离槽111,可为无机层12下方的有机层11提供水汽排出通道,以便后续阵列基板的制作过程中,快速排出有机层因高温而产生的水汽,进而降低各膜层的内压,以避免产生膜层剥离不良和鼓泡不良,有效提高阵列基板的良率。在一个具体示例中,所有第一隔离槽的刻蚀面积占第一显示区域形成的发光区面积的2%~5%,在确保阵列基板整体强度不受影响的基础上,有效为有机层提供水汽排出通道。
值得说明的是,所述相邻两个第一像素可以为相邻的两个像素,也可以为相邻的两个子像素;由于第二隔离槽完全隔离各像素间的阴极,因此所述相邻两个第二像素通常设置在相邻的两列像素间,也可以设置在相邻像素或相邻子像素间,本申请对此不作具体限定。本领域技术人员应当根据实际应用需求进行设置,以实现利用第二隔离槽对第二显示区域的各像素进行显示控制的基础上,利用第一隔离槽解决现有问题为设计准则,在此不再赘述。
在一个可选的实施例中,所述蒸镀层对应于所述第一隔离槽的边缘位置的厚度小于所述蒸镀层对应于所述像素界定层位置的厚度。
在本实施例中,通过减薄第一隔离槽的边缘位置的蒸镀层厚度增大蒸镀层电阻,以避免设置在阵列基板上的OLED器件产生的串扰不良。在一个具体示例中,第一隔离槽的第一深度大于0.1μm且小于1μm,例如第一隔离槽的深度为0.2μm时,第一隔离槽设置在第一像素外侧,例如第一隔离槽为一封闭的环绕第一子像素的环状结构,形成于第一子像素外侧的蒸镀层并未被第一隔离槽完全切断。如图1所示,在第一隔离槽111的边缘位置151处,即有机层11和无机层12交界处,即对应于第一隔离槽的边缘位置处形成的蒸镀层15的厚度小于在形成在像素界定层14上的蒸镀层15的厚度,从而增大蒸镀层15电阻。因此,在电连接状态下,形成在阵列基板上的OLED器件的电子横向传输的电阻增大,可有效改善串扰不良。
在另一个可选的实施例中,所述蒸镀层15对应于所述第一隔离槽111的边缘位置151处断开。
在本实施例中,通过切断部分电子横向传输路径的方式,可避免设置在阵列基板上的OLED器件电子传输产生的串扰不良。在一个具体示例中,第一隔离槽的第一深度大于0.1μm且小于1μm,例如第一隔离槽的深度为0.9μm时,,第一隔离槽如图2所示的分布方式排列,竖直方向分布的两个同一直线上的相邻第一隔离槽111并未连接,竖直方向设置的第一隔离槽111与其对应的横向设置的第一隔离槽111之间同样并未连接,每一第一隔离槽之间均具有一定距离。此时,在如图1所示的第一隔离槽的边缘位置151处,即有机层和无机层交界处,形成的蒸镀层15被切断,同时电子横向的传输路径也被部分切断。因此,在电连接状态下,形成在阵列基板上的OLED器件的电子横向传输的电阻增大,可有效改善串扰不良。
在本实施例中,第一深度的刻蚀深度较浅,可与第一过孔同时加工以形成与该第一过孔对应的第一隔离槽。在一个具体示例中,在无机层进行第一过孔的刻蚀工艺时通过控制刻蚀时间等刻蚀条件进行过刻蚀即可形成本实施例中具有第一深度的第一隔离槽。因此,形成第一隔离槽的工艺流程简单,并未新增工艺步骤,也不需要辅助治具进行加工,并且第一深度并不会损伤有机层表面,有效确保阵列基板的良率。
在一个可选的实施例中,如图1所示,所述第二隔离槽112的侧壁向所述无机层12的外侧凸出,形成内凹结构。
在本实施例中,如图1所示的阵列基板的层结构界面示意图所示,无机层12上的第二过孔的孔径小于第二隔离槽112的槽径,因此,在俯视方向上,第二过孔的孔径仅露出部分的第二隔离槽112,而第二隔离槽未露出部分对应于无机层的表面152处并未形成蒸镀层15,即响应于第二隔离槽的刻蚀深度和刻蚀槽径使得蒸镀层15在第二隔离槽的边缘位置152处被切断,从而实现对OLED器件阴极的有效控制。
在一个具体的示例中,所述第二深度大于1μm,小于2μm。即当第二隔离槽的第二深度值处于1~2μm范围内时,蒸镀层15在152处被切断,能够有效控制OLED器件的阴极。
具体的,如图2所示,第二隔离槽112为一个贯穿阵列基板宽度的一个延伸槽,能够有效切断覆盖在其上的蒸镀层15,从而实现对第二显示区域的OLED器件的有效控制。在本实施例中,第二隔离槽的槽径可为2-5μm,所有第二隔离槽的刻蚀面积占第二显示区域形成的发光区面积的10%~20%,在确保阵列基板整体强度不受影响的基础上,可有效控制OLED器件的阴极。
需说明的是,本实施例中,如图1所示,像素界定层14上还设置有支撑层17,用于在制作步骤中起到支撑作用,则蒸镀层15还覆盖支撑层17,本实施例仅用于说明本技术方案,并未限定阵列基板的具体结构,凡通过在第一显示区域设置第一隔离槽解决上述问题均在本申请的保护范围内。
在一个可选的实施例中,所述第一显示区域AA采用主动驱动式有机发光二极管单元,所述第二显示区域BB采用被动驱动式有机发光二极管单元(PMOLED)。
在本实施例中,通过分别在第一显示区域设置第一像素密度的主动驱动式有机发光二极管单元(AMOLED)和在第二显示区域设置第二像素密度的被动驱动式有机发光二极管单元(PMOLED),能够保证显示装置的透过率,实现显示装置的屏下摄像功能。
在另一个可选的实施例中,所述第一显示区域AA和第二显示区域BB均采用主动驱动式有机发光二极管单元。
在本实施例中,由于所述第一显示区域和第二显示区域的像素密度不同,例如第一像素密度远远大于第二像素密度,则第一显示区域AA和第二显示区域BB均采用主动驱动式有机发光二极管单元,也可实现显示装置的屏下摄像功能。
因此,本领域技术人员既可通过设置不同驱动类型的有机发光二极管单元以实现显示装置的屏下摄像功能,也可通过设置同一类型的主动驱动式有机发光二极管单元在不同的显示区域以不同的像素密度分布,从而实现显示装置的屏下摄像功能。本实施能够便于后续制程中在第二显示区域对应的位置设置光学器件如屏下摄像头等,无需对阵列基板进行挖孔或者设置“齐刘海”,从而实现真正意义上的全面屏显示。
与上述实施例提供的阵列基板相对应,如图5所示,本申请的一个实施例还提供一种制作上述阵列基板的方法,包括:
依次层叠形成在衬底16上的有机层11和无机层12;
图案化形成贯通所述无机层12的第一过孔和第二过孔,以及在所述有机层上形成的具有第一深度的与所述第一过孔对应的第一隔离槽111和与所述第二过孔对应的第三隔离槽113,其中,所述第一过孔和第一隔离槽111以第一像素密度阵列排布并形成第一显示区域AA,所述第二过孔和第三隔离槽113以第二像素密度阵列排布并形成第二显示区域BB,所述第一像素密度大于所述第二像素密度;
依次形成在所述无机层12上的阳极13和像素界定层14,所述第一显示区域AA包括以第一像素密度阵列排布的多个第一阳极和对应的第一像素界定层,所述第二显示区域BB包括以第二像素密度阵列排布的多个第二阳极和对应的第二像素界定层;
图案化所述第三隔离槽113形成具有第二深度的第二隔离槽112,所述第二隔离槽112部分从所述第二过孔露出;
形成覆盖所述像素界定层14、露出的第一隔离槽111、阳极13和第二隔离槽112的蒸镀层15,所述蒸镀层15对应于所述第二隔离槽112的边缘位置152断开。
在本实施例中,通过上述制作方法制成的阵列基板,在通过具有第二深度的第二隔离槽将覆盖其上的蒸镀层隔断以控制第二显示区域的显示的基础上,通过在第一显示区域的有机层上设置位于相邻第一像素之间的具有第一深度的第一隔离槽,以及与该第一隔离层对应设置的贯通无机层的第一过孔将对应位置处的有机层露出以避免阵列基板制作过程中产生的膜层剥离和鼓泡不良;同时,该第一隔离槽可有效阻断蒸镀层的部分电子横向传输通路、增大传输电阻,从而避免阵列基板上的器件间产生不良串扰,能够弥补现有技术中存在的问题,有效降低生产成本,提高产品良率与生产效率,具有广泛的应用前景。
本领域技术人员应知晓,前述实施例和随之带来的有益效果同样适用于本实施例,因此,相同的部分不再赘述。
现结合图6a-6d对本发明实施例的阵列基板制作方法进行说明:
第一步、如图6a所示,在衬底16通过沉积工艺形成有机层11,然后通过沉积工艺在有机层11形成无机层12。
第二步、如图6b所示,通过刻蚀工艺在无机层12上形成贯通其的第一过孔和第二过孔,第一过孔和第二过孔的形状根据实际应用制定。在第一过孔的刻蚀过程中,通过设置刻蚀时间等刻蚀条件进行过刻蚀以在有机层11上形成具有第一深度的与所述第一过孔对应的第一隔离槽111;同理,在第二过孔的刻蚀过程中形成具有第一深度的与所述第二过孔对应的第三隔离槽113。此时,所述第一过孔和第一隔离槽以第一像素密度阵列排布并形成第一显示区域AA,所述第二过孔和第三隔离槽以第二像素密度阵列排布并形成第二显示区域BB,所述第一像素密度大于所述第二像素密度。并且,在该步骤中形成的位于第一显示区域的有机层上的第一隔离槽通过露出有机层,从而为后续制程中有机层提供快速排除水汽的通道。第一隔离槽的位置和结构设计如本发明前述实施例的阵列基板,在此不再赘述。
在另一个可选的实施例中,该步骤中形成的第一隔离槽的第一深度大于0.1μm,小于1μm。
第三步、如图6c所示,在无机层12上依次形成阳极13、像素界定层14和支撑层17,所述第一显示区域包括以第一像素密度阵列排布的多个第一阳极和对应的第一像素界定层,所述第二显示区域包括以第二像素密度阵列排布的多个第二阳极和对应的第二像素界定层。
在本实施例中,像素界定层14上还设置有支撑层17,则蒸镀层15还覆盖支撑层17。值得说明的是,本实施例仅用于说明本技术方案,并未限定阵列基板的具体结构,凡通过在第一显示区域设置第一隔离槽解决上述问题均在本申请的保护范围内。
第四步、如图6d所示,在第三隔离槽113的基础上继续刻蚀形成具有第二深度的第二隔离槽112,形成的第二隔离槽112的槽径大于第二过孔的孔径使得所述第二隔离槽的部分从所述第二过孔露出。进一步的,所述第二隔离槽112的侧壁向所述无机层12的外侧凸出,形成内凹结构。
在一个可选的实施例中,该步骤还进一步包括:所述第二深度大于1μm,小于2μm。
在该步骤形成的第二隔离槽112,通过对其结构以及深度的设计,使得第二隔离槽边缘位置152处对应的蒸镀层断开,从而完全隔断阴极以有效控制OLED器件的阴极。由于第二隔离槽需刻蚀的面积和深度较大,在该步骤中通常使用掩模板形成第二隔离槽。
第五步、在如图6d所示的层结构基础上进行蒸镀以形成如图1所示的阵列基板,具体地,形成覆盖所述像素界定层14、露出的第一隔离槽111、阳极13和第二隔离槽112的蒸镀层15,所述蒸镀层15对应于所述第二隔离槽112的边缘位置152断开。
在一个可选的实施例中,形成覆盖所述像素界定层14、露出的第一隔离槽111、阳极13和第二隔离槽112的蒸镀层15进一步包括:响应于具有所述第一深度的第一隔离槽,所述蒸镀层15对应于所述第一隔离槽111的边缘位置151的厚度小于对应于所述像素界定层14位置的厚度。
在另一个可选的实施例中,形成覆盖所述像素界定层14、露出的第一隔离槽111、阳极13和第二隔离槽112的蒸镀层15进一步包括:响应于具有所述第一深度的第一隔离槽111,所述蒸镀层15对应于所述第一隔离槽111的边缘位置151断开。
上述两个实施例通过减薄第一隔离槽111的边缘位置151的蒸镀层厚度,或者部分切断第一隔离槽111的边缘位置151的蒸镀层,从而增大蒸镀层的传输电阻以有效避免串扰不良。
需要说明的是,本领域技术人员应当理解,本发明实施例对阵列基板的具体结构和制作方法不作具体限定,凡通过在第一显示区域设置第一隔离槽解决上述问题均在本申请的保护范围内,因此不再赘述。
基于上述实施例的阵列基板,本发明的另一个实施例还提供了一种显示装置,包括上述的阵列基板。
在本实施例中,所述显示装置可以为手机、平板电脑、电视机、显示器、笔记本电脑、数码相框或导航仪等任何具有显示功能的产品或部件。
本发明针对目前现有的问题,制定一种阵列基板,在通过具有第二深度的第二隔离槽将覆盖其上的蒸镀层隔断以控制第二显示区域的显示的基础上,通过在第一显示区域的有机层上设置位于相邻第一像素之间的具有第一深度的第一隔离槽,以及与该第一隔离层对应设置的贯通无机层的第一过孔将对应位置处的有机层露出以避免阵列基板制作过程中产生的膜层剥离和鼓泡不良;同时,该第一隔离槽可有效阻断蒸镀层的电子横向传输通路或增大传输电阻,从而避免阵列基板上的器件间产生不良串扰,能够弥补现有技术中存在的问题,有效降低生产成本,提高产品良率与生产效率,具有广泛的应用前景。
显然,本发明的上述实施例仅仅是为清楚地说明本发明所作的举例,而并非是对本发明的实施方式的限定,对于所属领域的普通技术人员来说,在上述说明的基础上还可以做出其它不同形式的变化或变动,这里无法对所有的实施方式予以穷举,凡是属于本发明的技术方案所引伸出的显而易见的变化或变动仍处于本发明的保护范围之列。
Claims (10)
1.一种阵列基板,包括第一显示区域和第二显示区域,其特征在于,所述阵列基板包括依次层叠设置在衬底上的有机层、无机层、阳极、像素界定层和蒸镀层,其中
所述第一显示区域包括按照第一像素密度阵列排布的多个第一像素,所述第一显示区域的有机层包括设置在相邻第一像素间的具有第一深度的第一隔离槽,所述第一显示区域的无机层包括贯通其的第一过孔,所述第一过孔与所述第一隔离槽对应设置以露出所述第一隔离槽;
所述第二显示区域包括按照第二像素密度阵列排布的多个第二像素,所述第二显示区域的有机层包括设置在相邻第二像素间的具有第二深度的第二隔离槽,所述第二显示区域的无机层包括贯通其的第二过孔,所述第二过孔与所述第二隔离槽对应设置以部分露出所述第二隔离槽,所述第二显示区域的蒸镀层对应于所述第二隔离槽的边缘位置断开;
所述第一像素密度大于所述第二像素密度,所述第一深度小于所述第二深度。
2.根据权利要求1所述的阵列基板,其特征在于,
所述蒸镀层对应于所述第一隔离槽的边缘位置的厚度小于所述蒸镀层对应于所述像素界定层位置的厚度;
或者
所述蒸镀层对应于所述第一隔离槽的边缘位置断开。
3.根据权利要求2所述的阵列基板,其特征在于,所述第一深度大于0.1μm,小于1μm。
4.根据权利要求1所述的阵列基板,其特征在于,
所述第二隔离槽的侧壁向所述无机层的外侧凸出,形成内凹结构;
和/或
所述第二深度大于1μm,小于2μm。
5.根据权利要求1-4中任一项所述的阵列基板,其特征在于,
所述第一显示区域采用主动驱动式有机发光二极管单元,所述第二显示区域采用被动驱动式有机发光二极管单元;
或者
所述第一显示区域和第二显示区域均采用主动驱动式有机发光二极管单元。
6.一种制作如权利要求1-5中任一项所述的阵列基板的方法,其特征在于,包括:
依次层叠形成在衬底上的有机层和无机层;
图案化形成贯通所述无机层的第一过孔和第二过孔,以及在所述有机层上形成的具有第一深度的与所述第一过孔对应的第一隔离槽和与所述第二过孔对应的第三隔离槽,其中,所述第一过孔和第一隔离槽以第一像素密度阵列排布并形成第一显示区域,所述第二过孔和第三隔离槽以第二像素密度阵列排布并形成第二显示区域,所述第一像素密度大于所述第二像素密度;
依次形成在所述无机层上的阳极和像素界定层,所述第一显示区域包括以第一像素密度阵列排布的多个第一阳极和对应的第一像素界定层,所述第二显示区域包括以第二像素密度阵列排布的多个第二阳极和对应的第二像素界定层;
图案化所述第三隔离槽形成具有第二深度的第二隔离槽,所述第二隔离槽部分从所述第二过孔露出;
形成覆盖所述像素界定层、露出的第一隔离槽、阳极和第二隔离槽的蒸镀层,所述蒸镀层对应于所述第二隔离槽的边缘位置断开。
7.根据权利要求6所述的方法,其特征在于,所述形成覆盖所述像素界定层、露出的第一隔离槽、阳极和第二隔离槽的蒸镀层进一步包括:
响应于具有所述第一深度的第一隔离槽,所述蒸镀层对应于所述第一隔离槽的边缘位置的厚度小于所述蒸镀层对应于所述像素界定层位置的厚度;
或者
响应于具有所述第一深度的第一隔离槽,所述蒸镀层对应于所述第一隔离槽的边缘位置断开。
8.根据权利要求6所述的方法,其特征在于,所述第一深度大于0.1μm,小于1μm。
9.根据权利要求6所述的方法,其特征在于,
所述图案化所述第三隔离槽形成具有第二深度的第二隔离槽,所述第二隔离槽部分从所述第二过孔露出进一步包括:所述第二隔离槽的侧壁向所述无机层的外侧凸出,形成内凹结构;
和/或
所述第二深度大于1μm,小于2μm。
10.一种显示装置,其特征在于,包括如权利要求1-5中任一项所述的阵列基板。
Priority Applications (1)
Application Number | Priority Date | Filing Date | Title |
---|---|---|---|
CN202010984713.1A CN112071889B (zh) | 2020-09-18 | 2020-09-18 | 一种阵列基板、显示装置及制作方法 |
Applications Claiming Priority (1)
Application Number | Priority Date | Filing Date | Title |
---|---|---|---|
CN202010984713.1A CN112071889B (zh) | 2020-09-18 | 2020-09-18 | 一种阵列基板、显示装置及制作方法 |
Publications (2)
Publication Number | Publication Date |
---|---|
CN112071889A true CN112071889A (zh) | 2020-12-11 |
CN112071889B CN112071889B (zh) | 2024-06-04 |
Family
ID=73680854
Family Applications (1)
Application Number | Title | Priority Date | Filing Date |
---|---|---|---|
CN202010984713.1A Active CN112071889B (zh) | 2020-09-18 | 2020-09-18 | 一种阵列基板、显示装置及制作方法 |
Country Status (1)
Country | Link |
---|---|
CN (1) | CN112071889B (zh) |
Cited By (6)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
CN112820841A (zh) * | 2021-01-18 | 2021-05-18 | 合肥维信诺科技有限公司 | 显示基板及显示基板制备方法 |
CN113328050A (zh) * | 2021-05-11 | 2021-08-31 | 武汉华星光电半导体显示技术有限公司 | 一种显示面板及其制备方法 |
WO2022236559A1 (zh) * | 2021-05-10 | 2022-11-17 | 京东方科技集团股份有限公司 | 显示基板、电子装置及显示基板的制作方法 |
CN115988922A (zh) * | 2021-11-30 | 2023-04-18 | 京东方科技集团股份有限公司 | 显示基板及显示装置 |
WO2023098292A1 (zh) * | 2021-11-30 | 2023-06-08 | 京东方科技集团股份有限公司 | 显示基板及其制作方法、以及显示装置 |
WO2024093583A1 (zh) * | 2022-10-31 | 2024-05-10 | 京东方科技集团股份有限公司 | 显示基板及其制备方法、显示面板和显示装置 |
Citations (3)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
US20160247835A1 (en) * | 2014-08-21 | 2016-08-25 | Boe Technology Group Co., Ltd. | Array substrate, manufacturing method thereof and display device |
CN106992204A (zh) * | 2017-04-25 | 2017-07-28 | 京东方科技集团股份有限公司 | 一种oled阵列基板及其制备方法、显示装置 |
CN109950420A (zh) * | 2019-03-25 | 2019-06-28 | 京东方科技集团股份有限公司 | 阵列基板及其制作方法、显示面板及显示装置 |
-
2020
- 2020-09-18 CN CN202010984713.1A patent/CN112071889B/zh active Active
Patent Citations (3)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
US20160247835A1 (en) * | 2014-08-21 | 2016-08-25 | Boe Technology Group Co., Ltd. | Array substrate, manufacturing method thereof and display device |
CN106992204A (zh) * | 2017-04-25 | 2017-07-28 | 京东方科技集团股份有限公司 | 一种oled阵列基板及其制备方法、显示装置 |
CN109950420A (zh) * | 2019-03-25 | 2019-06-28 | 京东方科技集团股份有限公司 | 阵列基板及其制作方法、显示面板及显示装置 |
Cited By (7)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
CN112820841A (zh) * | 2021-01-18 | 2021-05-18 | 合肥维信诺科技有限公司 | 显示基板及显示基板制备方法 |
WO2022236559A1 (zh) * | 2021-05-10 | 2022-11-17 | 京东方科技集团股份有限公司 | 显示基板、电子装置及显示基板的制作方法 |
CN113328050A (zh) * | 2021-05-11 | 2021-08-31 | 武汉华星光电半导体显示技术有限公司 | 一种显示面板及其制备方法 |
CN115988922A (zh) * | 2021-11-30 | 2023-04-18 | 京东方科技集团股份有限公司 | 显示基板及显示装置 |
WO2023098292A1 (zh) * | 2021-11-30 | 2023-06-08 | 京东方科技集团股份有限公司 | 显示基板及其制作方法、以及显示装置 |
CN115988922B (zh) * | 2021-11-30 | 2024-04-09 | 京东方科技集团股份有限公司 | 显示基板及显示装置 |
WO2024093583A1 (zh) * | 2022-10-31 | 2024-05-10 | 京东方科技集团股份有限公司 | 显示基板及其制备方法、显示面板和显示装置 |
Also Published As
Publication number | Publication date |
---|---|
CN112071889B (zh) | 2024-06-04 |
Similar Documents
Publication | Publication Date | Title |
---|---|---|
CN112071889B (zh) | 一种阵列基板、显示装置及制作方法 | |
US11864413B2 (en) | Display substrate and method for manufacturing the same, display device | |
US20220077438A1 (en) | Method for manufacturing display panel, display panel and display device | |
CN109346505B (zh) | 一种有机发光显示面板、其制备方法及显示装置 | |
US20230045466A1 (en) | Display panel, fabrication method therefor, and display apparatus | |
WO2020087852A1 (zh) | 显示面板、复合屏和复合屏的制备方法 | |
WO2020206977A1 (zh) | 显示面板及其制备方法和半导体结构 | |
CN114628449B (zh) | 显示基板及其制作方法、以及显示装置 | |
WO2019201096A1 (zh) | 有机发光二极管显示面板及其制造方法、显示装置 | |
CN113921573A (zh) | 一种显示基板及其制备方法、显示装置 | |
US20220399524A1 (en) | Display device, and display panel and method of manufacturing the same | |
US20220254847A1 (en) | Display substrate and method of manufacturing the same, display panel, and display apparatus | |
CN113299855A (zh) | 显示装置、显示面板及其制造方法 | |
CN111799398A (zh) | 有机发光显示面板及其制作方法、显示装置 | |
WO2024113854A1 (zh) | 显示面板与显示装置 | |
WO2023039934A1 (zh) | 显示面板及显示面板的制造方法、显示终端 | |
US11495649B2 (en) | Display substrate, method for preparing the same, and display panel | |
CN110767539B (zh) | 一种显示基板及其制作方法、显示装置 | |
US20200381497A1 (en) | Organic light emitting diode display panel and method for fabricating same | |
WO2022236559A1 (zh) | 显示基板、电子装置及显示基板的制作方法 | |
CN112201675B (zh) | 显示基板及其制备方法 | |
KR100762120B1 (ko) | 유기 el 소자 및 그 제조 방법 | |
US20080067929A1 (en) | Organic electroluminescent device and fabrication method thereof | |
EP4203050A1 (en) | Display substrate and manufacturing method therefor, and display device | |
US20240284721A1 (en) | Display panel, display device, and fabricating method for display panel |
Legal Events
Date | Code | Title | Description |
---|---|---|---|
PB01 | Publication | ||
PB01 | Publication | ||
SE01 | Entry into force of request for substantive examination | ||
SE01 | Entry into force of request for substantive examination | ||
GR01 | Patent grant | ||
GR01 | Patent grant |