CN112068368B - 阵列基板及其制作方法、显示面板 - Google Patents

阵列基板及其制作方法、显示面板 Download PDF

Info

Publication number
CN112068368B
CN112068368B CN202010906239.0A CN202010906239A CN112068368B CN 112068368 B CN112068368 B CN 112068368B CN 202010906239 A CN202010906239 A CN 202010906239A CN 112068368 B CN112068368 B CN 112068368B
Authority
CN
China
Prior art keywords
metal layer
layer
via hole
insulating layer
scanning line
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Active
Application number
CN202010906239.0A
Other languages
English (en)
Other versions
CN112068368A (zh
Inventor
肖邦清
许森
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Shenzhen China Star Optoelectronics Semiconductor Display Technology Co Ltd
Original Assignee
Shenzhen China Star Optoelectronics Semiconductor Display Technology Co Ltd
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Shenzhen China Star Optoelectronics Semiconductor Display Technology Co Ltd filed Critical Shenzhen China Star Optoelectronics Semiconductor Display Technology Co Ltd
Priority to CN202010906239.0A priority Critical patent/CN112068368B/zh
Priority to US17/052,579 priority patent/US11749687B2/en
Priority to PCT/CN2020/120825 priority patent/WO2022047896A1/zh
Publication of CN112068368A publication Critical patent/CN112068368A/zh
Application granted granted Critical
Publication of CN112068368B publication Critical patent/CN112068368B/zh
Active legal-status Critical Current
Anticipated expiration legal-status Critical

Links

Images

Classifications

    • G—PHYSICS
    • G02—OPTICS
    • G02F—OPTICAL DEVICES OR ARRANGEMENTS FOR THE CONTROL OF LIGHT BY MODIFICATION OF THE OPTICAL PROPERTIES OF THE MEDIA OF THE ELEMENTS INVOLVED THEREIN; NON-LINEAR OPTICS; FREQUENCY-CHANGING OF LIGHT; OPTICAL LOGIC ELEMENTS; OPTICAL ANALOGUE/DIGITAL CONVERTERS
    • G02F1/00—Devices or arrangements for the control of the intensity, colour, phase, polarisation or direction of light arriving from an independent light source, e.g. switching, gating or modulating; Non-linear optics
    • G02F1/01—Devices or arrangements for the control of the intensity, colour, phase, polarisation or direction of light arriving from an independent light source, e.g. switching, gating or modulating; Non-linear optics for the control of the intensity, phase, polarisation or colour 
    • G02F1/13—Devices or arrangements for the control of the intensity, colour, phase, polarisation or direction of light arriving from an independent light source, e.g. switching, gating or modulating; Non-linear optics for the control of the intensity, phase, polarisation or colour  based on liquid crystals, e.g. single liquid crystal display cells
    • G02F1/133—Constructional arrangements; Operation of liquid crystal cells; Circuit arrangements
    • G02F1/136—Liquid crystal cells structurally associated with a semi-conducting layer or substrate, e.g. cells forming part of an integrated circuit
    • G02F1/1362—Active matrix addressed cells
    • G02F1/136286—Wiring, e.g. gate line, drain line
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L27/00—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate
    • H01L27/02—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having potential barriers; including integrated passive circuit elements having potential barriers
    • H01L27/12—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having potential barriers; including integrated passive circuit elements having potential barriers the substrate being other than a semiconductor body, e.g. an insulating body
    • H01L27/1214—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having potential barriers; including integrated passive circuit elements having potential barriers the substrate being other than a semiconductor body, e.g. an insulating body comprising a plurality of TFTs formed on a non-semiconducting substrate, e.g. driving circuits for AMLCDs
    • H01L27/124—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having potential barriers; including integrated passive circuit elements having potential barriers the substrate being other than a semiconductor body, e.g. an insulating body comprising a plurality of TFTs formed on a non-semiconducting substrate, e.g. driving circuits for AMLCDs with a particular composition, shape or layout of the wiring layers specially adapted to the circuit arrangement, e.g. scanning lines in LCD pixel circuits
    • G—PHYSICS
    • G02—OPTICS
    • G02F—OPTICAL DEVICES OR ARRANGEMENTS FOR THE CONTROL OF LIGHT BY MODIFICATION OF THE OPTICAL PROPERTIES OF THE MEDIA OF THE ELEMENTS INVOLVED THEREIN; NON-LINEAR OPTICS; FREQUENCY-CHANGING OF LIGHT; OPTICAL LOGIC ELEMENTS; OPTICAL ANALOGUE/DIGITAL CONVERTERS
    • G02F1/00—Devices or arrangements for the control of the intensity, colour, phase, polarisation or direction of light arriving from an independent light source, e.g. switching, gating or modulating; Non-linear optics
    • G02F1/01—Devices or arrangements for the control of the intensity, colour, phase, polarisation or direction of light arriving from an independent light source, e.g. switching, gating or modulating; Non-linear optics for the control of the intensity, phase, polarisation or colour 
    • G02F1/13—Devices or arrangements for the control of the intensity, colour, phase, polarisation or direction of light arriving from an independent light source, e.g. switching, gating or modulating; Non-linear optics for the control of the intensity, phase, polarisation or colour  based on liquid crystals, e.g. single liquid crystal display cells
    • G02F1/133—Constructional arrangements; Operation of liquid crystal cells; Circuit arrangements
    • G02F1/136—Liquid crystal cells structurally associated with a semi-conducting layer or substrate, e.g. cells forming part of an integrated circuit
    • G02F1/1362—Active matrix addressed cells
    • G02F1/136222—Colour filters incorporated in the active matrix substrate
    • G—PHYSICS
    • G02—OPTICS
    • G02F—OPTICAL DEVICES OR ARRANGEMENTS FOR THE CONTROL OF LIGHT BY MODIFICATION OF THE OPTICAL PROPERTIES OF THE MEDIA OF THE ELEMENTS INVOLVED THEREIN; NON-LINEAR OPTICS; FREQUENCY-CHANGING OF LIGHT; OPTICAL LOGIC ELEMENTS; OPTICAL ANALOGUE/DIGITAL CONVERTERS
    • G02F1/00—Devices or arrangements for the control of the intensity, colour, phase, polarisation or direction of light arriving from an independent light source, e.g. switching, gating or modulating; Non-linear optics
    • G02F1/01—Devices or arrangements for the control of the intensity, colour, phase, polarisation or direction of light arriving from an independent light source, e.g. switching, gating or modulating; Non-linear optics for the control of the intensity, phase, polarisation or colour 
    • G02F1/13—Devices or arrangements for the control of the intensity, colour, phase, polarisation or direction of light arriving from an independent light source, e.g. switching, gating or modulating; Non-linear optics for the control of the intensity, phase, polarisation or colour  based on liquid crystals, e.g. single liquid crystal display cells
    • G02F1/133—Constructional arrangements; Operation of liquid crystal cells; Circuit arrangements
    • G02F1/136—Liquid crystal cells structurally associated with a semi-conducting layer or substrate, e.g. cells forming part of an integrated circuit
    • G02F1/1362—Active matrix addressed cells
    • G02F1/136227—Through-hole connection of the pixel electrode to the active element through an insulation layer
    • G—PHYSICS
    • G02—OPTICS
    • G02F—OPTICAL DEVICES OR ARRANGEMENTS FOR THE CONTROL OF LIGHT BY MODIFICATION OF THE OPTICAL PROPERTIES OF THE MEDIA OF THE ELEMENTS INVOLVED THEREIN; NON-LINEAR OPTICS; FREQUENCY-CHANGING OF LIGHT; OPTICAL LOGIC ELEMENTS; OPTICAL ANALOGUE/DIGITAL CONVERTERS
    • G02F1/00—Devices or arrangements for the control of the intensity, colour, phase, polarisation or direction of light arriving from an independent light source, e.g. switching, gating or modulating; Non-linear optics
    • G02F1/01—Devices or arrangements for the control of the intensity, colour, phase, polarisation or direction of light arriving from an independent light source, e.g. switching, gating or modulating; Non-linear optics for the control of the intensity, phase, polarisation or colour 
    • G02F1/13—Devices or arrangements for the control of the intensity, colour, phase, polarisation or direction of light arriving from an independent light source, e.g. switching, gating or modulating; Non-linear optics for the control of the intensity, phase, polarisation or colour  based on liquid crystals, e.g. single liquid crystal display cells
    • G02F1/133—Constructional arrangements; Operation of liquid crystal cells; Circuit arrangements
    • G02F1/136—Liquid crystal cells structurally associated with a semi-conducting layer or substrate, e.g. cells forming part of an integrated circuit
    • G02F1/1362—Active matrix addressed cells
    • G02F1/136286—Wiring, e.g. gate line, drain line
    • G02F1/136295—Materials; Compositions; Manufacture processes
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L27/00—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate
    • H01L27/02—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having potential barriers; including integrated passive circuit elements having potential barriers
    • H01L27/12—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having potential barriers; including integrated passive circuit elements having potential barriers the substrate being other than a semiconductor body, e.g. an insulating body
    • H01L27/1214—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having potential barriers; including integrated passive circuit elements having potential barriers the substrate being other than a semiconductor body, e.g. an insulating body comprising a plurality of TFTs formed on a non-semiconducting substrate, e.g. driving circuits for AMLCDs
    • H01L27/1248—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having potential barriers; including integrated passive circuit elements having potential barriers the substrate being other than a semiconductor body, e.g. an insulating body comprising a plurality of TFTs formed on a non-semiconducting substrate, e.g. driving circuits for AMLCDs with a particular composition or shape of the interlayer dielectric specially adapted to the circuit arrangement
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L27/00—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate
    • H01L27/02—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having potential barriers; including integrated passive circuit elements having potential barriers
    • H01L27/12—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having potential barriers; including integrated passive circuit elements having potential barriers the substrate being other than a semiconductor body, e.g. an insulating body
    • H01L27/1214—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having potential barriers; including integrated passive circuit elements having potential barriers the substrate being other than a semiconductor body, e.g. an insulating body comprising a plurality of TFTs formed on a non-semiconducting substrate, e.g. driving circuits for AMLCDs
    • H01L27/1259—Multistep manufacturing methods
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L27/00—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate
    • H01L27/02—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having potential barriers; including integrated passive circuit elements having potential barriers
    • H01L27/12—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having potential barriers; including integrated passive circuit elements having potential barriers the substrate being other than a semiconductor body, e.g. an insulating body
    • H01L27/1214—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having potential barriers; including integrated passive circuit elements having potential barriers the substrate being other than a semiconductor body, e.g. an insulating body comprising a plurality of TFTs formed on a non-semiconducting substrate, e.g. driving circuits for AMLCDs
    • H01L27/1259—Multistep manufacturing methods
    • H01L27/1288—Multistep manufacturing methods employing particular masking sequences or specially adapted masks, e.g. half-tone mask

Landscapes

  • Physics & Mathematics (AREA)
  • Engineering & Computer Science (AREA)
  • Power Engineering (AREA)
  • Microelectronics & Electronic Packaging (AREA)
  • General Physics & Mathematics (AREA)
  • Nonlinear Science (AREA)
  • Computer Hardware Design (AREA)
  • Condensed Matter Physics & Semiconductors (AREA)
  • Mathematical Physics (AREA)
  • Chemical & Material Sciences (AREA)
  • Crystallography & Structural Chemistry (AREA)
  • Optics & Photonics (AREA)
  • Manufacturing & Machinery (AREA)
  • Devices For Indicating Variable Information By Combining Individual Elements (AREA)
  • Liquid Crystal (AREA)

Abstract

本申请提出了一种阵列基板及其制作方法、显示面板，所述阵列基板通过将第一金属层设置为包括第一数据走线和第一垂直扫描线，将所述第二金属层设置为包括水平扫描线，将所述第三金属层设置为包括第二数据走线和第二垂直扫描线；使得所述第二数据走线与所述第一数据走线并联所需的第一过孔、所述第二垂直扫描线与所述第一垂直扫描线并联所需的第二过孔、所述第二垂直扫描线与所述水平扫描线连接所需的所述第三过孔可以通过同一道制程一体成型，在保证了通过新增第三金属层减少第一数据走线和第一垂直扫描线电阻的条件下，减少了阵列基板的制备步骤，整体降低了显示面板的生产成本和生产时间。

Description

阵列基板及其制作方法、显示面板
技术领域
本申请涉及显示领域，特别涉及一种阵列基板及其制作方法、显示面板。
背景技术
随着显示技术的发展，显示面板的窄边框化已成为行业关注的焦点，超窄边框的显示面板可以实现面板的无缝拼接，现有超窄边框主要通过GOA(Gate driver in COF)的结构实现，也即是把扫描线信号输出功能设计在与数据线同一COF(Chip On Film，覆晶薄膜)侧，从而减小显示面板两侧边框宽度，实现“三窄一宽”的显示效果，此种结构下，诸如扫描线、数据线等走线的密度增加，而为了不影响像素开口率，使扫描线和数据线等走线设计得较窄，增加了扫描线和数据线等走线的电阻电容，容易产生信号传输延迟(RC loading)和像素充电不足的问题。
目前，为解决上述问题，一般采用在所述阵列基板中增加一层金属走线与原有的数据线和扫描线并联以减小电阻；具体的，如图1所示，依次包括层叠设置的基底11、金属层一12、绝缘层一13、金属层二14、绝缘层二15、金属层三16，金属层一12包括扫描横线121，金属层二14包括扫描纵线一141和数据线一142，所述金属层三16为用于与扫描纵线一141和数据线一142并联减少电阻新增金属层，所述金属层三16包括与扫描纵线一141并联的扫描纵线三161、以及与数据线一142并联的数据线二162；显然，需要分别在所述绝缘层一13上形成过孔一131、以及在所述绝缘层二15形成过孔二151，以实现上述各金属层之间的连接，该结构不仅增加了阵列基板结构的复杂度，还增加了形成金属层三16和在所述绝缘层二15形成过孔二151的制作工艺，提高了生产成本和生产时间。
发明内容
本申请提供一种阵列基板及其制作方法、显示面板，以解决现有超窄边框显示面板中通过增加一层金属走线与原有的数据线和扫描线并联以减小电阻后，增加工序较多，提高了生产成本和生产时间的技术问题。
为解决上述问题，本申请提供的技术方案如下：
本申请提供了一种阵列基板，包括衬底、设置于所述衬底上的第一金属层、设置于所述衬底和所述第一金属层上且覆盖所述第一金属层的第一绝缘层、设置于所述第一绝缘层上的第二金属层、设置于所述第一绝缘层和所述第二金属层上且覆盖所述第二金属层的第二绝缘层、设置于所述第二绝缘层上的第三金属层；
所述第一金属层包括第一数据走线和第一垂直扫描线，所述第二金属层包括水平扫描线，所述第三金属层包括第二数据走线和第二垂直扫描线，所述第一金属层上方设有穿过所述第一绝缘层和所述第二绝缘层的第一过孔和第二过孔，所述第二绝缘层上设有第三过孔，所述第二数据走线穿过所述第一过孔与所述第一数据走线并联，所述第二垂直扫描线穿过所述第二过孔与所述第一垂直扫描线并联，所述第二垂直扫描线穿过所述第三过孔与所述水平扫描线连接，其中，所述第一过孔、第二过孔和所述第三过孔通过同一道制程一体成型。
在本申请所提供的阵列基板中，所述阵列基板包括多个子像素区，所述第一过孔和所述第二过孔位于各所述子像素区之间，所述第三过孔位于所述子像素区内。
在本申请所提供的阵列基板中，所述第二金属层还包括公共电极、及与所述水平扫描线连接的栅极。
在本申请所提供的阵列基板中，所述第二绝缘层上设有与所述栅极位置相对应的有源层，所述第三金属层还包括设置于所述有源层上的源极和漏极。
在本申请所提供的阵列基板中，所述阵列基板还包括设置于所述第二绝缘层、第三金属层和所述有源层上且覆盖所述第三金属层和所述有源层的钝化保护层，所述钝化保护层上设有色阻层，所述色阻层上设有平坦绝缘层，所述平坦绝缘层上设有像素电极层，所述漏极上方设有穿过所述钝化保护层、色阻层和所述平坦绝缘层的第四过孔，所述像素电极层穿过所述第四过孔与所述漏极连接。
本申请还提供一种阵列基板的制作方法，包括以下步骤：
提供一衬底，在所述衬底上形成第一金属层，所述第一金属层包括形成于所述衬底上的第一数据走线和第一垂直扫描线；
在所述衬底和所述第一金属层上形成覆盖所述第一金属层的第一绝缘层，在所述第一绝缘层上形成第二金属层，所述第二金属层包括形成于所述第一绝缘层上水平扫描线，在所述第一绝缘层和所述第二金属层上形成覆盖所述第二金属层的第二绝缘层；
在所述第一金属层上方形成穿过所述第一绝缘层和所述第二绝缘层的第一过孔和第二过孔，在所述第二绝缘层上形成第三过孔，其中，所述第一过孔、第二过孔和所述第三过孔通过同一道制程一体成型；及
在所述第二绝缘层上形成第三金属层，所述第三金属层包括形成于所述第二绝缘层上的第二数据走线和第二垂直扫描线，所述第二数据走线穿过所述第一过孔与所述第一数据走线并联，所述第二垂直扫描线穿过所述第二过孔与所述第一垂直扫描线并联，所述第二垂直扫描线穿过所述第三过孔与所述水平扫描线连接。
在本申请所提供阵列基板的制作方法中，所述第一过孔、第二过孔和所述第三过孔采用灰阶光罩的方式一体成型。
在本申请所提供阵列基板的制作方法中，所述第二金属层还包括形成于所述第一绝缘层上的公共电极、及与所述水平扫描线连接的栅极。
在本申请所提供阵列基板的制作方法中，所述在所述第一金属层上方形成穿过所述第一绝缘层和所述第二绝缘层的第一过孔和第二过孔，在所述第二绝缘层上形成第三过孔之前，还包括在所述第二绝缘层上形成与所述栅极位置相对应的有源层；
所述第三金属层还包括形成于所述有源层上的源极和漏极。
本申请还提供一种显示面板，所述显示面板包括彩膜基板和如前实施例所述的阵列基板，所述彩膜基板与所述阵列基板之间设置有液晶层。
本申请的有益效果：本申请通过将第一金属层设置为包括第一数据走线和第一垂直扫描线，将所述第二金属层设置为包括水平扫描线，将所述第三金属层设置为包括第二数据走线和第二垂直扫描线；使得所述第二数据走线与所述第一数据走线并联所需的第一过孔、所述第二垂直扫描线与所述第一垂直扫描线并联所需的第二过孔、所述第二垂直扫描线与所述水平扫描线连接所需的所述第三过孔可以通过同一道制程一体成型，在保证了通过新增第三金属层减少第一数据走线和第一垂直扫描线电阻的条件下，减少了阵列基板的制备步骤，整体降低了显示面板的生产成本和生产时间。
附图说明
下面结合附图，通过对本申请的具体实施方式详细描述，将使本申请的技术方案及其它有益效果显而易见。
图1为现有阵列基板的层级结构示意图；
图2为本申请实施例中阵列基板的层级结构示意图；
图3为本申请实施例中阵列基板的俯视图；
图4A-图4K为本申请实施例中阵列基板制作过程的层级结构流程图；
图5A-图5E为本申请实施例中阵列基板制作过程的俯视结构流程图；
图6为本申请实施例中第一种阵列基板的制作方法的流程示意框图；
图7为本申请实施例中第二种阵列基板的制作方法的流程示意框图；及
图8为本申请实施例中显示面板的结构示意图。
具体实施方式
下面将结合本申请实施例中的附图，对本申请实施例中的技术方案进行清楚、完整地描述。显然，所描述的实施例仅仅是本申请一部分实施例，而不是全部的实施例。基于本申请中的实施例，本领域技术人员在没有作出创造性劳动前提下所获得的所有其他实施例，都属于本申请保护的范围。
在本申请的描述中，需要理解的是，术语“中心”、“纵向”、“横向”、“长度”、“宽度”、“厚度”、“上”、“下”、“前”、“后”、“左”、“右”、“竖直”、“水平”、“顶”、“底”、“内”、“外”、“顺时针”、“逆时针”等指示的方位或位置关系为基于附图所示的方位或位置关系，仅是为了便于描述本申请和简化描述，而不是指示或暗示所指的装置或元件必须具有特定的方位、以特定的方位构造和操作，因此不能理解为对本申请的限制。此外，术语“第一”、“第二”仅用于描述目的，而不能理解为指示或暗示相对重要性或者隐含指明所指示的技术特征的数量。由此，限定有“第一”、“第二”的特征可以明示或者隐含地包括一个或者更多个所述特征。在本申请的描述中，“多个”的含义是两个或两个以上，除非另有明确具体的限定。
在本申请的描述中，需要说明的是，除非另有明确的规定和限定，术语“安装”、“相连”、“连接”应做广义理解，例如，可以是固定连接，也可以是可拆卸连接，或一体地连接；可以是机械连接，也可以是电连接或可以相互通讯；可以是直接相连，也可以通过中间媒介间接相连，可以是两个元件内部的连通或两个元件的相互作用关系。对于本领域的普通技术人员而言，可以根据具体情况理解上述术语在本申请中的具体含义。
在本申请中，除非另有明确的规定和限定，第一特征在第二特征之“上”或之“下”可以包括第一和第二特征直接接触，也可以包括第一和第二特征不是直接接触而是通过它们之间的另外的特征接触。而且，第一特征在第二特征“之上”、“上方”和“上面”包括第一特征在第二特征正上方和斜上方，或仅仅表示第一特征水平高度高于第二特征。第一特征在第二特征“之下”、“下方”和“下面”包括第一特征在第二特征正下方和斜下方，或仅仅表示第一特征水平高度小于第二特征。
下文的公开提供了许多不同的实施方式或例子用来实现本申请的不同结构。为了简化本申请的公开，下文中对特定例子的部件和设置进行描述。当然，它们仅仅为示例，并且目的不在于限制本申请。此外，本申请可以在不同例子中重复参考数字和/或参考字母，这种重复是为了简化和清楚的目的，其本身不指示所讨论各种实施方式和/或设置之间的关系。此外，本申请提供了的各种特定的工艺和材料的例子，但是本领域普通技术人员可以意识到其他工艺的应用和/或其他材料的使用。
现结合具体实施例对本申请的技术方案进行描述。
本申请提供了一种阵列基板20，如图2至图3所示，包括衬底21、设置于所述衬底21上的第一金属层22、设置于所述衬底21和所述第一金属层22上且覆盖所述第一金属层22的第一绝缘层23、设置于所述第一绝缘层23上的第二金属层24、设置于所述第一绝缘层23和所述第二金属层24上且覆盖所述第二金属层24的第二绝缘层25、设置于所述第二绝缘层25上的第三金属层26；
所述第一金属层22包括第一数据走线221和第一垂直扫描线222，所述第二金属层24包括水平扫描线241，所述第三金属层26包括第二数据走线261和第二垂直扫描线262，所述第一金属层22上方设有穿过所述第一绝缘层23和所述第二绝缘层25的第一过孔201和第二过孔202，所述第二绝缘层25上设有第三过孔203，所述第二数据走线261穿过所述第一过孔201与所述第一数据走线221并联，所述第二垂直扫描线262穿过所述第二过孔202与所述第一垂直扫描线222并联，所述第二垂直扫描线262穿过所述第三过孔203与所述水平扫描线241连接，其中，所述第一过孔201、第二过孔202和所述第三过孔203通过同一道制程一体成型。
可以理解的是，目前，为解决窄边框显示面板中扫描线和数据线等走线设计得较窄，增加了扫描线和数据线等走线的电阻电容，容易产生信号传输延迟(RC loading)和像素充电不足的问题，一般采用在所述阵列基板中增加一层金属走线与原有的数据线和扫描线并联以减小电阻；具体的，如图1所示，依次包括层叠设置的基底11、金属层一12、绝缘层一13、金属层二14、绝缘层二15、金属层三16，金属层一12包括扫描横线121，金属层二14包括扫描纵线一141和数据线一142，所述金属层三16为用于与扫描纵线一141和数据线一142并联减少电阻新增金属层，所述金属层三16包括与扫描纵线一141并联的扫描纵线三161、以及与数据线一142并联的数据线二162；显然，需要分别在所述绝缘层一13上形成过孔一131、以及在所述绝缘层二15形成过孔二151，以实现上述各金属层之间的连接，该结构不仅增加了阵列基板20结构的复杂度，还增加了形成金属层三16和在所述绝缘层二15形成过孔二151的制做工艺，提高了生产成本和生产时间；本实施例中，通过将第一金属层22设置为包括第一数据走线221和第一垂直扫描线222，将所述第二金属层24设置为包括水平扫描线241，将所述第三金属层26设置为包括第二数据走线261和第二垂直扫描线262；使得所述第二数据走线261与所述第一数据走线221并联所需的第一过孔201、所述第二垂直扫描线262与所述第一垂直扫描线222并联所需的第二过孔202、所述第二垂直扫描线262与所述水平扫描线241连接所需的所述第三过孔203可以通过同一道制程一体成型，在保证了通过新增第三金属层26减少第一数据走线221和第一垂直扫描线222电阻的条件下，减少了阵列基板20的制备步骤，整体降低了显示面板的生产成本和生产时间。
值得注意的是，如图3所示，所述第二数据走线261在所述衬底21上的正投影可以与所述第一数据走线221在所述衬底21上的正投影重合，所述第二垂直扫描线262在所述衬底21上的正投影可以与所述第一垂直扫描线222在所述衬底21上的正投影重合；当然，为使得并联减小电阻的效果更好，相较于所述第一数据走线221，所述第二数据走线261的厚度和/或宽度可以设置的更大，相较于所述第一垂直扫描线222，所述第二垂直扫描线262的厚度和/或宽度可以设置的更大。
在一实施例中，如图5D所示，所述阵列基板20包括多个子像素区200，所述第一过孔201和所述第二过孔202位于各所述子像素区200之间，所述第三过孔203位于所述子像素区200内；可以理解的是，将所述第一过孔201和所述第二过孔202位于各所述子像素区200之间，也即是将所述第一过孔201和所述第二过孔202位于不透光的非有效显示区内，具体的，所述第一过孔201和所述第二过孔202设置于被诸如黑色矩阵所覆盖的区域内，不影响阵列基板20整体的穿透率，此外，所述第一过孔201和所述第二过孔202用于使所述第二数据走线261与所述第一数据走线221在非有效显示区内并联、以及使所述第二垂直扫描线262与所述第一垂直扫描线222在非有效显示区内并联，为减少对所述阵列基板20穿透率的影响，本实施例中，将所述第一过孔201和所述第二过孔202设置于各所述子像素区200之间，也避免所述子像素区200内各功能结构太过密集，整体结构布局更加合理。
在一实施例中，如图5B至图5E所示，所述第二金属层24还包括公共电极242、及与所述水平扫描线241连接的栅极243；可以理解的是，本实施例中，将所述栅极243与所述水平扫描线241同层设置于所述第一绝缘层23与所述第二绝缘层25之间的位置，避免所述栅极243与所述水平扫描线241异层设置时，在所述栅极243与所述水平扫描线241连接时需要额外的过孔，而增加所述阵列基板20制作的工艺步骤。
在一实施例中，如图2至图3所示，所述第二绝缘层25上设有与所述栅极243位置相对应的有源层27，所述第三金属层26还包括设置于所述有源层27上的源极263和漏极264；可以理解的是，本实施例中，所述有源层27设置于所述第二绝缘层25上，并且，所述第三金属层26还包括设置于所述有源层27上的源极263和漏极264，使得所述阵列基板20中的所述源极263、漏极264和所述栅极243更远离所述衬底21进行设置，避免在制作所述第二绝缘层25之前必须对所述第一绝缘层23进行过孔的制作，降低了制作的复杂度。
在一实施例中，如图2所示，所述阵列基板20还包括设置于所述第二绝缘层25、第三金属层26和所述有源层27上且覆盖所述第三金属层26和所述有源层27的钝化保护层281，所述钝化保护层281上设有色阻层282，所述色阻层282上设有平坦绝缘层283，所述平坦绝缘层283上设有像素电极层284，所述漏极264上方设有穿过所述钝化保护层281、色阻层282和所述平坦绝缘层283的第四过孔204，所述像素电极层284穿过所述第四过孔204与所述漏极264连接；可以理解的是，本实施例中，所述平坦绝缘层283的材料为有机绝缘材料，所述平坦绝缘层283为PFA(Polymer Film on Array，阵列基板侧有机膜)；具体的，由于将所述有源层27设置于所述第二绝缘层25上，并且，所述第三金属层26还包括设置于所述有源层27上的源极263和漏极264，使得所述阵列基板20中的所述源极263和所述漏极264更靠近所述像素电极层284，减少了所述第四过孔204所要穿过的膜层数量，从而降低了所述第四过孔204的孔深，也便于降低工艺的制作时间和制作难度。
本申请还提供一种阵列基板20的制作方法，如图6所示，包括以下步骤：
步骤S10：如图4A和图5A所示，提供一衬底21，在所述衬底21上形成第一金属层22，所述第一金属层22包括形成于所述衬底21上的第一数据走线221和第一垂直扫描线222；
步骤S20：如图4B至图4D、以及图5B所示，在所述衬底21和所述第一金属层22上形成覆盖所述第一金属层22的第一绝缘层23，在所述第一绝缘层23上形成第二金属层24，所述第二金属层24包括形成于所述第一绝缘层23上水平扫描线241，在所述第一绝缘层23和所述第二金属层24上形成覆盖所述第二金属层24的第二绝缘层25；
步骤S30：如图4E至图4F、以及图5C至图5D所示，在所述第一金属层22上方形成穿过所述第一绝缘层23和所述第二绝缘层25的第一过孔201和第二过孔202，在所述第二绝缘层25上形成第三过孔203，其中，所述第一过孔201、第二过孔202和所述第三过孔203通过同一道制程一体成型；及
步骤S40：如图4G和图5E所示，在所述第二绝缘层25上形成第三金属层26，所述第三金属层26包括形成于所述第二绝缘层25上的第二数据走线261和第二垂直扫描线262，所述第二数据走线261穿过所述第一过孔201与所述第一数据走线221并联，所述第二垂直扫描线262穿过所述第二过孔202与所述第一垂直扫描线222并联，所述第二垂直扫描线262穿过所述第三过孔203与所述水平扫描线241连接。
可以理解的是，所述衬底21可以是玻璃基板，所述第一金属层22中的所述第一数据走线221和所述第一垂直扫描线222采用同一道制程一体成型，所述第三金属层26中的第二数据走线261和第二垂直扫描线262采用同一道制程一体成型，在制作过程中，通过将包括第一数据走线221和第一垂直扫描线222的所述第一金属层22先制作形成于所述衬底21上，并在所述衬底21和所述第一金属层22上形成覆盖所述第一金属层22的第一绝缘层23，然后将包括所述水平扫描线241的第二金属层24制作形成于第一绝缘层23上，并在所述第一绝缘层23和所述第二金属层24上形成覆盖所述第二金属层24的第二绝缘层25，最后将包括所述第二数据走线261和所述第二垂直扫描线262制作形成于第二绝缘层25上，使得所述第二数据走线261与所述第一数据走线221并联所需的第一过孔201、所述第二垂直扫描线262与所述第一垂直扫描线222并联所需的第二过孔202、所述第二垂直扫描线262与所述水平扫描线241连接所需的所述第三过孔203可以通过同一道制程一体成型，在保证了通过新增第三金属层26减少第一数据走线221和第一垂直扫描线222电阻的条件下，减少了阵列基板20的制备步骤，整体降低了显示面板的生产成本和生产时间。本实施例中，所述第一过孔201、第二过孔202和所述第三过孔203采用灰阶光罩的方式一体成型。
在一实施例中，如图5B至图5D、以及图2所示，所述第二金属层24还包括形成于所述第一绝缘层23上的公共电极242、及与所述水平扫描线241连接的栅极243；可以理解的是，所述公共电极242、栅极243和所述水平扫描线241同层设置，并且采用同一道制程一体成型。
在一实施例中，如图4D至图4F、以及图5C所示，所述在所述第一金属层22上方形成穿过所述第一绝缘层23和所述第二绝缘层25的第一过孔201和第二过孔202，在所述第二绝缘层25上形成第三过孔203之前，还包括在所述第二绝缘层25上形成与所述栅极243位置相对应的有源层27；
所述第三金属层26还包括形成于所述有源层27上的源极263和漏极264。
在一实施例中，如图7所示，所述阵列基板20的制作方法还包括步骤S50：如图4H至图4K所示，在所述第二绝缘层25、第三金属层26和所述有源层27上形成覆盖所述第三金属层26和所述有源层27的钝化保护层281，在所述钝化保护层281上形成色阻层282，在所述色阻层282上形成平坦绝缘层283，在所述漏极264上方形成穿过所述钝化保护层281、色阻层282和所述平坦绝缘层283的第四过孔204，在所述平坦绝缘层283上形成像素电极层284，所述像素电极层284穿过所述第四过孔204与所述漏极264连接。
本申请还提供一种显示面板，如图8所示，所述显示面板包括彩膜基板30和如前实施例所述的阵列基板20，所述彩膜基板30与所述阵列基板20之间设置有液晶层40。
综上所述，本申请通过将第一金属层22设置为包括第一数据走线221和第一垂直扫描线222，将所述第二金属层24设置为包括水平扫描线241，将所述第三金属层26设置为包括第二数据走线261和第二垂直扫描线262；使得所述第二数据走线261与所述第一数据走线221并联所需的第一过孔201、所述第二垂直扫描线262与所述第一垂直扫描线222并联所需的第二过孔202、所述第二垂直扫描线262与所述水平扫描线241连接所需的所述第三过孔203可以通过同一道制程一体成型，在保证了通过新增第三金属层26减少第一数据走线221和第一垂直扫描线222电阻的条件下，减少了阵列基板20的制备步骤，整体降低了显示面板的生产成本和生产时间。
在上述实施例中，对各个实施例的描述都各有侧重，某个实施例中没有详述的部分，可以参见其他实施例的相关描述。
以上对本申请实施例进行了详细介绍，本文中应用了具体个例对本申请的原理及实施方式进行了阐述，以上实施例的说明只是用于帮助理解本申请的技术方案及其核心思想；本领域的普通技术人员应当理解：其依然可以对前述各实施例所记载的技术方案进行修改，或者对其中部分技术特征进行等同替换；而这些修改或者替换，并不使相应技术方案的本质脱离本申请各实施例的技术方案的范围。

Claims (10)

1.一种阵列基板，其特征在于，包括衬底、设置于所述衬底上的第一金属层、设置于所述衬底和所述第一金属层上且覆盖所述第一金属层的第一绝缘层、设置于所述第一绝缘层上的第二金属层、设置于所述第一绝缘层和所述第二金属层上且覆盖所述第二金属层的第二绝缘层、设置于所述第二绝缘层上的第三金属层；
所述第一金属层包括第一数据走线和第一垂直扫描线，所述第二金属层包括水平扫描线，所述第三金属层包括第二数据走线和第二垂直扫描线，所述第一金属层上方设有穿过所述第一绝缘层和所述第二绝缘层的第一过孔和第二过孔，所述第二绝缘层上设有第三过孔，所述第二数据走线穿过所述第一过孔与所述第一数据走线并联，所述第二垂直扫描线穿过所述第二过孔与所述第一垂直扫描线并联，所述第二垂直扫描线穿过所述第三过孔与所述水平扫描线连接，其中，所述第一过孔、第二过孔和所述第三过孔通过同一道制程一体成型。
2.根据权利要求1所述的阵列基板，其特征在于，所述阵列基板包括多个子像素区，所述第一过孔和所述第二过孔位于各所述子像素区之间，所述第三过孔位于所述子像素区内。
3.根据权利要求1所述的阵列基板，其特征在于，所述第二金属层还包括公共电极、及与所述水平扫描线连接的栅极。
4.根据权利要求3所述的阵列基板，其特征在于，所述第二绝缘层上设有与所述栅极位置相对应的有源层，所述第三金属层还包括设置于所述有源层上的源极和漏极。
5.根据权利要求4所述的阵列基板，其特征在于，所述阵列基板还包括设置于所述第二绝缘层、第三金属层和所述有源层上且覆盖所述第三金属层和所述有源层的钝化保护层，所述钝化保护层上设有色阻层，所述色阻层上设有平坦绝缘层，所述平坦绝缘层上设有像素电极层，所述漏极上方设有穿过所述钝化保护层、色阻层和所述平坦绝缘层的第四过孔，所述像素电极层穿过所述第四过孔与所述漏极连接。
6.一种阵列基板的制作方法，其特征在于，包括以下步骤：
提供一衬底，在所述衬底上形成第一金属层，所述第一金属层包括形成于所述衬底上的第一数据走线和第一垂直扫描线；
在所述衬底和所述第一金属层上形成覆盖所述第一金属层的第一绝缘层，在所述第一绝缘层上形成第二金属层，所述第二金属层包括形成于所述第一绝缘层上水平扫描线，在所述第一绝缘层和所述第二金属层上形成覆盖所述第二金属层的第二绝缘层；
在所述第一金属层上方形成穿过所述第一绝缘层和所述第二绝缘层的第一过孔和第二过孔，在所述第二绝缘层上形成第三过孔，其中，所述第一过孔、第二过孔和所述第三过孔通过同一道制程一体成型；及
在所述第二绝缘层上形成第三金属层，所述第三金属层包括形成于所述第二绝缘层上的第二数据走线和第二垂直扫描线，所述第二数据走线穿过所述第一过孔与所述第一数据走线并联，所述第二垂直扫描线穿过所述第二过孔与所述第一垂直扫描线并联，所述第二垂直扫描线穿过所述第三过孔与所述水平扫描线连接。
7.根据权利要求6所述阵列基板的制作方法，其特征在于，所述第一过孔、第二过孔和所述第三过孔采用灰阶光罩的方式一体成型。
8.根据权利要求6所述阵列基板的制作方法，其特征在于，所述第二金属层还包括形成于所述第一绝缘层上的公共电极、及与所述水平扫描线连接的栅极。
9.根据权利要求8所述阵列基板的制作方法，其特征在于，所述在所述第一金属层上方形成穿过所述第一绝缘层和所述第二绝缘层的第一过孔和第二过孔，在所述第二绝缘层上形成第三过孔之前，还包括在所述第二绝缘层上形成与所述栅极位置相对应的有源层；
所述第三金属层还包括形成于所述有源层上的源极和漏极。
10.一种显示面板，其特征在于，所述显示面板包括彩膜基板和如权利要求1至5中任一项所述的阵列基板，所述彩膜基板与所述阵列基板之间设置有液晶层。
CN202010906239.0A 2020-09-01 2020-09-01 阵列基板及其制作方法、显示面板 Active CN112068368B (zh)

Priority Applications (3)

Application Number Priority Date Filing Date Title
CN202010906239.0A CN112068368B (zh) 2020-09-01 2020-09-01 阵列基板及其制作方法、显示面板
US17/052,579 US11749687B2 (en) 2020-09-01 2020-10-14 Array substrate, method for fabricating same, and display panel
PCT/CN2020/120825 WO2022047896A1 (zh) 2020-09-01 2020-10-14 阵列基板及其制作方法、显示面板

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
CN202010906239.0A CN112068368B (zh) 2020-09-01 2020-09-01 阵列基板及其制作方法、显示面板

Publications (2)

Publication Number Publication Date
CN112068368A CN112068368A (zh) 2020-12-11
CN112068368B true CN112068368B (zh) 2021-05-07

Family

ID=73664871

Family Applications (1)

Application Number Title Priority Date Filing Date
CN202010906239.0A Active CN112068368B (zh) 2020-09-01 2020-09-01 阵列基板及其制作方法、显示面板

Country Status (3)

Country Link
US (1) US11749687B2 (zh)
CN (1) CN112068368B (zh)
WO (1) WO2022047896A1 (zh)

Families Citing this family (4)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
CN113985668A (zh) 2021-10-25 2022-01-28 Tcl华星光电技术有限公司 像素电路以及其制造方法
CN114188389B (zh) * 2021-12-09 2024-02-23 深圳市华星光电半导体显示技术有限公司 Tft阵列基板及其制作方法、oled显示面板
CN114355686B (zh) * 2022-01-07 2023-08-01 武汉华星光电技术有限公司 阵列基板和液晶显示面板
CN114360384B (zh) * 2022-01-13 2023-01-10 武汉华星光电技术有限公司 一种阵列基板及显示面板

Citations (4)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
CN201886234U (zh) * 2010-11-29 2011-06-29 北京京东方光电科技有限公司 液晶显示基板和液晶显示器
CN103135300A (zh) * 2011-11-30 2013-06-05 上海中航光电子有限公司 一种薄膜晶体管液晶显示器阵列基板
CN104409455A (zh) * 2014-11-17 2015-03-11 京东方科技集团股份有限公司 一种基板及其制造方法、显示装置
CN110908199A (zh) * 2019-11-15 2020-03-24 武汉华星光电技术有限公司 阵列基板及液晶显示面板

Family Cites Families (9)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
KR20030093519A (ko) * 2002-06-03 2003-12-11 삼성전자주식회사 액정 표시 장치용 박막 트랜지스터 어레이 기판
CN102403320B (zh) * 2010-09-16 2015-05-20 上海天马微电子有限公司 阵列基板及其制作方法、液晶显示面板
KR102009388B1 (ko) * 2012-12-13 2019-08-12 엘지디스플레이 주식회사 액정 디스플레이 장치
KR102059788B1 (ko) * 2013-12-19 2020-02-12 엘지디스플레이 주식회사 액정표시장치 및 그의 제조방법
WO2017119338A1 (ja) * 2016-01-04 2017-07-13 シャープ株式会社 表示装置
US10181505B2 (en) * 2017-06-08 2019-01-15 Shenzhen China Star Optoelectronics Semiconductor Display Technology Co., Ltd. Active matrix organic light emitting diode display panel structure
CN107195663B (zh) * 2017-06-08 2020-09-01 深圳市华星光电半导体显示技术有限公司 Amoled显示面板结构
KR102455762B1 (ko) * 2017-07-31 2022-10-18 엘지디스플레이 주식회사 유기발광 다이오드 표시장치
CN107680976B (zh) 2017-10-30 2020-11-24 上海天马微电子有限公司 一种阵列基板、显示面板及电子设备

Patent Citations (4)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
CN201886234U (zh) * 2010-11-29 2011-06-29 北京京东方光电科技有限公司 液晶显示基板和液晶显示器
CN103135300A (zh) * 2011-11-30 2013-06-05 上海中航光电子有限公司 一种薄膜晶体管液晶显示器阵列基板
CN104409455A (zh) * 2014-11-17 2015-03-11 京东方科技集团股份有限公司 一种基板及其制造方法、显示装置
CN110908199A (zh) * 2019-11-15 2020-03-24 武汉华星光电技术有限公司 阵列基板及液晶显示面板

Also Published As

Publication number Publication date
US20230097478A1 (en) 2023-03-30
CN112068368A (zh) 2020-12-11
WO2022047896A1 (zh) 2022-03-10
US11749687B2 (en) 2023-09-05

Similar Documents

Publication Publication Date Title
CN112068368B (zh) 阵列基板及其制作方法、显示面板
CN107742481B (zh) 一种异形显示面板及显示装置
CN109375405B (zh) 显示面板及其制作方法、显示装置
KR101146527B1 (ko) 게이트 인 패널 구조 액정표시장치 및 그 제조 방법
JP3276557B2 (ja) 液晶表示装置
US20110222016A1 (en) Liquid crystal display panel
JPWO2015178059A1 (ja) 接続配線
CN108288620B (zh) 像素结构基板及其显示面板
JP2003167270A (ja) 反射型液晶表示装置及びその製造方法
JP2007192968A (ja) 液晶表示装置
CN112420790A (zh) 显示面板
KR20130057816A (ko) 표시장치 및 그 제조방법
CN112068372A (zh) 阵列基板及显示面板
CN111505875A (zh) 阵列基板、具有该阵列基板的显示面板及显示装置
CN111610659A (zh) 阵列基板及其制备方法
TW201447450A (zh) 觸控顯示面板及其製造方法
JP5479603B2 (ja) 表示パネルおよびその製造方法
US11839018B2 (en) Flexible printed circuit board and display touch apparatus
WO2020224168A1 (zh) 阵列基板、显示面板及显示装置
CN106990632A (zh) 阵列基板及显示装置
CN111341209A (zh) 显示面板
CN111290157A (zh) 液晶显示面板和显示装置
JP2008083315A (ja) 液晶装置および電子機器
CN111258141A (zh) 显示面板、显示装置
JP2007219047A (ja) 液晶表示パネル

Legal Events

Date Code Title Description
PB01 Publication
PB01 Publication
SE01 Entry into force of request for substantive examination
SE01 Entry into force of request for substantive examination
GR01 Patent grant
GR01 Patent grant