CN112053724B - 存储器控制方法、存储器存储装置及存储器控制电路单元 - Google Patents

存储器控制方法、存储器存储装置及存储器控制电路单元 Download PDF

Info

Publication number
CN112053724B
CN112053724B CN201910490689.3A CN201910490689A CN112053724B CN 112053724 B CN112053724 B CN 112053724B CN 201910490689 A CN201910490689 A CN 201910490689A CN 112053724 B CN112053724 B CN 112053724B
Authority
CN
China
Prior art keywords
memory
soft information
read
unit
electrical
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Active
Application number
CN201910490689.3A
Other languages
English (en)
Other versions
CN112053724A (zh
Inventor
林纬
许祐诚
林晓宜
杨宇翔
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Phison Electronics Corp
Original Assignee
Phison Electronics Corp
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Phison Electronics Corp filed Critical Phison Electronics Corp
Priority to CN201910490689.3A priority Critical patent/CN112053724B/zh
Publication of CN112053724A publication Critical patent/CN112053724A/zh
Application granted granted Critical
Publication of CN112053724B publication Critical patent/CN112053724B/zh
Active legal-status Critical Current
Anticipated expiration legal-status Critical

Links

Classifications

    • G—PHYSICS
    • G11—INFORMATION STORAGE
    • G11C—STATIC STORES
    • G11C16/00—Erasable programmable read-only memories
    • G11C16/02—Erasable programmable read-only memories electrically programmable
    • G11C16/06—Auxiliary circuits, e.g. for writing into memory
    • G11C16/10—Programming or data input circuits
    • G—PHYSICS
    • G06—COMPUTING; CALCULATING OR COUNTING
    • G06F—ELECTRIC DIGITAL DATA PROCESSING
    • G06F3/00—Input arrangements for transferring data to be processed into a form capable of being handled by the computer; Output arrangements for transferring data from processing unit to output unit, e.g. interface arrangements
    • G06F3/06—Digital input from, or digital output to, record carriers, e.g. RAID, emulated record carriers or networked record carriers
    • G06F3/0601—Interfaces specially adapted for storage systems
    • G06F3/0602—Interfaces specially adapted for storage systems specifically adapted to achieve a particular effect
    • G06F3/0614—Improving the reliability of storage systems
    • G—PHYSICS
    • G06—COMPUTING; CALCULATING OR COUNTING
    • G06F—ELECTRIC DIGITAL DATA PROCESSING
    • G06F3/00—Input arrangements for transferring data to be processed into a form capable of being handled by the computer; Output arrangements for transferring data from processing unit to output unit, e.g. interface arrangements
    • G06F3/06—Digital input from, or digital output to, record carriers, e.g. RAID, emulated record carriers or networked record carriers
    • G06F3/0601—Interfaces specially adapted for storage systems
    • G06F3/0628—Interfaces specially adapted for storage systems making use of a particular technique
    • G06F3/0629—Configuration or reconfiguration of storage systems
    • G06F3/0631—Configuration or reconfiguration of storage systems by allocating resources to storage systems
    • G—PHYSICS
    • G06—COMPUTING; CALCULATING OR COUNTING
    • G06F—ELECTRIC DIGITAL DATA PROCESSING
    • G06F3/00—Input arrangements for transferring data to be processed into a form capable of being handled by the computer; Output arrangements for transferring data from processing unit to output unit, e.g. interface arrangements
    • G06F3/06—Digital input from, or digital output to, record carriers, e.g. RAID, emulated record carriers or networked record carriers
    • G06F3/0601—Interfaces specially adapted for storage systems
    • G06F3/0628—Interfaces specially adapted for storage systems making use of a particular technique
    • G06F3/0655—Vertical data movement, i.e. input-output transfer; data movement between one or more hosts and one or more storage devices
    • G06F3/0658—Controller construction arrangements
    • G—PHYSICS
    • G06—COMPUTING; CALCULATING OR COUNTING
    • G06F—ELECTRIC DIGITAL DATA PROCESSING
    • G06F3/00—Input arrangements for transferring data to be processed into a form capable of being handled by the computer; Output arrangements for transferring data from processing unit to output unit, e.g. interface arrangements
    • G06F3/06—Digital input from, or digital output to, record carriers, e.g. RAID, emulated record carriers or networked record carriers
    • G06F3/0601—Interfaces specially adapted for storage systems
    • G06F3/0668—Interfaces specially adapted for storage systems adopting a particular infrastructure
    • G06F3/0671—In-line storage system
    • G06F3/0673—Single storage device
    • G06F3/0679—Non-volatile semiconductor memory device, e.g. flash memory, one time programmable memory [OTP]
    • G—PHYSICS
    • G11—INFORMATION STORAGE
    • G11C—STATIC STORES
    • G11C16/00—Erasable programmable read-only memories
    • G11C16/02—Erasable programmable read-only memories electrically programmable
    • G11C16/06—Auxiliary circuits, e.g. for writing into memory
    • G11C16/26—Sensing or reading circuits; Data output circuits
    • G—PHYSICS
    • G11—INFORMATION STORAGE
    • G11C—STATIC STORES
    • G11C16/00—Erasable programmable read-only memories
    • G11C16/02—Erasable programmable read-only memories electrically programmable
    • G11C16/06—Auxiliary circuits, e.g. for writing into memory
    • G11C16/34—Determination of programming status, e.g. threshold voltage, overprogramming or underprogramming, retention
    • G11C16/3404—Convergence or correction of memory cell threshold voltages; Repair or recovery of overerased or overprogrammed cells
    • Y—GENERAL TAGGING OF NEW TECHNOLOGICAL DEVELOPMENTS; GENERAL TAGGING OF CROSS-SECTIONAL TECHNOLOGIES SPANNING OVER SEVERAL SECTIONS OF THE IPC; TECHNICAL SUBJECTS COVERED BY FORMER USPC CROSS-REFERENCE ART COLLECTIONS [XRACs] AND DIGESTS
    • Y02—TECHNOLOGIES OR APPLICATIONS FOR MITIGATION OR ADAPTATION AGAINST CLIMATE CHANGE
    • Y02D—CLIMATE CHANGE MITIGATION TECHNOLOGIES IN INFORMATION AND COMMUNICATION TECHNOLOGIES [ICT], I.E. INFORMATION AND COMMUNICATION TECHNOLOGIES AIMING AT THE REDUCTION OF THEIR OWN ENERGY USE
    • Y02D10/00—Energy efficient computing, e.g. low power processors, power management or thermal management

Landscapes

  • Engineering & Computer Science (AREA)
  • Theoretical Computer Science (AREA)
  • Human Computer Interaction (AREA)
  • Physics & Mathematics (AREA)
  • General Engineering & Computer Science (AREA)
  • General Physics & Mathematics (AREA)
  • Techniques For Improving Reliability Of Storages (AREA)
  • Read Only Memory (AREA)

Abstract

本发明提供一种存储器控制方法、存储器存储装置及存储器控制电路单元。所述方法包括：基于第一电气设定来读取多个实体单元中的第一实体单元以获得第一软信息；基于不同于第一电气设定的第二电气设定来读取第一实体单元以获得第二软信息；根据第一软信息与第二软信息分类第一实体单元中的多个存储单元；以及根据所述多个存储单元的分类结果解码从第一实体单元读取的数据。

Description

存储器控制方法、存储器存储装置及存储器控制电路单元
技术领域
本发明涉及一种存储器控制技术，尤其涉及一种存储器控制方法、存储器存储装置及存储器控制电路单元。
背景技术
数码相机、移动电话与MP3播放器在这几年来的成长十分迅速，使得消费者对存储媒体的需求也急速增加。由于可复写式非易失性存储器模块(rewritable non-volatilememory module)(例如，快闪存储器)具有数据非易失性、省电、体积小，以及无机械结构等特性，所以非常适合内建于上述所举例的各种可携式多媒体装置中。
存储器存储装置是以改变存储单元的临界电压的方式来存储数据。然而，在不同电气条件和/或温度条件下，存储单元的临界电压可能发生变化。此外，受到制程差异的影响，同一个存储器存储装置中的多个存储单元对于电气条件和/或温度条件的变化的敏感度也可能不同。因此，当电气条件和/或温度条件发生变化时，若持续采用相同的解码设定来解码从此些存储单元读取的数据，有可能导致存储器存储装置的数据解码效率和/或数据存取效率大幅下降。
发明内容
本发明提供一种存储器控制方法、存储器存储装置及存储器控制电路单元，可改善上述问题。
本发明的范例实施例提供一种存储器控制方法，其用于可复写式非易失性存储器模块。所述可复写式非易失性存储器模块包括多个实体单元，且所述存储器控制方法包括：基于第一电气设定来读取所述多个实体单元中的第一实体单元以获得第一软信息；基于第二电气设定来读取所述第一实体单元以获得第二软信息，其中所述第一电气设定不同于所述第二电气设定；根据所述第一软信息与所述第二软信息分类所述第一实体单元中的多个存储单元；以及根据所述多个存储单元的分类结果解码从所述第一实体单元读取的数据。
在本发明的一范例实施例中，基于所述第一电气设定来读取所述多个实体单元中的所述第一实体单元以获得所述第一软信息的步骤包括：使用对应于所述第一电气设定的多个第一读取电压电平来读取所述第一实体单元以获得所述第一软信息，并且基于所述第二电气设定来读取所述第一实体单元以获得所述第二软信息的步骤包括：使用对应于所述第二电气设定的多个第二读取电压电平来读取所述第一实体单元以获得所述第二软信息。
在本发明的一范例实施例中，根据所述第一软信息与所述第二软信息分类所述第一实体单元中的所述多个存储单元的步骤包括：根据所述第一软信息与所述第二软信息将所述多个存储单元中的第一存储单元分类为第一类存储单元或第二类存储单元，其中所述第一类存储单元对于电气参数的变化的敏感度不同于所述第二类存储单元对于所述电气参数的变化的敏感度。
在本发明的一范例实施例中，根据所述第一软信息与所述第二软信息分类所述第一实体单元中的所述多个存储单元的步骤包括：根据所述第一软信息与所述第二软信息获得所述多个存储单元中的第一存储单元在多个临界电压分布中的相对电压位置；以及根据所述第一存储单元在所述多个临界电压分布中的所述相对电压位置来分类所述第一存储单元。
在本发明的一范例实施例中，根据所述多个存储单元的所述分类结果解码从所述第一实体单元读取的所述数据的步骤包括：根据所述多个存储单元中的第一存储单元的分类结果，决定对应于所述第一存储单元的第一可靠度信息；以及根据所述第一可靠度信息解码从所述第一存储单元读取的数据。
本发明的范例实施例另提供一种存储器存储装置，其包括连接接口单元、可复写式非易失性存储器模块及存储器控制电路单元。所述连接接口单元用以连接至主机***。所述可复写式非易失性存储器模块包括多个实体单元。所述存储器控制电路单元连接至所述连接接口单元与所述可复写式非易失性存储器模块。所述存储器控制电路单元用以发送第一读取指令序列，其指示基于第一电气设定来读取所述多个实体单元中的第一实体单元以获得第一软信息。所述存储器控制电路单元还用以发送第二读取指令序列，其指示基于第二电气设定来读取所述第一实体单元以获得第二软信息，其中所述第一电气设定不同于所述第二电气设定。所述存储器控制电路单元还用以根据所述第一软信息与所述第二软信息分类所述第一实体单元中的多个存储单元，并且所述存储器控制电路单元还用以根据所述多个存储单元的分类结果解码从所述第一实体单元读取的数据。
在本发明的一范例实施例中，所述第一读取指令序列指示使用对应于所述第一电气设定的多个第一读取电压电平来读取所述第一实体单元以获得所述第一软信息，并且所述第二读取指令序列指示使用对应于所述第二电气设定的多个第二读取电压电平来读取所述第一实体单元以获得所述第二软信息。
在本发明的一范例实施例中，所述存储器控制电路单元根据所述第一软信息与所述第二软信息分类所述第一实体单元中的所述多个存储单元的操作包括：根据所述第一软信息与所述第二软信息将所述多个存储单元中的第一存储单元分类为第一类存储单元或第二类存储单元，其中所述第一类存储单元对于一电气参数的变化的敏感度不同于所述第二类存储单元对于所述电气参数的变化的敏感度。
在本发明的一范例实施例中，所述存储器控制电路单元根据所述第一软信息与所述第二软信息分类所述第一实体单元中的所述多个存储单元的操作包括：根据所述第一软信息与所述第二软信息获得所述多个存储单元中的第一存储单元在多个临界电压分布中的相对电压位置；以及根据所述第一存储单元在所述多个临界电压分布中的所述相对电压位置来分类所述第一存储单元。
在本发明的一范例实施例中，所述存储器控制电路单元根据所述多个存储单元的所述分类结果解码从所述第一实体单元读取的所述数据的操作包括：根据所述多个存储单元中的第一存储单元的分类结果，决定对应于所述第一存储单元的第一可靠度信息；以及根据所述第一可靠度信息解码从所述第一存储单元读取的数据。
本发明的范例实施例另提供一种存储器控制电路单元，其用于控制可复写式非易失性存储器模块。所述可复写式非易失性存储器模块包括多个实体单元。所述存储器控制电路单元包括主机接口、存储器接口、错误检查与校正电路及存储器管理电路。所述主机接口用以连接至主机***。所述存储器接口用以连接至所述可复写式非易失性存储器模块。所述存储器管理电路连接至所述主机接口、所述存储器接口及所述错误检查与校正电路。所述存储器管理电路用以发送第一读取指令序列，其指示基于第一电气设定来读取所述多个实体单元中的第一实体单元以获得第一软信息。所述存储器管理电路还用以发送第二读取指令序列，其指示基于第二电气设定来读取所述第一实体单元以获得第二软信息，其中所述第一电气设定不同于所述第二电气设定。所述存储器管理电路还用以根据所述第一软信息与所述第二软信息分类所述第一实体单元中的多个存储单元，并且所述错误检查与校正电路用以根据所述多个存储单元的分类结果解码从所述第一实体单元读取的数据。
在本发明的一范例实施例中，所述第一读取指令序列指示使用对应于所述第一电气设定的多个第一读取电压电平来读取所述第一实体单元以获得所述第一软信息，并且所述第二读取指令序列指示使用对应于所述第二电气设定的多个第二读取电压电平来读取所述第一实体单元以获得所述第二软信息。
在本发明的一范例实施例中，所述存储器管理电路根据所述第一软信息与所述第二软信息分类所述第一实体单元中的所述多个存储单元的操作包括：根据所述第一软信息与所述第二软信息将所述多个存储单元中的第一存储单元分类为第一类存储单元或第二类存储单元，其中所述第一类存储单元对于电气参数的变化的敏感度不同于所述第二类存储单元对于所述电气参数的变化的敏感度。
在本发明的一范例实施例中，所述存储器管理电路根据所述第一软信息与所述第二软信息分类所述第一实体单元中的所述多个存储单元的操作包括：根据所述第一软信息与所述第二软信息获得所述多个存储单元中的第一存储单元在多个临界电压分布中的相对电压位置；以及根据所述第一存储单元在所述多个临界电压分布中的所述相对电压位置来分类所述第一存储单元。
在本发明的一范例实施例中，所述错误检查与校正电路根据所述多个存储单元的所述分类结果解码从所述第一实体单元读取的所述数据的操作包括：根据所述多个存储单元中的第一存储单元的分类结果，决定对应于所述第一存储单元的第一可靠度信息；以及根据所述第一可靠度信息解码从所述第一存储单元读取的数据。
在本发明的一范例实施例中，基于所述第一电气设定所使用的第一读取电流的电流值不同于基于所述第二电气设定所使用的第二读取电流的电流值。
在本发明的一范例实施例中，所述多个存储单元的所述分类结果至少反映所述多个存储单元中的第一存储单元对于电气参数的变化的敏感度。
在本发明的一范例实施例中，所述电气参数的变化包括一读取电流的变化。
基于上述，在通过不同电气设定来分别读取第一实体单元以获得第一软信息与第二软信息后，第一实体单元中的存储单元可根据得第一软信息与第二软信息而被分类。然后，从第一实体单元读取的数据可根据分类结果而被解码，从而提高存储器存储装置的数据解码效率和/或数据存取效率。
为让本发明的上述特征和优点能更明显易懂，下文特举实施例，并配合附图作详细说明如下。
附图说明
图1是根据本发明的一范例实施例所示出的主机***、存储器存储装置及输入/输出(I/O)装置的示意图；
图2是根据本发明的另一范例实施例所示出的主机***、存储器存储装置及I/O装置的示意图；
图3是根据本发明的另一范例实施例所示出的主机***与存储器存储装置的示意图。
图4是根据本发明的一范例实施例所示出的存储器存储装置的概要方块图；
图5是根据本发明的一范例实施例所示出的存储器控制电路单元的概要方块图；
图6是根据本发明的一范例实施例所示出的管理可复写式非易失性存储器模块的示意图；
图7是根据本发明的一范例实施例所示出的基于第一电气设定与第二电气设定来读取第一实体单元的示意图；
图8是根据本发明的一范例实施例所示出的表格信息的示意图；
图9是根据本发明的一范例实施例所示出的表格信息的示意图；
图10是根据本发明的一范例实施例所示出的存储器控制方法的流程图。
附图标记说明
10、30：存储器存储装置
11、31：主机***
110：***总线
111：处理器
112：随机存取存储器
113：只读存储器
114：数据传输接口
12：输入/输出(I/O)装置
20：主机板
201：U盘
202：存储卡
203：固态硬盘
204：无线存储器存储装置
205：全球定位***模块
206：网络接口卡
207：无线传输装置
208：键盘
209：屏幕
210：喇叭
32：SD卡
33：CF卡
34：嵌入式存储装置
341：嵌入式多媒体卡
342：嵌入式多芯片封装存储装置
402：连接接口单元
404：存储器控制电路单元
406：可复写式非易失性存储器模块
502：存储器管理电路
504：主机接口
506：存储器接口
508：错误检查与校正电路
510：缓冲存储器
512：电源管理电路
601：存储区
602：替换区
610(0)～610(B)：实体单元
612(0)～612(C)：逻辑单元
71、72：分布
701～710：读取电压电平
A1～F1、A2～F2：电压范围
81、91：表格信息
S1001：步骤(基于第一电气设定来读取多个实体单元中的第一实体单元以获得第一软信息)
S1002：步骤(基于第二电气设定来读取第一实体单元以获得第二软信息)
S1003：步骤(根据第一软信息与第二软信息分类所述第一实体单元中的多个存储单元)
S1004：步骤(根据所述多个存储单元的分类结果解码从第一实体单元读取的数据)
具体实施方式
一般而言，存储器存储装置(亦称，存储器存储***)包括可复写式非易失性存储器模块(rewritable non-volatile memory module)与控制器(亦称，控制电路)。通常存储器存储装置是与主机***一起使用，以使主机***可将数据写入至存储器存储装置或从存储器存储装置中读取数据。
图1是根据本发明的一范例实施例所示出的主机***、存储器存储装置及输入/输出(I/O)装置的示意图。图2是根据本发明的另一范例实施例所示出的主机***、存储器存储装置及I/O装置的示意图。
请参照图1与图2，主机***11一般包括处理器111、随机存取存储器(randomaccess memory,RAM)112、只读存储器(read only memory,ROM)113及数据传输接口114。处理器111、随机存取存储器112、只读存储器113及数据传输接口114皆连接至***总线(system bus)110。
在本范例实施例中，主机***11是通过数据传输接口114与存储器存储装置10连接。例如，主机***11可经由数据传输接口114将数据存储至存储器存储装置10或从存储器存储装置10中读取数据。此外，主机***11是通过***总线110与I/O装置12连接。例如，主机***11可经由***总线110将输出信号传送至I/O装置12或从I/O装置12接收输入信号。
在本范例实施例中，处理器111、随机存取存储器112、只读存储器113及数据传输接口114可设置在主机***11的主机板20上。数据传输接口114的数目可以是一或多个。通过数据传输接口114，主机板20可以经由有线或无线方式连接至存储器存储装置10。存储器存储装置10可例如是U盘201、存储卡202、固态硬盘(Solid State Drive,SSD)203或无线存储器存储装置204。无线存储器存储装置204可例如是近距离无线通讯(Near FieldCommunication,NFC)存储器存储装置、无线传真(WiFi)存储器存储装置、蓝牙(Bluetooth)存储器存储装置或低功耗蓝牙存储器存储装置(例如，iBeacon)等以各式无线通讯技术为基础的存储器存储装置。此外，主机板20也可以通过***总线110连接至全球定位***(Global Positioning System,GPS)模块205、网络接口卡206、无线传输装置207、键盘208、屏幕209、喇叭210等各式I/O装置。例如，在一范例实施例中，主机板20可通过无线传输装置207存取无线存储器存储装置204。
在一范例实施例中，所提及的主机***为可实质地与存储器存储装置配合以存储数据的任意***。虽然在上述范例实施例中，主机***是以电脑***来作说明，然而，图3是根据本发明的另一范例实施例所示出的主机***与存储器存储装置的示意图。请参照图3，在另一范例实施例中，主机***31也可以是数码相机、摄影机、通讯装置、音频播放器、视频播放器或平板电脑等***，而存储器存储装置30可为其所使用的安全数字(SecureDigital,SD)卡32、小型快闪(Compact Flash,CF)卡33或嵌入式存储装置34等各式非易失性存储器存储装置。嵌入式存储装置34包括嵌入式多媒体卡(embedded Multi MediaCard,eMMC)341和/或嵌入式多芯片封装(embedded Multi Chip Package,eMCP)存储装置342等各类型将存储器模块直接连接于主机***的基板上的嵌入式存储装置。
图4是根据本发明的一范例实施例所示出的存储器存储装置的概要方块图。请参照图4，存储器存储装置10包括连接接口单元402、存储器控制电路单元404与可复写式非易失性存储器模块406。
连接接口单元402用以将存储器存储装置10连接至主机***11。存储器存储装置10可通过连接接口单元402与主机***11通讯。在本范例实施例中，连接接口单元402是相容于串行高级技术附件(Serial Advanced Technology Attachment,SATA)标准。然而，必须了解的是，本发明不限于此，连接接口单元402亦可以是符合并行高级技术附件(Parallel Advanced Technology Attachment,PATA)标准、电气和电子工程师协会(Institute of Electrical and Electronic Engineers,IEEE)1394标准、高速周边零件连接接口(Peripheral Component Interconnect Express,PCI Express)标准、通用串行总线(Universal Serial Bus,USB)标准、SD接口标准、超高速一代(Ultra High Speed-I,UHS-I)接口标准、超高速二代(Ultra High Speed-II,UHS-II)接口标准、存储棒(MemoryStick,MS)接口标准、MCP接口标准、MMC接口标准、eMMC接口标准、通用快闪存储器(Universal Flash Storage,UFS)接口标准、eMCP接口标准、CF接口标准、整合式驱动电子接口(Integrated Device Electronics,IDE)标准或其他适合的标准。连接接口单元402可与存储器控制电路单元404封装在一个芯片中，或者连接接口单元402是布设于一包含存储器控制电路单元404的芯片外。
存储器控制电路单元404用以执行以硬件型式或固件型式实作的多个逻辑门或控制指令并且根据主机***11的指令在可复写式非易失性存储器模块406中进行数据的写入、读取与抹除等运作。
可复写式非易失性存储器模块406是连接至存储器控制电路单元404并且用以存储主机***11所写入的数据。可复写式非易失性存储器模块406可以是单阶存储单元(Single Level Cell,SLC)NAND型快闪存储器模块(即，一个存储单元中可存储1个比特的快闪存储器模块)、多阶存储单元(Multi Level Cell,MLC)NAND型快闪存储器模块(即，一个存储单元中可存储2个比特的快闪存储器模块)、三阶存储单元(Triple Level Cell，TLC)NAND型快闪存储器模块(即，一个存储单元中可存储3个比特的快闪存储器模块)、四阶存储单元(Quad Level Cell，QLC)NAND型快闪存储器模块(即，一个存储单元中可存储4个比特的快闪存储器模块)、其他快闪存储器模块或其他具有相同特性的存储器模块。
可复写式非易失性存储器模块406中的每一个存储单元是以电压(以下亦称为临界电压)的改变来存储一或多个比特。具体来说，每一个存储单元的控制栅极(controlgate)与通道之间有一个电荷捕捉层。通过施予一写入电压至控制栅极，可以改变电荷补捉层的电子量，进而改变存储单元的临界电压。此改变存储单元的临界电压的操作亦称为“把数据写入至存储单元”或“程序化(programming)存储单元”。随着临界电压的改变，可复写式非易失性存储器模块406中的每一个存储单元具有多个存储状态。通过施予读取电压可以判断一个存储单元是属于哪一个存储状态，藉此取得此存储单元所存储的一或多个比特。
在本范例实施例中，可复写式非易失性存储器模块406的存储单元可构成多个实体程序化单元，并且此些实体程序化单元可构成多个实体抹除单元。具体来说，同一条字元线上的存储单元可组成一或多个实体程序化单元。若每一个存储单元可存储2个以上的比特，则同一条字元线上的实体程序化单元可至少可被分类为下实体程序化单元与上实体程序化单元。例如，一存储单元的最低有效比特(Least Significant Bit，LSB)是属于下实体程序化单元，并且一存储单元的最高有效比特(Most Significant Bit，MSB)是属于上实体程序化单元。一般来说，在MLC NAND型快闪存储器中，下实体程序化单元的写入速度会大于上实体程序化单元的写入速度，和/或下实体程序化单元的可靠度是高于上实体程序化单元的可靠度。
在本范例实施例中，实体程序化单元为程序化的最小单元。即，实体程序化单元为写入数据的最小单元。例如，实体程序化单元可为实体页面(page)或是实体扇(sector)。若实体程序化单元为实体页面，则此些实体程序化单元可包括数据比特区与冗余(redundancy)比特区。数据比特区包含多个实体扇，用以存储使用者数据，而冗余比特区用以存储***数据(例如，错误更正码等管理数据)。在本范例实施例中，数据比特区包含32个实体扇，且一个实体扇的大小为512字节(byte,B)。然而，在其他范例实施例中，数据比特区中也可包含8个、16个或数目更多或更少的实体扇，并且每一个实体扇的大小也可以是更大或更小。另一方面，实体抹除单元为抹除的最小单位。亦即，每一实体抹除单元含有最小数目之一并被抹除的存储单元。例如，实体抹除单元为实体区块(block)。
图5是根据本发明的一范例实施例所示出的存储器控制电路单元的概要方块图。请参照图5，存储器控制电路单元404包括存储器管理电路502、主机接口504、存储器接口506及错误检查与校正电路508。
存储器管理电路502用以控制存储器控制电路单元404的整体运作。具体来说，存储器管理电路502具有多个控制指令，并且在存储器存储装置10运作时，此些控制指令会被执行以进行数据的写入、读取与抹除等运作。以下说明存储器管理电路502的操作时，等同于说明存储器控制电路单元404的操作。
在本范例实施例中，存储器管理电路502的控制指令是以固件型式来实作。例如，存储器管理电路502具有微处理器单元(未示出)与只读存储器(未示出)，并且此些控制指令是被烧录至此只读存储器中。当存储器存储装置10运作时，此些控制指令会由微处理器单元来执行以进行数据的写入、读取与抹除等运作。
在另一范例实施例中，存储器管理电路502的控制指令亦可以程序码型式存储于可复写式非易失性存储器模块406的特定区域(例如，存储器模块中专用于存放***数据的***区)中。此外，存储器管理电路502具有微处理器单元(未示出)、只读存储器(未示出)及随机存取存储器(未示出)。特别是，此只读存储器具有开机码(boot code)，并且当存储器控制电路单元404被致能时，微处理器单元会先执行此开机码来将存储于可复写式非易失性存储器模块406中的控制指令载入至存储器管理电路502的随机存取存储器中。之后，微处理器单元会运转此些控制指令以进行数据的写入、读取与抹除等运作。
此外，在另一范例实施例中，存储器管理电路502的控制指令亦可以一硬件型式来实作。例如，存储器管理电路502包括微控制器、存储单元管理电路、存储器写入电路、存储器读取电路、存储器抹除电路与数据处理电路。存储单元管理电路、存储器写入电路、存储器读取电路、存储器抹除电路与数据处理电路是连接至微控制器。存储单元管理电路用以管理可复写式非易失性存储器模块406的存储单元或存储单元群组。存储器写入电路用以对可复写式非易失性存储器模块406下达写入指令序列以将数据写入至可复写式非易失性存储器模块406中。存储器读取电路用以对可复写式非易失性存储器模块406下达读取指令序列以从可复写式非易失性存储器模块406中读取数据。存储器抹除电路用以对可复写式非易失性存储器模块406下达抹除指令序列以将数据从可复写式非易失性存储器模块406中抹除。数据处理电路用以处理欲写入至可复写式非易失性存储器模块406的数据以及从可复写式非易失性存储器模块406中读取的数据。写入指令序列、读取指令序列及抹除指令序列可各别包括一或多个程序码或指令码并且用以指示可复写式非易失性存储器模块406执行相对应的写入、读取及抹除等操作。在一范例实施例中，存储器管理电路502还可以下达其他类型的指令序列给可复写式非易失性存储器模块406以指示执行相对应的操作。
主机接口504是连接至存储器管理电路502。存储器管理电路502可通过主机接口504与主机***11通讯。主机接口504可用以接收与识别主机***11所传送的指令与数据。例如，主机***11所传送的指令与数据可通过主机接口504来传送至存储器管理电路502。此外，存储器管理电路502可通过主机接口504将数据传送至主机***11。在本范例实施例中，主机接口504是相容于SATA标准。然而，必须了解的是本发明不限于此，主机接口504亦可以是相容于PATA标准、IEEE 1394标准、PCI Express标准、USB标准、SD标准、UHS-I标准、UHS-II标准、MS标准、MMC标准、eMMC标准、UFS标准、CF标准、IDE标准或其他适合的数据传输标准。
存储器接口506是连接至存储器管理电路502并且用以存取可复写式非易失性存储器模块406。也就是说，欲写入至可复写式非易失性存储器模块406的数据会经由存储器接口506转换为可复写式非易失性存储器模块406所能接受的格式。具体来说，若存储器管理电路502要存取可复写式非易失性存储器模块406，存储器接口506会传送对应的指令序列。例如，这些指令序列可包括指示写入数据的写入指令序列、指示读取数据的读取指令序列、指示抹除数据的抹除指令序列、以及用以指示各种存储器操作(例如，改变读取电压电平或执行垃圾回收操作等等)的相对应的指令序列。这些指令序列例如是由存储器管理电路502产生并且通过存储器接口506传送至可复写式非易失性存储器模块406。这些指令序列可包括一或多个信号，或是在总线上的数据。这些信号或数据可包括指令码或程序码。例如，在读取指令序列中，会包括读取的识别码、存储器地址等信息。
错误检查与校正电路508是连接至存储器管理电路502并且用以执行错误检查与校正操作以确保数据的正确性。具体来说，当存储器管理电路502从主机***11中接收到写入指令时，错误检查与校正电路508会为对应此写入指令的数据产生对应的错误更正码(error correcting code,ECC)和/或错误检查码(error detecting code，EDC)，并且存储器管理电路502会将对应此写入指令的数据与对应的错误更正码和/或错误检查码写入至可复写式非易失性存储器模块406中。之后，当存储器管理电路502从可复写式非易失性存储器模块406中读取数据时会同时读取此数据对应的错误更正码和/或错误检查码，并且错误检查与校正电路508会依据此错误更正码和/或错误检查码对所读取的数据执行错误检查与校正操作。
在一范例实施例中，存储器控制电路单元404还包括缓冲存储器510与电源管理电路512。缓冲存储器510是连接至存储器管理电路502并且用以暂存来自于主机***11的数据与指令或来自于可复写式非易失性存储器模块406的数据。电源管理电路512是连接至存储器管理电路502并且用以控制存储器存储装置10的电源。
在一范例实施例中，图4的可复写式非易失性存储器模块406亦称为快闪(flash)存储器模块，且存储器控制电路单元404亦称为用于控制快闪存储器模块的快闪存储器控制器。在一范例实施例中，图5的存储器管理电路502亦称为快闪存储器管理电路。
图6是根据本发明的一范例实施例所示出的管理可复写式非易失性存储器模块的示意图。请参照图6，存储器管理电路502可将可复写式非易失性存储器模块406的实体单元610(0)～610(B)逻辑地分组至存储区601与替换区602。存储区601中的实体单元610(0)～610(A)是用以存储数据，而替换区602中的实体单元610(A+1)～610(B)则是用以替换存储区601中损坏的实体单元。例如，若从某一个实体单元中读取的数据所包含的错误过多而无法被更正时，此实体单元会被视为是损坏的实体单元。须注意的是，若替换区602中没有可用的实体抹除单元，则存储器管理电路502可能会将整个存储器存储装置10宣告为写入保护(write protect)状态，而无法再写入数据。
在一范例实施例中，每一个实体单元是指一个实体程序化单元。然而，在另一范例实施例中，一个实体单元亦可以是指一个实体地址、一个实体抹除单元或由多个连续或不连续的实体地址组成。存储器管理电路502可配置逻辑单元612(0)～612(C)以映射存储区601中的实体单元610(0)～610(A)。在本范例实施例中，每一个逻辑单元是指一个逻辑地址。然而，在另一范例实施例中，一个逻辑单元也可以是指一个逻辑程序化单元、一个逻辑抹除单元或者由多个连续或不连续的逻辑地址组成。此外，逻辑单元612(0)～612(C)中的每一者可被映射至一或多个实体单元。
在一范例实施例中，存储器管理电路502可将逻辑单元与实体单元之间的映射关系(亦称为逻辑-实体地址映射关系)记录于至少一逻辑-实体地址映射表。当主机***11欲从存储器存储装置10读取数据或写入数据至存储器存储装置10时，存储器管理电路502可根据此逻辑-实体地址映射表来执行对于存储器存储装置10的数据存取操作。
在一范例实施例中，存储器管理电路502可发送一读取指令序列(亦称为第一读取指令序列)至可复写式非易失性存储器模块406。第一读取指令序列可指示可复写式非易失性存储器模块406基于某一电气设定(亦称为第一电气设定)来读取某一个实体单元(亦称为第一实体单元)以获得软信息(亦称为第一软信息)。此外，存储器管理电路502可发送另一读取指令序列(亦称为第二读取指令序列)至可复写式非易失性存储器模块406。第二读取指令序列可指示可复写式非易失性存储器模块406基于另一电气设定(亦称为第二电气设定)来读取第一实体单元以获得相应的软信息(亦称为第二软信息)。第一电气设定不同于第二电气设定。
在一范例实施例中，响应于第一读取指令序列，可复写式非易失性存储器模块406可使用对应于第一电气设定的多个读取电压电平(亦称为第一读取电压电平)来读取第一实体单元以获得第一软信息。类似地，响应于第二读取指令序列，可复写式非易失性存储器模块406可使用对应于第二电气设定的多个读取电压电平(亦称为第二读取电压电平)来读取第一实体单元以获得第二软信息。
在一范例实施例中，可复写式非易失性存储器模块406基于第一电气设定所使用的读取电流(亦称为第一读取电流)的电流值不同于可复写式非易失性存储器模块406基于第二电气设定所使用的读取电流(亦称为第二读取电流)的电流值。响应于读取电流发生变化(例如从第一读取电流改变为第二读取电流)，第一读取电压电平也不同于第二读取电压电平。或者，从另一角度来看，第一电气设定与第二电气设定之间的电气差异可包括第一读取电流的电流值与第二读取电流的电流值之间的差异。在一范例实施例中，第一读取电流可由第一电气设定(和/或存储器管理电路502)所指定，和/或第二读取电流可由第二电气设定(和/或存储器管理电路502)所指定。
在一范例实施例中，存储器管理电路502可根据第一软信息与第二软信息来分类第一实体单元中的多个存储单元。错误检查与校正电路508可根据此些存储单元的分类结果来解码从第一实体单元读取的数据。例如，根据第一实体单元中的某一存储单元(亦称为第一存储单元)的分类结果，错误检查与校正电路508可决定对应于第一存储单元的可靠度信息(亦称为第一可靠度信息)。存储器管理电路502可发送读取指令序列(亦称为第三读取指令序列)以指示从包含第一存储单元的第一实体单元读取数据。错误检查与校正电路508可根据第一可靠度信息解码从第一存储单元读取的数据。
在一范例实施例中，第一可靠度信息是根据第一存储单元的分类结果而动态决定的。第一可靠度信息不同于对应于第一存储单元的预设可靠度信息。例如，对应于第一存储单元的预设可靠度信息可以是由可复写式非易失性存储器模块406的供应商所决定和/或提供(例如记载于供应商提供的管理表格并存储于可复写式非易失性存储器模块406中)，且此预设可靠度信息可不须经由动态运算而获得。在一范例实施例中，第一可靠度信息可经由即时运算而获得和/或可不记载于供应商提供的管理表格。在一范例实施例中，相对于使用预设可靠度信息来解码从第一存储单元读取的数据，根据第一可靠度信息解码从第一存储单元读取的数据可提升从第一存储单元读取的数据的解码效率(例如解码成功率)。
在一范例实施例中，第一存储单元的分类结果可反映第一存储单元对于电气参数(或电气设定)的变化的敏感度。例如，根据第一软信息与第二软信息，存储器管理电路502可将第一存储单元分类为第一类存储单元或第二类存储单元。第一类存储单元对于电气参数的变化的敏感度不同于第二类存储单元对于所述电气参数的变化的敏感度。例如，第一类存储单元对于电气参数的变化的敏感度可高于第二类存储单元对于所述电气参数的变化的敏感度。此外，所述电气参数可以是会受到上述第一电气设定与第二电气设定之间的电气差异影响的任意参数，例如用于读取第一存储单元的读取电流。
在一范例实施例中，存储器管理电路502可根据第一软信息与第二软信息获得第一存储单元对于电气参数(或电气设定)的变化而引起的临界电压的变化。此临界电压的变化可反映第一存储单元对于电气参数(或电气设定)的变化的敏感度。存储器管理电路502可根据此临界电压的变化决定所述第一可靠度信息。
图7是根据本发明的一范例实施例所示出的基于第一电气设定与第二电气设定来读取第一实体单元的示意图。请参照图7，假设第一电气设定对应第一读取电流，第二电气设定对应第二读取电流，且第一读取电流与第二读取电流之间的差值为ΔI。换言之，ΔI可反映第一电气设定与第二电气设定之间的电气参数(例如读取电流)的变化。
当基于第一电气设定来读取第一实体单元时，第一实体单元中的多个存储单元的临界电压的分布可如分布71所示。根据第一读取指令序列，可复写式非易失性存储器模块406可基于第一电气设定决定多个读取电压电平701～705。例如，读取电压电平701～705可根据第一电气设定所对应的第一读取电流而决定。可复写式非易失性存储器模块406可依序使用读取电压电平701～705来读取第一实体单元中的存储单元以获得第一软信息。
根据读取电压电平701～705的读取结果(即第一软信息)，第一实体单元中的各存储单元的临界电压可以被分组为属于电压范围A1～F1中的某一电压范围。例如，若第一软信息反映第一存储单元的临界电压低于读取电压电平704，则第一存储单元的临界电压可以被分组为属于电压范围A1。若第一软信息反映第一存储单元的临界电压介于读取电压电平704与702之间，则第一存储单元的临界电压可以被分组为属于电压范围B1。若第一软信息反映第一存储单元的临界电压介于读取电压电平702与701之间，则第一存储单元的临界电压可以被分组为属于电压范围C1。若第一软信息反映第一存储单元的临界电压介于读取电压电平701与703之间，则第一存储单元的临界电压可以被分组为属于电压范围D1。若第一软信息反映第一存储单元的临界电压介于读取电压电平703与705之间，则第一存储单元的临界电压可以被分组为属于电压范围E1。此外，若第一软信息反映第一存储单元的临界电压高于读取电压电平705，则第一存储单元的临界电压可以被分组为属于电压范围F1。
另一方面，当切换为基于第二电气设定来读取第一实体单元时，响应于第一电气设定与第二电气设定之间的电气参数的变化(例如ΔI)，第一实体单元中的多个存储单元的临界电压的分布可从分布71变化为分布72。根据第二读取指令序列，可复写式非易失性存储器模块406可基于第二电气设定决定多个读取电压电平706～710。例如，读取电压电平706～710可根据第二电气设定所对应的第二读取电流而决定。可复写式非易失性存储器模块406可依序使用读取电压电平706～710来读取第一实体单元中的存储单元以获得第二软信息。此外，根据读取电压电平706～710的读取结果(即第二软信息)，第一存储单元的临界电压可以被分组为属于电压范围A2～F2中的某一电压范围。例如，若第二软信息反映第一存储单元的临界电压介于读取电压电平706与708之间，则第一存储单元的临界电压可以被分组为属于电压范围D2，依此类推。
须注意的是，在图7的范例实施例中，读取电压电平701～705与读取电压电平706～710是一一对应的。例如，响应于ΔI，读取电压电平701会自动切换为读取电压电平706，且读取电压电平702会自动切换为读取电压电平707，依此类推。此外，电压范围A1～F1与电压范围A2～F2也是一一对应的。
在理想状态下，受到电气参数的变化(例如ΔI)影响，虽然存储单元的临界电压会发生变化，但是此变化应该不会让某一存储单元的临界电压与整个临界电压分布(或由多个读取电压电平所划分的多个电压范围)之间的相对位置发生变化。例如，假设某一个存储单元的临界电压在分布71中是属于电压范围B1，则在改变读取电流后，此存储单元的临界电压在分布72中应是属于电压范围B2。
但是，在实务上，由于不同存储单元之间的制程差异等因素，不同存储单元对于电气参数的变化的敏感度也有所不同。例如，若某一个存储单元的临界电压在分布71中是属于电压范围B1，但在改变读取电流后，此存储单元的临界电压在分布72中可能变为属于电压范围A2。或者，若另一个存储单元的临界电压在分布71中是属于电压范围B1，但在改变读取电流后，此存储单元的临界电压在分布72中可能变为属于电压范围F2。
在一范例实施例中，若某一个存储单元在分布71与72中的相对电压位置变化越大(例如从电压范围A1变到F2)，表示此存储单元对于电气参数的变化越敏感。反之，若某一个存储单元在分布71与72中的相对电压位置变化越小(例如从电压范围A1变到B2)甚至不变(例如从电压范围A1变到A2)，则表示此存储单元对于电气参数的变化越不敏感。
在一范例实施例中，存储器管理电路502可获得第一存储单元在分布71与72中的相对电压位置的变化所对应的一个电压变化ΔV。然后，存储器管理电路502可根据此电压变化ΔV来分类第一存储单元。例如，假设第一存储单元在分布71与72中的相对电压位置的变化为电压范围A1变到B2，则电压变化ΔV可被决定为1个电压范围所对应的电压差。或者，假设第一存储单元在分布71与72中的相对电压位置的变化为电压范围A1变到C2，则电压变化ΔV可被决定为2个电压范围所对应的电压差。或者，假设第一存储单元在分布71与72中的相对电压位置的变化为电压范围A1变到D2，则电压变化ΔV可被决定为3个电压范围所对应的电压差。或者，假设第一存储单元在分布71与72中的相对电压位置的变化为电压范围A1变到E2，则电压变化ΔV可被决定为4个电压范围所对应的电压差。或者，假设第一存储单元在分布71与72中的相对电压位置的变化为电压范围A1变到F2，则电压变化ΔV可被决定为5个电压范围所对应的电压差。依此类推，电压范围B1变到D2(或E1变到C2)可为2个电压范围所对应的电压差等等。
在一范例实施例中，存储器管理电路502可将此电压变化ΔV与至少一临界值进行比较并根据比较结果来分类第一存储单元。例如，若电压变化ΔV大于某一临界值，则存储器管理电路502可将第一存储单元分类为第一类存储单元。此外，若电压变化ΔV不大于此临界值，则存储器管理电路502可将第一存储单元分类为第二类存储单元。
在一范例实施例中，若电压变化ΔV大于某一临界值，则存储器管理电路502可将第一存储单元判定为对于电气参数的变化较为敏感的存储单元。或者，若电压变化ΔV不大于此临界值，则存储器管理电路502可将第一存储单元判定为对于电气参数的变化较不敏感的存储单元。从另一角度来看，在一范例实施例中，若第一存储单元被分类为第一类存储单元，则可视为第一存储单元对于电气参数的变化的敏感度大于一预设敏感度。或者，若第一存储单元被分类为第二类存储单元，则可视为第一存储单元对于电气参数的变化的敏感度不大于此预设敏感度。
须注意的是，在图7的范例实施例中，是以5个读取电压电平来划分出6个电压范围，以通过此些电压范围来大致识别第一存储单元当前的临界电压的电压值(例如落于特定电压区间)。在另一范例实施例中，更多或更少的读取电压电平亦可以用来读取第一存储单元，以基于不同的解析度来识别第一存储单元当前的临界电压的电压值。
图8是根据本发明的一范例实施例所示出的表格信息的示意图。请参照图7与图8，假设在基于第一电气设定与第二电气设定来读取存储单元Cell(1)后，第一软信息与第二软信息反映对应于电流变化ΔI，存储单元Cell(1)在分布71与72中的相对电压位置的变化所对应的电压变化为ΔV1。响应于ΔV1大于临界值VT，存储单元Cell(1)可被分类为第一类存储单元。根据存储单元Cell(1)的分类结果，对应于第一类存储单元的可靠度信息可被决定并且用于解码后续从存储单元Cell(1)读取的数据。
此外，假设在基于第一电气设定与第二电气设定来读取存储单元Cell(2)后，第一软信息与第二软信息反映对应于电流变化ΔI，存储单元Cell(2)在分布71与72中的相对电压位置的变化所对应的电压变化为ΔV2。响应于ΔV2小于临界值VT，存储单元Cell(2)可被分类为第二类存储单元。根据存储单元Cell(2)的分类结果，对应于第二类存储单元的可靠度信息可被决定并且用于解码后续从存储单元Cell(2)读取的数据。
上述提及的信息及其他有用的信息皆可记载于表格信息81中。表格信息81可被载入至图5的缓冲存储器510进行更新与维护。在执行解码操作时，图5的错误检查与校正电路508可根据表格信息81决定对应于第一存储单元的可靠度信息并根据此可靠度信息解码从第一存储单元读取的数据。此外，在一范例实施例中，对应于第一存储单元的可靠度信息亦可以是直接根据第一存储单元的临界电压分别在分布71与72中所属的电压范围来决定。
图9是根据本发明的一范例实施例所示出的表格信息的示意图。请参照图7与图9，在本范例实施例中，表格信息91可记载原组别(即原电压范围)与新组别(即新电压范围)之间的各种配对方式所对应的分类结果与相应的可靠度信息。此外，在本范例实施例中，可靠度信息是以LDPC解码算法中的对数相似性比值(LLR)来作为范例。在另一范例实施例中，可靠度信息亦可以是其他类型的解码算法(例如BCH)中使用的解码参数，本发明不加以限制。
在图7的一范例实施例中，假设第一存储单元的临界电压在分布71与72中分别是属于电压范围B1与C2，则通过查询表格信息91，第一存储单元的分类结果可为R9，且对应于第一存储单元的第一可靠度信息可为L9(或基于L9而进一步运算获得)。或者，在图7的另一范例实施例中，假设第一存储单元的临界电压在分布71与72中分别是属于电压范围A1与E2，则通过查询表格信息91，第一存储单元的分类结果可为R5，且对应于第一存储单元的第一可靠度信息可为L5(或基于L5而进一步运算获得)，依此类推。
在一范例实施例中，错误检查与校正电路508可对基于第一电气设定从第一实体单元读取的数据进行解码。若解码成功，成功解码的数据可被输出(例如传送给图1的主机***11)。若解码失败，则存储器管理电路502可改为基于第二电气设定从第一实体单元读取数据。基于第二电气设定读取的数据可再次被错误检查与校正电路508解码。
在一范例实施例中，第一电气设定是指预设的或正常的电气设定，而第二电气设定是指特殊的或客制化的电气设定。预设的或正常的电气设定例如是指未经特殊调整的电气设定(例如预设的读取电流)。在一范例实施例中，存储器管理电路502可基于预设或正常的第一电气设定来从第一实体单元读取数据。若基于预设或正常的第一电气设定从第一实体单元读取的数据无法被成功解码，则存储器管理电路502可改为基于特殊的或客制化的第二电气设定来再次读取第一实体单元。然而，在另一范例实施例中，第一电气设定与第二电气设定皆可以是指特殊的或客制化的电气设定，本发明不加以限制。
在一范例实施例中，错误检查与校正电路508可基于硬比特解码模式或软比特解码模式对所读取的数据进行解码。在硬比特解码模式中，存储器管理电路502可先基于第一电气设定来从第一实体单元读取数据(例如硬比特)并由错误检查与校正电路508解码所读取的数据。若解码失败，则存储器管理电路502可改为基于第二电气设定来从第一实体单元读取数据，且错误检查与校正电路508可再次解码所读取的数据。若硬比特解码模式中对于第一实体单元的重读次数超过一门槛值，则错误检查与校正电路508可离开硬比特解码模式并进入软比特解码模式。在软比特解码模式中，存储器管理电路502也可从第一实体单元读取数据(例如软比特)且错误检查与校正电路508可对此数据进行解码。须注意的是，相较于在硬比特解码模式中读取的数据(例如硬比特)，在软比特解码模式中读取的数据(例如软比特)可带有更多可用于辅助解码的信息。藉此，对于带有较多错误比特的数据来说，软比特解码模式的解码成功率可能会高于硬比特解码模式的解码成功率。但是，软比特解码模式的解码耗费时间往往多于硬比特解码模式的解码耗费时间。
在一范例实施例中，存储器管理电路502可连续使用预设的电气设定来读取第一实体单元并由错误检查与校正电路508基于硬比特解码模式对所读取的数据进行解码。若硬比特解码模式中对于第一实体单元的重读次数超过一门槛值，则存储器管理电路502可在错误检查与校正电路508进入软比特解码模式之前，先依序基于第一电气设定与第二电气设定来读取第一实体单元并执行前述获得第一可靠度信息的操作。接着，错误检查与校正电路508可根据此第一可靠度信息来解码从第一实体单元读取的数据，从而有效提高解码效率。
图10是根据本发明的一范例实施例所示出的存储器控制方法的流程图。请参照图10，在步骤S1001中，基于第一电气设定来读取多个实体单元中的第一实体单元以获得第一软信息。在步骤S1002中，基于第二电气设定来读取第一实体单元以获得第二软信息，其中第一电气设定不同于第二电气设定。在步骤S1003中，根据第一软信息与第二软信息分类所述第一实体单元中的多个存储单元。在步骤S1004中，根据所述多个存储单元的分类结果解码从第一实体单元读取的数据。
然而，图10中各步骤已详细说明如上，在此便不再赘述。值得注意的是，图10中各步骤可以实作为多个程序码或是电路，本发明不加以限制。此外，图10的方法可以搭配以上范例实施例使用，也可以单独使用，本发明不加以限制。
综上所述，在通过不同电气设定来分别读取第一实体单元以获得第一软信息与第二软信息后，第一实体单元中的存储单元可根据第一软信息与第二软信息而被分类。然后，从第一实体单元读取的数据可根据分类结果而被解码。藉此，即便不同存储单元对于电气参数的变化具有不同的敏感度，适当的可靠度信息也可以被动态决定并且用于解码操作中，从而提高存储器存储装置整体的操作性能。
虽然本发明已以实施例揭示如上，然其并非用以限定本发明，任何所属技术领域中技术人员，在不脱离本发明的精神和范围内，当可作些许的更改与润饰，故本发明的保护范围当视权利要求所界定的为准。

Claims (24)

1.一种存储器控制方法，用于可复写式非易失性存储器模块，其中所述可复写式非易失性存储器模块包括多个实体单元，所述存储器控制方法包括：
基于第一电气设定来读取所述多个实体单元中的第一实体单元以获得第一软信息；
基于第二电气设定来读取所述第一实体单元以获得第二软信息，其中所述第一电气设定不同于所述第二电气设定，且所述第一电气设定与所述第二电气设定会导致所述第一实体单元中的多个存储单元中的一第一存储单元的临界电压发生变化；
根据所述第一软信息与所述第二软信息分类所述第一实体单元中的所述多个存储单元；以及
根据所述多个存储单元的分类结果解码从所述第一实体单元读取的数据。
2.根据权利要求1所述的存储器控制方法，其中基于所述第一电气设定来读取所述多个实体单元中的所述第一实体单元以获得所述第一软信息的步骤包括：
使用对应于所述第一电气设定的多个第一读取电压电平来读取所述第一实体单元以获得所述第一软信息，并且
基于所述第二电气设定来读取所述第一实体单元以获得所述第二软信息的步骤包括：
使用对应于所述第二电气设定的多个第二读取电压电平来读取所述第一实体单元以获得所述第二软信息。
3.根据权利要求1所述的存储器控制方法，其中根据所述第一软信息与所述第二软信息分类所述第一实体单元中的所述多个存储单元的步骤包括：
根据所述第一软信息与所述第二软信息将所述多个存储单元中的所述第一存储单元分类为第一类存储单元或第二类存储单元，
其中所述第一类存储单元对于电气参数的变化的敏感度不同于所述第二类存储单元对于所述电气参数的变化的敏感度。
4.根据权利要求1所述的存储器控制方法，其中根据所述第一软信息与所述第二软信息分类所述第一实体单元中的所述多个存储单元的步骤包括：
根据所述第一软信息与所述第二软信息获得所述多个存储单元中的所述第一存储单元在多个临界电压分布中的相对电压位置；以及
根据所述第一存储单元在所述多个临界电压分布中的所述相对电压位置来分类所述第一存储单元。
5.根据权利要求1所述的存储器控制方法，其中根据所述多个存储单元的所述分类结果解码从所述第一实体单元读取的所述数据的步骤包括：
根据所述多个存储单元中的所述第一存储单元的分类结果，决定对应于所述第一存储单元的第一可靠度信息；以及
根据所述第一可靠度信息解码从所述第一存储单元读取的数据。
6.根据权利要求1所述的存储器控制方法，其中基于所述第一电气设定所使用的第一读取电流的电流值不同于基于所述第二电气设定所使用的第二读取电流的电流值。
7.根据权利要求1所述的存储器控制方法，其中所述多个存储单元的所述分类结果至少反映所述多个存储单元中的所述第一存储单元对于电气参数的变化的敏感度。
8.根据权利要求7所述的存储器控制方法，其中所述电气参数的变化包括读取电流的变化。
9.一种存储器存储装置，包括：
连接接口单元，用以连接至主机***；
可复写式非易失性存储器模块，其中所述可复写式非易失性存储器模块包括多个实体单元；以及
存储器控制电路单元，连接至所述连接接口单元与所述可复写式非易失性存储器模块，
其中所述存储器控制电路单元用以发送第一读取指令序列，其指示基于第一电气设定来读取所述多个实体单元中的第一实体单元以获得第一软信息，
所述存储器控制电路单元还用以发送第二读取指令序列，其指示基于第二电气设定来读取所述第一实体单元以获得第二软信息，其中所述第一电气设定不同于所述第二电气设定，且所述第一电气设定与所述第二电气设定会导致所述第一实体单元中的多个存储单元中的一第一存储单元的临界电压发生变化，
所述存储器控制电路单元还用以根据所述第一软信息与所述第二软信息分类所述第一实体单元中的所述多个存储单元，并且
所述存储器控制电路单元还用以根据所述多个存储单元的分类结果解码从所述第一实体单元读取的数据。
10.根据权利要求9所述的存储器存储装置，其中所述第一读取指令序列指示使用对应于所述第一电气设定的多个第一读取电压电平来读取所述第一实体单元以获得所述第一软信息，并且
所述第二读取指令序列指示使用对应于所述第二电气设定的多个第二读取电压电平来读取所述第一实体单元以获得所述第二软信息。
11.根据权利要求9所述的存储器存储装置，其中所述存储器控制电路单元根据所述第一软信息与所述第二软信息分类所述第一实体单元中的所述多个存储单元的操作包括：
根据所述第一软信息与所述第二软信息将所述多个存储单元中的所述第一存储单元分类为第一类存储单元或一第二类存储单元，
其中所述第一类存储单元对于一电气参数的变化的敏感度不同于所述第二类存储单元对于所述电气参数的变化的敏感度。
12.根据权利要求9所述的存储器存储装置，其中所述存储器控制电路单元根据所述第一软信息与所述第二软信息分类所述第一实体单元中的所述多个存储单元的操作包括：
根据所述第一软信息与所述第二软信息获得所述多个存储单元中的所述第一存储单元在多个临界电压分布中的相对电压位置；以及
根据所述第一存储单元在所述多个临界电压分布中的所述相对电压位置来分类所述第一存储单元。
13.根据权利要求9所述的存储器存储装置，其中所述存储器控制电路单元根据所述多个存储单元的所述分类结果解码从所述第一实体单元读取的所述数据的操作包括：
根据所述多个存储单元中的所述第一存储单元的分类结果，决定对应于所述第一存储单元的第一可靠度信息；以及
根据所述第一可靠度信息解码从所述第一存储单元读取的数据。
14.根据权利要求9所述的存储器存储装置，其中基于所述第一电气设定所使用的第一读取电流的电流值不同于基于所述第二电气设定所使用的第二读取电流的电流值。
15.根据权利要求9所述的存储器存储装置，其中所述多个存储单元的所述分类结果至少反映所述多个存储单元中的所述第一存储单元对于电气参数的变化的敏感度。
16.根据权利要求15所述的存储器存储装置，其中所述电气参数的变化包括读取电流的变化。
17.一种存储器控制电路单元，用于控制可复写式非易失性存储器模块，其中所述可复写式非易失性存储器模块包括多个实体单元，且所述存储器控制电路单元包括：
主机接口，用以连接至主机***；
存储器接口，用以连接至所述可复写式非易失性存储器模块；
错误检查与校正电路；以及
存储器管理电路，连接至所述主机接口、所述存储器接口及所述错误检查与校正电路，
其中所述存储器管理电路用以发送第一读取指令序列，其指示基于第一电气设定来读取所述多个实体单元中的第一实体单元以获得第一软信息，
所述存储器管理电路还用以发送第二读取指令序列，其指示基于第二电气设定来读取所述第一实体单元以获得第二软信息，其中所述第一电气设定不同于所述第二电气设定，且所述第一电气设定与所述第二电气设定会导致所述第一实体单元中的多个存储单元中的一第一存储单元的临界电压发生变化，
所述存储器管理电路还用以根据所述第一软信息与所述第二软信息分类所述第一实体单元中的所述多个存储单元，并且
所述错误检查与校正电路用以根据所述多个存储单元的分类结果解码从所述第一实体单元读取的数据。
18.根据权利要求17所述的存储器控制电路单元，其中所述第一读取指令序列指示使用对应于所述第一电气设定的多个第一读取电压电平来读取所述第一实体单元以获得所述第一软信息，并且
所述第二读取指令序列指示使用对应于所述第二电气设定的多个第二读取电压电平来读取所述第一实体单元以获得所述第二软信息。
19.根据权利要求17所述的存储器控制电路单元，其中所述存储器管理电路根据所述第一软信息与所述第二软信息分类所述第一实体单元中的所述多个存储单元的操作包括：
根据所述第一软信息与所述第二软信息将所述多个存储单元中的所述第一存储单元分类为一第一类存储单元或一第二类存储单元，
其中所述第一类存储单元对于一电气参数的变化的敏感度不同于所述第二类存储单元对于所述电气参数的变化的敏感度。
20.根据权利要求17所述的存储器控制电路单元，其中所述存储器管理电路根据所述第一软信息与所述第二软信息分类所述第一实体单元中的所述多个存储单元的操作包括：
根据所述第一软信息与所述第二软信息获得所述多个存储单元中的所述第一存储单元在多个临界电压分布中的相对电压位置；以及
根据所述第一存储单元在所述多个临界电压分布中的所述相对电压位置来分类所述第一存储单元。
21.根据权利要求17所述的存储器控制电路单元，其中所述错误检查与校正电路根据所述多个存储单元的所述分类结果解码从所述第一实体单元读取的所述数据的操作包括：
根据所述多个存储单元中的所述第一存储单元的分类结果，决定对应于所述第一存储单元的第一可靠度信息；以及
根据所述第一可靠度信息解码从所述第一存储单元读取的数据。
22.根据权利要求17所述的存储器控制电路单元，其中基于所述第一电气设定所使用的第一读取电流的电流值不同于基于所述第二电气设定所使用的第二读取电流的电流值。
23.根据权利要求17所述的存储器控制电路单元，其中所述多个存储单元的所述分类结果至少反映所述多个存储单元中的所述第一存储单元对于电气参数的变化的敏感度。
24.根据权利要求23所述的存储器控制电路单元，其中所述电气参数的变化包括读取电流的变化。
CN201910490689.3A 2019-06-06 2019-06-06 存储器控制方法、存储器存储装置及存储器控制电路单元 Active CN112053724B (zh)

Priority Applications (1)

Application Number Priority Date Filing Date Title
CN201910490689.3A CN112053724B (zh) 2019-06-06 2019-06-06 存储器控制方法、存储器存储装置及存储器控制电路单元

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
CN201910490689.3A CN112053724B (zh) 2019-06-06 2019-06-06 存储器控制方法、存储器存储装置及存储器控制电路单元

Publications (2)

Publication Number Publication Date
CN112053724A CN112053724A (zh) 2020-12-08
CN112053724B true CN112053724B (zh) 2023-07-18

Family

ID=73609768

Family Applications (1)

Application Number Title Priority Date Filing Date
CN201910490689.3A Active CN112053724B (zh) 2019-06-06 2019-06-06 存储器控制方法、存储器存储装置及存储器控制电路单元

Country Status (1)

Country Link
CN (1) CN112053724B (zh)

Citations (2)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
CN102884585A (zh) * 2010-05-12 2013-01-16 美光科技公司 在存储器装置及***中确定及使用软数据
CN103208309A (zh) * 2006-05-12 2013-07-17 苹果公司 存储设备中的失真估计和消除

Family Cites Families (6)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US8374026B2 (en) * 2009-01-30 2013-02-12 Sandisk Il Ltd. System and method of reading data using a reliability measure
TWI436370B (zh) * 2010-09-17 2014-05-01 Phison Electronics Corp 記憶體儲存裝置、其記憶體控制器與產生對數似然比之方法
US8711619B2 (en) * 2011-10-18 2014-04-29 Seagate Technology Llc Categorizing bit errors of solid-state, non-volatile memory
US8793558B2 (en) * 2012-08-27 2014-07-29 Freescale Semiconductor, Inc. Adaptive error correction for non-volatile memories
TWI508082B (zh) * 2013-09-30 2015-11-11 Phison Electronics Corp 解碼方法、記憶體儲存裝置與記憶體控制電路單元
US9620202B2 (en) * 2013-11-01 2017-04-11 Seagate Technology Llc Reduction or elimination of a latency penalty associated with adjusting read thresholds for non-volatile memory

Patent Citations (2)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
CN103208309A (zh) * 2006-05-12 2013-07-17 苹果公司 存储设备中的失真估计和消除
CN102884585A (zh) * 2010-05-12 2013-01-16 美光科技公司 在存储器装置及***中确定及使用软数据

Also Published As

Publication number Publication date
CN112053724A (zh) 2020-12-08

Similar Documents

Publication Publication Date Title
CN111078149B (zh) 存储器管理方法、存储器存储装置及存储器控制电路单元
TWI731338B (zh) 記憶體控制方法、記憶體儲存裝置及記憶體控制電路單元
CN111028877B (zh) 数据存取方法、存储器储存装置与存储器控制电路单元
CN111078146B (zh) 存储器管理方法、存储器存储装置及存储器控制电路单元
CN112860194B (zh) 存储器控制方法、存储器存储装置及存储器控制电路单元
US11614997B2 (en) Memory storage apparatus with protection of command data in a host buffer in response to a system abnormality
CN110308876B (zh) 存储器管理方法、存储器存储装置及存储器控制电路单元
CN113504880B (zh) 存储器缓冲区管理方法、存储器控制电路单元与存储装置
CN112486417B (zh) 存储器控制方法、存储器存储装置及存储器控制电路单元
CN111831210B (zh) 存储器管理方法、存储器控制电路单元及存储器存储装置
CN112053724B (zh) 存储器控制方法、存储器存储装置及存储器控制电路单元
CN110874282B (zh) 数据存取方法、存储器控制电路单元与存储器存储装置
CN113140253A (zh) 存储器管理方法、存储器存储装置及存储器控制电路单元
CN111610937A (zh) 数据写入方法、存储器存储装置及存储器控制电路单元
CN114138207B (zh) 存储器控制方法、存储器存储装置及存储器控制电路单元
CN111459704B (zh) 存储器控制方法、存储器存储装置及存储器控制电路单元
CN113724773B (zh) 存储器管理方法、存储器存储装置及存储器控制电路单元
CN112347010B (zh) 存储器控制方法、存储器存储装置及存储器控制电路单元
CN113312274B (zh) 存储器的数据整理方法、存储器存储装置及控制电路单元
US20230071724A1 (en) Memory management method, memory storage device, and memory control circuit unit
CN111435287B (zh) 存储器控制方法、存储器存储装置及存储器控制电路单元
CN112015327B (zh) 数据写入方法、存储器存储装置及存储器控制电路单元
US20240201857A1 (en) Decoding method, memory storage device and memory control circuit unit
US20230297232A1 (en) Table sorting method, memory storage device, and memory control circuit unit
CN110908591B (zh) 存储器管理方法、存储器储存装置及存储器控制电路单元

Legal Events

Date Code Title Description
PB01 Publication
PB01 Publication
SE01 Entry into force of request for substantive examination
SE01 Entry into force of request for substantive examination
GR01 Patent grant
GR01 Patent grant