CN112039606B - 一种解码电路及芯片 - Google Patents

Abstract

本发明提供了一种解码电路及芯片，其中，所述解码电路包括依次连接的充放电单元、电容器和转换单元，其中，所述充放电单元被配置为，能够对所述电容器充放电，并且对所述电容器充入任意电量所消耗的总时长与对所述电容器释放同样电量所消耗的总时长之比为预设值；所述转换单元被配置为，当所述电容器的电压超过预设电压时，输出第三电平，否则输出第四电平。如此配置，减轻了MCU的计算负担；消除了噪声对通讯信号的影响，增加了HBS协议有效通讯的距离；自适应了不同时钟周期的通讯信号。解决了现有技术中MCU计算负担较重，纠错与通讯距离之间存在矛盾以及对不同时钟周期的通讯信号适应性差的问题。

Description

一种解码电路及芯片

技术领域

本发明涉及集成电路芯片技术领域，特别涉及一种解码电路及芯片。

背景技术

在空调、安防、智能家居等领域，其主机与从机之间的通讯大多采用HBS（HomeBUS，简称HBS）通讯协议，该协议具有的优势为：支持双绞线进行通讯和供电，也就是说双绞线既用来通讯，也可以给后级设备供电；在连接设备时，双绞线不用区分极性，既无极性连接；给现场施工安装带来很大的便利性。在现有技术中，使用HBS协议进行通讯有如下三个问题：

第一，HBS 协议的编码规则是将高电平信号“1”编码为“11”，低电平信号“0”编码为“01”。HBS 协议的解码规则是将信号“01”解码为“00”，信号“11”解码为“11”，信号波形恢复至编码之前。一般方案中，是通过设置于MCU（Microcontroller Unit，简称MCU）的软件对信号进行解码，占用 MCU 宝贵的资源，对MCU 配置要求较高。

第二，以中央空调领域为例，中央空调的室内机与线控器之间的通讯距离一般是50m左右，有时会超过200m，为保证产品在实际安装过程不出问题，空调厂商在设计时，通常将通讯距离设计为500m；这对通讯接口芯片要求很高，因为双绞线在承担通讯任务的同时要承担供电任务，远距离通讯与供电会造成双绞线上的杂波干扰比较大，且双绞线上的寄生电容也会导致通讯信号失真，MCU 需要对干扰信号进行甄别，若甄别不成功，则会造成通讯误码率增高甚至通讯失败，影响通讯距离。

第三，不同的通讯方案中，通讯信号的时钟周期也不尽相同，MCU对通讯信号进行解码时，还需要对不同时钟周期的通讯信号进行自适应设计，进一步加重了MCU的计算负担。

总之，现有的HBS协议的通讯信号解码方案存在MCU计算负担较重，纠错与通讯距离之间存在矛盾以及对不同时钟周期的通讯信号适应性差的问题。

发明内容

本发明的目的在于提供一种解码电路及芯片，以解决现有的HBS协议的通讯信号解码方案存在MCU计算负担较重，纠错与通讯距离之间存在矛盾以及对不同时钟周期的通讯信号适应性差的问题。

为了解决上述技术问题，本发明提供了一种解码电路，包括依次连接的充放电单元、电容器和转换单元，其中，

所述充放电单元被配置为，当接收到第一电平时，对所述电容器充电，当接收到第二电平时，对所述电容器放电；其中，对所述电容器充入任意电量所消耗的总时长与对所述电容器释放同样电量所消耗的总时长之比为预设值；

所述转换单元被配置为，当所述电容器的电压超过预设电压时，输出第三电平，否则输出第四电平；

所述第一电平为高电平和低电平中的其中一个，所述第二电平为高电平和低电平中的另一个；所述第三电平为高电平和低电平中的其中一个，所述第四电平为高电平和低电平中的另一个。

可选的，所述预设值的取值范围为0.95~1.05。

可选的，所述充放电单元对所述电容器进行充电的第一电流为恒流；所述充放电单元对所述电容器进行放电的第二电流为恒流。

可选的，所述第一电流的有效值与所述第二电流的有效值的比值的取值范围为0.95~1.05。

可选的，所述解码电路还包括第一基准单元，所述第一基准单元包括第一电流镜并用于产生基准电流，所述充放电单元还包括第二电流镜、第三电流镜和第四电流镜，其中，

所述第一电流镜的输入端用于获取所述基准电流；所述第一电流镜的第一输出端与所述第二电流镜的输入端连接；所述第二电流镜的输出端与所述第三电流镜的输入端连接；所述第三电流镜的输出端与所述电容器连接；所述第一电流镜的第二输出端与所述第四电流镜的输入端连接；所述第四电流镜的输出端与所述第三电流镜的输出端连接；

所述第三电流镜的输出电流的有效值为所述基准电流的有效值的1.9~2.1倍；所述第四电流镜的输出电流的有效值为所述基准电流的有效值的0.95~1.05倍，且方向与所述第三电流镜的输出电流的方向相同。

可选的，所述充放电单元被配置为，当接收到所述第一电平时，驱使所述第三电流镜工作，所述第三电流镜的输出电流与所述第四电流镜的输出电流合流形成所述第一电流；当接收到所述第二电平时，驱使所述第三电流镜停止工作，所述第四电流镜的输出电流单独形成所述第二电流。

可选的，所述转换单元包括电压比较模块，所述电压比较模块的第一输入端用于获取所述电容器的电压，所述电压比较模块的第二输入端用于获取所述预设电压，所述电压比较模块被配置为，当所述电压比较模块的第一输入端获取的电压大于所述电压比较模块的第二输入端获取的电压时，输出预设信号。

可选的，所述转换单元还包括输出模块，所述输出模块的使能端与所述电压比较模块的输出端连接，所述输出模块被配置为，当所述输出模块的使能端接收到所述电压比较模块输出的预设信号时，所述转换单元通过所述输出模块输出所述第三电平，否则所述转换单元通过所述输出模块输出所述第四电平。

可选的，所述解码电路还包括第二基准单元，第二基准单元用于为所述电压比较模块和/或所述输出模块提供偏置电流。

为了解决上述技术问题，本发明提供了一种芯片，包括上述的解码电路。

与现有技术相比，本发明提供的一种解码电路及芯片中，所述解码电路包括依次连接的充放电单元、电容器和转换单元，其中，所述充放电单元被配置为，能够对所述电容器充放电，并且对所述电容器充入任意电量所消耗的总时长与对所述电容器释放同样电量所消耗的总时长之比为预设值；所述转换单元被配置为，当所述电容器的电压超过预设电压时，输出第三电平，否则输出第四电平。如此配置，根据HBS协议的编码特性，通过对所述电容器的充放电过程加以控制实现了解码功能，减轻了MCU的计算负担；利用了电容器电量不会突变的特性，消除了噪声对通讯信号的影响，增加了HBS协议有效通讯的距离；通过所述电容器充放电时长之比为预设值的特性，自适应了不同时钟周期的通讯信号。解决了现有技术中MCU计算负担较重，纠错与通讯距离之间存在矛盾以及对不同时钟周期的通讯信号适应性差的问题。

附图说明

本领域的普通技术人员将会理解，提供的附图用于更好地理解本发明，而不对本发明的范围构成任何限定。其中：

图1是本发明实施例一的解码电路的结构示意图；

图2是本发明实施例一的解码电路在一信号下的波形示意图；

图3是本发明实施例二的解码电路的电路示意图；

图4是本发明实施例二的解码电路在无干扰的通讯信号下的输出波形示意图；

图5a是一种软件解码方案在在有干扰的通讯信号下的输出波形示意图；

图5b是本发明实施例二的解码电路在有干扰的通讯信号下的输出波形示意图；

图5c是图5b中A部的局部放大示意图。

附图中：

100-充放电单元；200-电容器；300-转换单元；400-第一基准单元；500-第二基准单元；600-电压提供单元；

110-第二电流镜；120-第三电流镜；130-第四电流镜；140-晶体管；310-电压比较模块；320-输出模块；311-电压比较模块的第一输入端；312-电压比较模块的第二输入端；321-输出模块的使能端；410-第一电流镜。

具体实施方式

为使本发明的目的、优点和特征更加清楚，以下结合附图和具体实施例对本发明作进一步详细说明。需说明的是，附图均采用非常简化的形式且未按比例绘制，仅用以方便、明晰地辅助说明本发明实施例的目的。此外，附图所展示的结构往往是实际结构的一部分。特别的，各附图需要展示的侧重点不同，有时会采用不同的比例。

如在本发明中所使用的，单数形式“一”、“一个”以及“该”包括复数对象，术语“或”通常是以包括“和/或”的含义而进行使用的，术语“若干”通常是以包括“至少一个”的含义而进行使用的，术语“至少两个”通常是以包括“两个或两个以上”的含义而进行使用的，此外，术语“第一”、“第二”、“第三”仅用于描述目的，而不能理解为指示或暗示相对重要性或者隐含指明所指示的技术特征的数量。由此，限定有“第一”、“第二”、“第三”的特征可以明示或者隐含地包括一个或者至少两个该特征，“一端”与“另一端”以及“近端”与“远端”通常是指相对应的两部分，其不仅包括端点，术语“安装”、“相连”、“连接”应做广义理解，例如，可以是固定连接，也可以是可拆卸连接，或成一体；可以是机械连接，也可以是电连接；可以是直接相连，也可以通过中间媒介间接相连，可以是两个元件内部的连通或两个元件的相互作用关系。此外，如在本发明中所使用的，一元件设置于另一元件，通常仅表示两元件之间存在连接、耦合、配合或传动关系，且两元件之间可以是直接的或通过中间元件间接的连接、耦合、配合或传动，而不能理解为指示或暗示两元件之间的空间位置关系，即一元件可以在另一元件的内部、外部、上方、下方或一侧等任意方位，除非内容另外明确指出外。对于本领域的普通技术人员而言，可以根据具体情况理解上述术语在本发明中的具体含义。

本发明的核心思想在于提供一种解码电路及芯片，以解决现有的HBS协议的通讯信号解码方案存在MCU计算负担较重，纠错与通讯距离之间存在矛盾以及对不同时钟周期的通讯信号适应性差的问题。

以下参考附图进行描述。

【实施例一】

请参考图1至图2，其中，图1是本发明实施例一的解码电路的结构示意图；图2是本发明实施例一的解码电路在一信号下的波形示意图。

如图1所示，本实施例提供了一种解码电路，包括依次连接的充放电单元100、电容器200和转换单元300，其中，

所述充放电单元100被配置为，当接收到第一电平时，对所述电容器200充电，当接收到第二电平时，对所述电容器200放电；其中，对所述电容器200充入任意电量所消耗的总时长与对所述电容器200释放同样电量所消耗的总时长之比为预设值；

所述转换单元被配置为，当所述电容器200的电压超过预设电压时，输出第三电平，否则输出第四电平；

所述第一电平为高电平和低电平中的其中一个，所述第二电平为高电平和低电平中的另一个；所述第三电平为高电平和低电平中的其中一个，所述第四电平为高电平和低电平中的另一个。

需理解，所述任意电量，应理解为在工作状态下可能出现的任意电量，超过所述电容器200容值所能存储的电量，或者工作状态下不会出现的电量，可以不用遵循充电总时长和放电总时长之比为预设值的约束。对于工作状态下可能出现的任意电量，均具有充电总时长和放电总时长之比为预设值，但对于工作状态下不可能出现的电量，其充电总时长和放电总时长之比不为预设值的电路方案，应当属于本申请权利要求的保护范围。所述充电过程消耗的总时长的计算方式，应当将没有充电电流的时长排除在外，并将连续的或非连续的充电过程的时长进行求和，对所述放电过程消耗的总时长的计算过程也按照上述思路进行理解；并且，一次完整的充放电过程，所述电容器200的起始电量和终止电量应当为相同的值，例如，为0。某个充放电过程如表1所述：

表1：电容器某个充放电过程

时间区间	充/放电	电容器电量
			T1	非充放电过程	=0
T2	充电	>0
			T3	放电	>0
T4	非充放电过程	>0
			T5	放电	>0
T6	充电	>0
			T7	放电	>0
T8	放电	=0

如表1所述的充电过程的总时长=T2+T6，所述的放电过程=T3+T5+T7+T8。

通过上述配置，可以得到如下有益效果：

第一，将解码过程独立出来，用专用的解码电路实现，既减轻了MCU的计算负担，也减少了相应的软件编程负担；

第二，利用了电容器200电量不会突变的特性，消除了噪声对通讯信号的影响，若在通讯过程中出现了毛刺信号时，并不会影响所述解码电路输出信号的波形（可能会影响所述输出信号的脉宽，但是所述输出信号的脉宽变化会被后续的模数转换模块忽略），由于消除了噪声对通讯信号的影响，因而又增加了HBS协议有效通讯的距离；

第三，通过所述电容器200充放电时长之比为预设值的特性，自适应了不同时钟周期的通讯信号，例如，某个通讯信号的电平脉宽为△T，将该通讯信号的低电平作为触发所述电容器200充电的依据，当所述预设值为1时，所述电容器200电压大于预设电压的时长为充电总时长的2倍，解码电路总是能够将两个一组的数字信号解码为一个数字信号（当然也需要与其他逻辑相配合）。也就是说，当输入信号的频率发生变化时，其单个信号的脉宽发生了变化，而所述解码电路输出的脉宽，始终是输入信号脉宽的两倍，对于不同频率的输入信号，都具有自动调整输出脉宽的效果，能够自适应不同时钟周期的通讯信号。

需理解，所述预设值的取值，可以根据实际工况进行调整。例如，所述预设值为1/2时，所述电容器200电压大于预设电压的时长为充电总时长的3倍，解码电路总是能够将三个一组的数字信号解码为一个数字信号（当然也需要与其他逻辑相配合），可以对一种将三个bit组合为一个数据的通讯信号进行解码。又例如某种特殊的密码协议，其中以8个bit作为一组数据，若所述数据的第一个bit为低电平时，表示后续的7个bit为以第一加密算法加密的信息，而若所述数据的第一个bit为高电平时，表示后续的7个bit为以第二加密算法加密的信息，将所述解码电路的预设值设置为1/7，并配合其他电路，就可以对所述数据流进行初步的分流，能够简化解密流程。

较优地，所述预设值的取值范围为0.95~1.05。更优地，所述预设值为1。请参考图2进行理解。图2是所述第一电平为低电平，所述第三电平为低电平时，本实施例在一信号下的波形示意图。图2中的输入信号可以大致看作三个不等宽的低电平信号先后输入所述解码电路，此时考察所述电容器200的电压，其波形为与上述三个低电平相对应的等腰三角形，且等腰三角形的底边为对应信号的脉宽的两倍。图2中三个低电平的信号相距较远，与其对应的所述电容器200的电压的波形各自独立，当任意两个低电平的信号相距较近时，与之对应的两个等腰三角形会发生重叠，且后一个等腰三角形的高会变长，底边也会变长，这是第一个低电平信号带来的充电电量尚未完全释放引起的。

为了实现上述的对充放电时长的精确匹配，有较多实现方案，例如用恒压源对所述电容器200进行充放电，并通过需要的效果去反推电路的其他细节和各元件的参数。但是，在一个较优的实施例中，所述充放电单元对所述电容器200进行充电的第一电流为恒流；所述充放电单元对所述电容器200进行放电的第二电流为恒流。如此配置，只需要调整所述第一电流和所述第二电流的有效值，就能够较为精确地实现上述效果，有利于简化电路的设计逻辑。进一步地，所述第一电流的有效值与所述第二电流的有效值的比值的取值范围为0.95~1.05。

在一实施例中，所述解码电路还包括第一基准单元400，所述第一基准单元400包括第一电流镜并用于产生基准电流，所述充放电单元100基于所述基准电流构造充放电电流。其具体构造方式可参考实施例二的内容进行理解。

较优地，所述转换单元300包括电压比较模块310，所述电压比较模块310的第一输入端311用于获取所述电容器200的电压，所述电压比较模块310的第二输入端312用于获取所述预设电压，所述电压比较模块310被配置为，当所述电压比较模块310的第一输入端311获取的电压大于所述电压比较模块310的第二输入端312获取的电压时，输出预设信号。需理解，所述预设信号为高电平、低电平、上升沿、下降沿中的其中一个。如此配置，将所述电容器200的存储电量的信息转化为了方便后续电路读取和传递的信息，完善了整个所述解码电路的功能。较优地，所述预设电压可以是一个比0稍大的值，其值可以通过测量一个所述第一电平的最宽的毛刺信号能够达到的所述电容器200的电压值结合实际电路中的线路压降进行配置。

进一步地，所述电压模块310的第一输入端311和所述电压比较模块310的第二输入端312中的至少一个为高阻抗输入端，如此配置，可以提高所述解码电路的响应精度。

在一实施例中，所述转换单元300还包括输出模块320，所述输出模块320的使能端321与所述电压比较模块310的输出端连接，所述输出模块320被配置为，当所述输出模块320的使能端321接收到所述电压比较模块310输出的预设信号时，所述转换单元300通过所述输出模块320输出所述第三电平，否则所述转换单元300通过所述输出模块320输出所述第四电平。如此配置，将所述电压比较模块310与外部电路进行了隔离，防止外部电路对所述电压比较模块310产生影响进而影响所述解码电路的精度。

较优地，所述解码电路还包括第二基准单元500，第二基准单元500用于为所述电压比较模块310和/或所述输出模块320提供偏置电流。如此配置，进一步增加所述电压比较模块310和/或所述输出模块320的稳定性，进而提高所述解码电路的正确性。需理解，所述第一基准单元400和所述第二基准单元500可以各自独立地配置，也可以配置为同一个单元，上述两种配置方案，前者可以增加电路元器件布置的灵活性，后者可以节约元器件，在不同的工况下，各有优点，都应当视为本申请权利要求的保护范围。

请参考图2中虚线左侧的波形，在一示范性的实施例中，所述解码电路如此工作：首先，接收脉宽为△T的所述第一电平（即图2中的输入信号），所述电容器200开始充电，其电量逐渐增加至一个顶峰（由于电量与电压呈正比例关系，因此可参考图2中电压比较模块的第一输入端的波形）；然后，输入信号变为所述第二电平，所述电容器200开始放电，并持续△T（请参考图2中电压比较模块的第一输入端的波形）。在上述2△T的时间区间中，所述电容器200的电压值（所述电容器200的电压即图2中电压比较模块的第一输入端的的电压）可以近似地认为始终大于预设电压（预设电压即图2中电压比较模块的第二输入端的的电压），根据前文中描述的所述输出模块320的工作逻辑，所述输出模块320始终输出第三电平；在其余时间，由于所述电容器200的电压值（所述电容器200的电压即图2中电压比较模块的第一输入端的的电压）没有超过预设电压（预设电压即图2中电压比较模块的第二输入端的的电压），因此所述输出模块320始终输出第四电平。当所述第一电平为低电平，所述第二电平为高电平，所述第三电平为低电平，所述第四电平为高电平时，若输入为△T脉宽的“01”信号（该信号的总持续时长为2△T，每一bit的时长为△T），则输出为2△T脉宽的“0”信号，若输入为△T脉宽的“11”信号，则输出为2△T脉宽的“1”信号。需理解，图2只是展示了一种可能的波形，如果所述第一电平、所述第二电平、所述第三电平以及所述第四电平发生了变化，波形也会相应的发生变化，但是设计原理是一致的。

本实施例提供了一种芯片，包括上述的解码电路。因为所述的解码电路具有上述的有益效果，因此所述芯片也具有同样的有益效果。所述芯片使用晶体管的集成电路制造工艺或金属-氧化物半导体场效应管的集成电路制造工艺加工而成。所述芯片的其他元件的设置以及加工过程，本领域的技术人员可以根据现有技术进行理解和配置，在本说明书中不作详细说明。

【实施例二】

请参考图3至图5c，其中图3是本发明实施例二的解码电路的电路示意图；图4是本发明实施例二的解码电路在无干扰的通讯信号下的输出波形示意图；图5a是一种软件解码方案在在有干扰的通讯信号下的输出波形示意图；图5b是本发明实施例二的解码电路在有干扰的通讯信号下的输出波形示意图；图5c是图5b中A部的局部放大示意图。

如图所示，本实施例提供了一种解码电路，所述解码电路包括充放电单元100、电容器200、转换单元300、第一基准单元400和第二基准单元500，所述第二基准单元500与所述第一基准单元400配置为同一个单元。

所述第一基准单元400包括第一电流镜410并用于产生基准电流I1，所述充放电单元100还包括第二电流镜110、第三电流镜120和第四电流镜130，其中，

所述第一电流镜410的输入端用于获取所述基准电流I1；所述第一电流镜410的第一输出端（即图3中三极管Q8的集电极）与所述第二电流镜110的输入端连接；所述第二电流镜110的输出端与所述第三电流镜120的输入端连接；所述第三电流镜120的输出端与所述电容器200连接；所述第一电流镜410的第二输出端（即图3中三极管Q3的集电极）与所述第四电流镜130的输入端连接；所述第四电流镜130的输出端与所述第三电流镜120的输出端连接，即所述第三电流镜120、第四电流镜130及所述电容器200在同一处进行连接。

所述第三电流镜120的输出电流I3的有效值为所述基准电流I1的有效值的1.9~2.1倍；所述第四电流镜130的输出电流I2的有效值为所述基准电流I1的有效值的0.95~1.05倍，且方向与所述第三电流镜的输出电流I3的方向相同。更优地，所述第三电流镜120的输出电流I3的有效值为所述基准电流I1的有效值的2倍；所述第四电流镜130的输出电流I2的有效值为所述基准电流I1的有效值的1倍，且方向与所述第三电流镜的输出电流I3的方向相同。上述配置可通过调节所述第一电流镜410、第二电流镜110、第三电流镜120和第四电流镜130的元件参数实现，元件参数的具体设计过程为本领域的公知常识，在此处不做详细说明。需理解，配置所述第一电流镜410、第二电流镜110、第三电流镜120和第四电流镜130的目的是为了产生符合设计目的的充放电电流，本领域技术人员可根据公知常识和本发明的设计思路，配置其他形式的具体电路，以达到所述充电电流和放电电流的有效值相等的目的，也能获得同样的有益效果，应当视为本申请权利要求的保护范围。需理解，上述电路设置的目的是为了达到的充放电时长之比为0.95~1.05的效果，而I3的有效值为I1的1.9~2.1倍，I2的有效值为I1的0.95~1.05倍只是实现上述效果的一种方式，例如以下方案也能达到类似的效果，所述第三电流镜120的输出电流I3的有效值为所述基准电流I1的有效值的3.9~4.1倍；所述第四电流镜130的输出电流I2的有效值为所述基准电流I1的有效值的1.95~2.05倍，且方向与所述第三电流镜的输出电流I3的方向相同。因此，通过改变相关元件的参数，从而改变I3的有效值和I2的有效值，最终达到所述电容器200的充放电时长之比为0.95~1.05的效果的方案，都应当视为本申请权利要求的保护范围。

进一步地，第二电流镜110、第三电流镜120和第四电流镜130的输入端与集电极之间通过晶体管连接，请参考图3，具体如下：

所述第二电流镜110输入端的三极管Q9的基极与一NPN型的三极管Q10的发射极连接，所述三极管Q9的集电极与所述三极管Q10的基极连接，以及所述三极管Q10的集电极连接电源；

所述第三电流镜120输入端的三极管Q12的基极与一PNP型的三极管Q13的发射极连接，所述三极管Q12的集电极与所述三极管Q13的基极连接，以及所述三极管Q13的集电极接地；

所述第四电流镜130输入端的三极管Q4的基极与一NPN型的三极管Q5的发射极连接，所述三极管Q4的集电极与所述三极管Q5的基极连接，以及所述三极管Q5的集电极连接电源。

如此配置，可以提高上述电流镜的精度，并提高所述解码电路的正确性。

对上述配置能够达到的效果分析如下：当所述第三电流镜120工作时，所述第三电流镜120的输出电流I3与所述第四电流镜的输出电流I2合流形成充电电流，以I3为正向，可知所述充电电流为I1；当所述第三电流镜120停止工作时，所述第四电流镜130的输出电流I2单独形成所述放电电流，以I3为正向，可知所述放电电流为-I1，因此，所述充电电流和所述放电电流正好有效值相等，方向相反。同时，在电流镜的作用下，所述充电电流和所述放电电流同时又为恒流，因此，对所述电容器200充入任意电量所消耗的总时长与对所述电容器200释放同样电量所消耗的总时长之比为1。

进一步地，所述充放电单元100被配置为，当接收到低电平时，驱使所述第三电流镜120工作；当接收到高电平时，驱使所述第三电流镜120停止工作。如此配置，能够根据输入信号改变所述电容器200的充放电状态，完善了本实施例的功能。需理解，请参考图3，本实施通过将一晶体管140的集电极与所述第二电流镜110的输入端连接，并将所述晶体管140的基极作为所述解码电路的输入端，从而实现上述效果。在其他的实施例中，也可以通过其他方式控制所述第三电流镜120的工作状态，例如，将所述晶体管140的发射极与所述第三电流镜120的输入端相连，或者使用其他的具有开关功能的电路模块。以上替代方案应当理解为本申请权利要求的保护范围。

基于上述描述，本实施例提供的解码电路具有于实施例一所提供的解码电路相同的有益效果，所述有益效果的具体内容，请参见【实施例一】的相关说明。

请参考图3，所述转换单元300包括电压比较模块310，所述电压比较模块310的第一输入端311与所述电容器200连接，并用于获取所述电容器200的电压，所述电压比较模块310的第二输入端312用于获取所述预设电压。所述预设电压，可由一外部的电压提供单元600提供，并被配置为略大于0。所述电压比较模块310的具体配置细节请参考图3，在如图3所示的配置下，所述电压比较模块310的工作逻辑为，当所述电压比较模块310的第一输入端311获取的电压大于所述电压比较模块310的第二输入端312获取的电压时，输出高电平，否则输出低电平。另一方面，所述转换单元300还包括输出模块320，所述输出模块320的使能端321与所述电压比较模块310的输出端连接，当所述输出模块320的配置细节如图3所示时，所述输出模块320的工作逻辑为，当所述输出模块320的使能端321接收到所述电压比较模块310输出的高电平时，所述转换单元300通过所述输出模块320输出低电平，否则所述转换单元300通过所述输出模块320输出高电平。另外，所述第一电流镜410的第三输出端（即图3中三极管Q19的集电极）用于为所述电压比较模块310提供偏置电流，所述第一电流镜410的第四输出端（即图3中三极管Q24的集电极）用于为所述输出模块320提供偏置电流。其具体配置细节请参考图3。

通过上述配置，图3所示的解码电路在一信号下的波形图如图4所示。请参考图4中虚线所包围的区域，当所述解码电路的输入为△T脉宽的“01”信号时（该信号的总持续时长为2△T，每一bit的时长为△T），输出为2△T脉宽的“0”信号，当输入为△T脉宽的“11”信号时（该信号的总持续时长为2△T，每一bit的时长为△T），输出为2△T脉宽的“1”信号。更为详细的分析过程，请参考【实施例一】的相关部分进行理解。需理解，图4中的△T和图2中的△T均为泛指，表示“某一固定时长”，两者并非一定相等。

在现有技术中，请参考图5a，若传递过程中，信号产生了毛刺，则毛刺也会出现在解码后的信号中，轻则影响后续电路的工作，重则可能使后续电路陷入逻辑死循环，无法工作。但是同样的带毛刺的信号对本实施例提供的解码电路影响不大。请参考图5b和图5c，设带有毛刺的低电平信号产生于t1时刻，结束于t4时刻，并且不妨设t4-t1=△T1，并设毛刺信号产生于t2时刻，结束于t3时刻，并且不妨设t3-t2=△T2。基于上述的解码电路，对该低电平信号产生的影响分析如下：在t1~t2时刻，所述电容器200充电，所述电容器200的剩余放电时间为（t2-t1），所述电容器200的电压大于所述预设电压，所述解码电路输出信号“0”；在t2~t3时刻，所述电容器200放电，所述电容器200的剩余放电时间为（t2-t1）-（t3-t2），所述电容器200的电压大于所述预设电压，所述解码电路输出信号“0”；在t3~t4时刻，所述电容器200充电，所述电容器200的剩余放电时间为（t2-t1）-（t3-t2）+（t4-t3），所述电容器200的电压大于所述预设电压，所述解码电路输出信号“0”；在t4~（t4+△T3）时刻，所述电容器200放电，所述电容器200的剩余放电时间为0，所述电容器200的电压大于所述预设电压，所述解码电路输出信号“0”，△T3=（t2-t1）-（t3-t2）+（t4-t3）；接下来的时间，所述解码电路输出信号“1”，并进入新的解码周期。通过上述分析，所述解码电路输出信号“0”的总时长为t4-t1+△T3=2（t4-t1）-2（t3-t2）=2(△T1-△T2)，而原本对于输出信号“0”的总时长的期望时间为2△T1，两者相差2△T2。又因为，毛刺信号的脉宽非常窄，2△T2的误差，会在后续的模数转换电路/芯片中被忽略，因此所述解码电路输出的信号，其波形未受到毛刺信号的影响，其脉宽虽然受到了影响，但是不会影响到后续的电路，所以达到了纠错的效果。

本实施例中，关于所述解码电路的其他未描述的元件或模块的设置细节，请参考图3理解。

综上，【实施例一】和【实施例二】提供的解码电路以及芯片中，包括依次连接的充放电单元100、电容器200和转换单元300，其中，所述充放电单元100被配置为，当接收到第一电平时，对所述电容器200充电，当接收到第二电平时，对所述电容器200放电；其中，对所述电容器200充入任意电量所消耗的总时长与对所述电容器200释放同样电量所消耗的总时长之比为预设值；所述转换单元被配置为，当所述电容器200的电压超过预设电压时，输出第三电平，否则输出第四电平；所述第一电平为高电平和低电平中的其中一个，所述第二电平为高电平和低电平中的另一个；所述第三电平为高电平和低电平中的其中一个，所述第四电平为高电平和低电平中的另一个。如此配置，根据HBS协议的编码特性，通过对所述电容器的充放电过程加以控制实现了解码功能，减轻了MCU的计算负担；利用了电容器电量不会突变的特性，消除了噪声对通讯信号的影响，增加了HBS协议有效通讯的距离；通过所述电容器充放电时长之比为预设值的特性，自适应了不同时钟周期的通讯信号。解决了现有技术中MCU计算负担较重，纠错与通讯距离之间存在矛盾以及对不同时钟周期的通讯信号适应性差的问题。

上述描述仅是对本发明较佳实施例的描述，并非对本发明范围的任何限定，本发明领域的普通技术人员根据上述揭示内容做的任何变更、修饰，均属于权利要求书的保护范围。

Claims (8)

1.一种解码电路，其特征在于，所述解码电路用于按照HBS协议解码规则对HBS协议的通讯信号进行解码，所述HBS协议解码规则是将信号“01”解码为“00”以及将信号“11”解码为“11”，所述解码电路包括依次连接的充放电单元、电容器和转换单元，其中，

所述充放电单元被配置为，当接收到第一电平时，对所述电容器充电，当接收到第二电平时，对所述电容器放电；其中，对所述电容器充入任意电量所消耗的总时长与对所述电容器释放同样电量所消耗的总时长之比为预设值；

所述转换单元被配置为，当所述电容器的电压超过预设电压时，输出第三电平，否则输出第四电平，所述预设电压等于所述第一电平的毛刺信号能够达到的所述电容器的电压值；

所述第一电平为低电平，所述第二电平为高电平；所述第三电平为低电平，所述第四电平为高电平；

所述电容器还用于消除噪声对通讯信号的影响，以及自适应不同时钟周期的通讯信号；

所述预设值的取值范围为0.95~1.05；

所述充放电单元对所述电容器进行充电的第一电流为恒流；所述充放电单元对所述电容器进行放电的第二电流为恒流。

2.根据权利要求1所述的解码电路，其特征在于，所述第一电流的有效值与所述第二电流的有效值的比值的取值范围为0.95~1.05。

3.根据权利要求2所述的解码电路，其特征在于，所述解码电路还包括第一基准单元，所述第一基准单元包括第一电流镜并用于产生基准电流，所述充放电单元还包括第二电流镜、第三电流镜和第四电流镜，其中，

所述第一电流镜的输入端用于获取所述基准电流；所述第一电流镜的第一输出端与所述第二电流镜的输入端连接；所述第二电流镜的输出端与所述第三电流镜的输入端连接；所述第三电流镜的输出端与所述电容器连接；所述第一电流镜的第二输出端与所述第四电流镜的输入端连接；所述第四电流镜的输出端与所述第三电流镜的输出端连接；

所述第三电流镜的输出电流的有效值为所述基准电流的有效值的1.9~2.1倍；所述第四电流镜的输出电流的有效值为所述基准电流的有效值的0.95~1.05倍，且方向与所述第三电流镜的输出电流的方向相同。

4.根据权利要求3所述的解码电路，其特征在于，所述充放电单元被配置为，当接收到所述第一电平时，驱使所述第三电流镜工作，所述第三电流镜的输出电流与所述第四电流镜的输出电流合流形成所述第一电流；当接收到所述第二电平时，驱使所述第三电流镜停止工作，所述第四电流镜的输出电流单独形成所述第二电流。

5.根据权利要求1所述的解码电路，其特征在于，所述转换单元包括电压比较模块，所述电压比较模块的第一输入端用于获取所述电容器的电压，所述电压比较模块的第二输入端用于获取所述预设电压，所述电压比较模块被配置为，当所述电压比较模块的第一输入端获取的电压大于所述电压比较模块的第二输入端获取的电压时，输出预设信号。

6.根据权利要求5所述的解码电路，其特征在于，所述转换单元还包括输出模块，所述输出模块的使能端与所述电压比较模块的输出端连接，所述输出模块被配置为，当所述输出模块的使能端接收到所述电压比较模块输出的预设信号时，所述转换单元通过所述输出模块输出所述第三电平，否则所述转换单元通过所述输出模块输出所述第四电平。

7.根据权利要求6所述的解码电路，其特征在于，所述解码电路还包括第二基准单元，第二基准单元用于为所述电压比较模块和/或所述输出模块提供偏置电流。

8.一种芯片，其特征在于，包括如权利要求1~7中任一项所述的解码电路。

Images