CN112036117B - 一种适用于多种位宽并行输入数据的crc校验控制*** - Google Patents

Abstract

本发明公开了一种适用于多种位宽并行输入数据的CRC校验控制***，AHB接口单元实现对AHB访问协议的解析；CRC计算单元对数据源进行CRC计算后，将CRC值进行输出；CRC预置值单元用于和CRC计算的结果进行比较；比较单元实现对校验值和预置值进行比对；计数单元实现对校验过程进行超时计数和对数据源进行计数，生成中断产生单元所需的条件；中断产生单元实现控制***对外中断的产生。通过采用基于校验数据源选择最佳计算多项式的机制、数据并行校验机制以及中断控制处理机制等，实现对不同数据源采用不同多项式的快速并行校验，同时又能通过中断处理机制，提升控制***工作的可靠性，解决了嵌入***、SoC***内数据可靠性问题。

Description

一种适用于多种位宽并行输入数据的CRC校验控制***

技术领域

本发明属于嵌入式***、集成电路设计技术领域，具体涉及一种适用于多种位宽并行输入数据的CRC校验控制***。

背景技术

高安全高可靠SoC对可靠性要求极高，也就意味着对存储***中数据的可靠性提出了很高的要求。通常来讲，存储***通过SRAM、FLASH等常用存储器件实现，该类器件在对数据存储过程中，受到内部***传输或外接不确定因素的影响，时常会出现存储的数据与原始数据不一致等问题。为解决上述问题，设计中通常会引入循环冗余校验(CyclicRedundancy Check，CRC)机制，对存储***中的数据进行校验，来确保数据的可靠性。因此，设计一种CRC校验控制***就显得尤为重要，以高通用的控制***为甚。

目前，主流的CRC校验控制结构均采用单一的计算多项式式，没有充分考虑数据的特性(譬如位宽、数据量)以及控制器工作的可靠性，从而导致此类控制结构的通用性差、校验性能不高、工作可靠性差。因此，迫切地需要一种以最短的时间开销实现对数据源的校验，同时可选择多种计算多项式式以提升通用性的校验控制***，此外还需要考虑校验***稳定可靠工作，具备健全的可靠保障机制。目前，现有的转换结构均未能考虑此类问题，在不同层面上都反映出相应技术的缺失，经检索相关文献，也没有能很好解决该问题的方法。

发明内容

本发明所要解决的技术问题在于针对上述现有技术中的不足，提供一种适用于多种位宽并行输入数据的CRC校验控制***，针对SoC存储***内大批量数据对可靠性要求高的特点，通过采用基于校验数据源选择最佳计算多项式的机制、数据并行校验机制以及中断控制处理机制等，可实现对不同数据源采用不同多项式的快速并行校验，同时又能通过中断处理机制，提升控制***工作的可靠性，解决了嵌入***、SoC***内数据可靠性问题。

本发明采用以下技术方案：

一种适用于多种位宽并行输入数据的CRC校验控制***，包括AHB接口单元，

AHB接口单元的一端与AHB总线连接，另一端分别与CRC计算单元和CRC预置值单元的输入端连接，CRC计算单元和CRC预置值单元的输出端经比较单元与中断产生单元连接，中断产生单元连接计数单元，被校验的数据源经AHB接口单元进行解析后，将数据输入到CRC计算单元，经CRC计算多项式实现计算，得到CRC值，通过比较单元对计算值和CRC预置值单元的预置值比较得到结果，通过中断产生单元进行结果输出，最终实现数据的CRC校验控制。

具体的，CRC计算多项式包括8、16、32和64位位宽的计算多项式。

进一步的，8、16、32和64位位宽的计算多项式具体为：

f_crc8(x)＝x⁸+x²+x+1

f_crc16(x)＝x¹⁶+x¹⁵+x²+x+1

f_crc32(x)＝x³²+x²⁶+x²³+x²²+x¹⁶+x¹²+x¹¹+x¹⁰+x⁸+x⁷+x⁵+x⁴+x²+x+1

f_crc64(x)＝x⁶⁴+x⁴+x³+x+1

具体的，AHB接口单元，实现对AHB访问协议的解析，用于处理AHB接口信号；

CRC计算单元，由多项式选择结构选择出最佳计算多项式，对数据源进行CRC计算后，将CRC值进行输出；

CRC预置值单元，由AHB接口预先写入原始数据源的正确校验结果，用于和CRC计算的结果进行比较；

比较单元，实现对校验值和预置值进行比对，输出比对结果；

计数单元，实现对校验过程进行超时计数和对数据源进行计数，生成中断产生单元所需的条件；

中断产生单元，对中断条件进行判别，实现控制***对外中断的产生。

与现有技术相比，本发明至少具有以下有益效果：

本发明一种适用于多种位宽并行输入数据的CRC校验控制***，可实现不同位宽数据的快速并行校验，采用基于校验数据源选择最佳计算多项式式的机制，提升校验***的通用性。根据数据源的位宽特性，可灵活选择对应的计算多项式式，使得该校验***可用于多种数据源的校验，采用数据并行校验机制，有效提升了校验效率。可快速实现大批量数据的校验，大幅较少时间开销；采用中断控制处理机制，保证了控制***工作的安全可靠。中断处理机制能及时对校验***内的异常情况进行处理、上报，有效避免了控制***的“死机”情况出现，大大提升控制***的工作可靠性。

进一步的，采用的CRC计算多项式包括8、16、32和64位数据位宽计算多项式,根据数据源的位宽特性，可灵活选择对应的计算多项式，使得该校验***可用于多种数据源的校验，提升了校验***的通用性。

进一步的，8、16、32和64位数据位宽的计算多项式，具体给出了计算多项式的数学算法，实现不同位宽数据的快速并行校验。

进一步的，AHB接口单元，实现对AHB访问协议的解析，用于处理AHB接口信号；CRC计算单元，由多项式选择结构选择出最佳计算多项式，对数据源进行CRC计算后，将CRC值进行输出；CRC预置值单元，由AHB接口预先写入原始数据源的正确校验结果，用于和CRC计算的结果进行比较；比较单元，实现对校验值和预置值进行比对，输出比对结果；计数单元，实现对校验过程进行超时计数和对数据源进行计数，生成中断产生单元所需的条件；中断产生单元，对中断条件进行判别，实现控制***对外中断的产生。各单元的有机互连，协调工作，实现了对不同数据源采用不同多项式的快速并行校验，同时又能通过中断处理机制，提升控制***工作的可靠性。

综上所述，本发明结构灵活精简，工作效率高，可适用于多种不同位宽数据的校验，易于移植扩展，通用性强，可靠性高。

下面通过附图和实施例，对本发明的技术方案做进一步的详细描述。

附图说明

图1为本发明的CRC校验控制***；

图2为CRC计算多项式移位寄存器实现结构。

其中：100.AHB接口单元；200.CRC计算单元；300.CRC预置值单元；400.比较单元；500.计数单元；600.中断产生单元。

具体实施方式

本发明提供了一种适用于多种位宽并行输入数据的CRC校验控制***，采用基于校验数据源选择最佳计算多项式式的机制、数据并行校验机制以及中断控制处理机制，实现了对不同数据源采用不同多项式的快速并行校验，提升了嵌入***、SoC***内数据可靠性。

请参阅图1，本发明一种适用于多种位宽并行输入数据的CRC校验控制***，可实现对SoC存储***内数据的校验；包括AHB接口单元100、CRC计算单元200、CRC预置值单元300、比较单元400、计数单元500和中断产生单元600。

AHB接口单元100的一端与AHB总线连接，另一端分别与CRC计算单元200和CRC预置值单元300的输入端连接，CRC计算单元200和CRC预置值单元300的输出端经比较单元400与中断产生单元600连接，中断产生单元600连接计数单元500，被校验的数据源经AHB接口单元100进行解析后，将数据输入到CRC计算单元200，经最佳计算多项式实现计算，得到CRC值，通过比较单元400对计算值和CRC预置值单元300的预置值进行比较，产生比较结果，通过中断产生单元600进行结果输出，最终实现数据的CRC校验控制。

AHB接口单元100，实现对AHB访问协议的解析，用于处理AHB接口信号；

CRC计算单元200，由多项式选择结构选择出最佳计算多项式，对数据源进行CRC计算后，将CRC值进行输出；

CRC预置值单元300，由AHB接口预先写入原始数据源的正确校验结果，用于和CRC计算的结果作比较；

比较单元400，实现对校验值和预置值进行比对，输出比对结果；

计数单元500，实现对校验过程进行超时计数和对数据源进行计数，生成中断产生单元所需的条件；

中断产生单元600，对中断条件进行判别，实现控制***对外中断的产生，保证了控制***工作的可靠性。

8、16、32、64位对应的CRC计算多项式，实现了四种不同位宽的计算多项式，根据被校验数据的特性，选择对应的最佳计算多项式进行CRC校验，产生CRC值，具体为：

f_crc8(x)＝x⁸+x²+x+1

f_crc16(x)＝x¹⁶+x¹⁵+x²+x+1

f_crc32(x)＝x³²+x²⁶+x²³+x²²+x¹⁶+x¹²+x¹¹+x¹⁰+x⁸+x⁷+x⁵+x⁴+x²+x+1

f_crc64(x)＝x⁶⁴+x⁴+x³+x+1

请参阅图2，CRC计算多项式通过移位寄存器实现结构，通过多级移位寄存器结构，分别实现了四种不同位宽的计算多项式，达到了硬件快速实现CRC计算的目的。

CRC8移位寄存器结构，通过8个寄存器和3个异或门实现互连。CRC8移位寄存器结构中，与CRC8计算多项式对应，第7位、第1位、第0位进行异或运算。

CRC16移位寄存器结构，通过16个寄存器和4个异或门实现互连。CRC16移位寄存器结构中，与CRC16计算多项式对应，第15位、第14位、第1位、第0位进行异或运算。

CRC32移位寄存器结构，通过32个寄存器和14个异或门实现互连。CRC32移位寄存器结构中，与CRC32计算多项式对应，第31位、第25位、第22位、第21位、第15位、第11位、第10位、第9位、第7位、第6位、第4位、第3位、第1位进、第0位行异或运算。

CRC64移位寄存器结构，通过64个寄存器和4个异或门实现互连。CRC64移位寄存器结构中，与CRC64计算多项式对应，第63位、第3位、第2位、第0位进行异或运算。

为使本发明实施例的目的、技术方案和优点更加清楚，下面将结合本发明实施例中的附图，对本发明实施例中的技术方案进行清楚、完整地描述，显然，所描述的实施例是本发明一部分实施例，而不是全部的实施例。通常在此处附图中的描述和所示的本发明实施例的组件可以通过各种不同的配置来布置和设计。因此，以下对在附图中提供的本发明的实施例的详细描述并非旨在限制要求保护的本发明的范围，而是仅仅表示本发明的选定实施例。基于本发明中的实施例，本领域普通技术人员在没有作出创造性劳动前提下所获得的所有其他实施例，都属于本发明保护的范围。

本发明通过AHB接口单元100实现了对AHB访问协议的解析；CRC计算单元200实现CRC计算多项式的选择，并对原始数据进行CRC校验，产生CRC校验值；CRC预置值单元300存储了需要比较的正确校验结果；比较单元400实现对校验值和预置值进行比对，输出比对结果；计数单元500实现对校验过程进行超时计数和对数据源进行计数，生成中断产生单元所需的条件；中断产生单元600实现控制***中断的产生。

本发明已成功应用于一款基于ARM Cortex-R4处理器核的高性能SoC芯片中。实现了对SoC芯片内FLASH、SRAM等存储空间数据的校验计算，可根据存储空间数据的特征，选择最佳的特征多项式进行CRC校验，整个计算效率高，保证了片内数据的可靠性和安全性。

按照图1中的CRC校验控制结构，采用图2中计算多项式移位寄存器实现结构，可得到本发明所述的适用于多种位宽并行输入数据的CRC校验控制***。

综上所述，本发明一种适用于多种位宽并行输入数据的CRC校验控制***，既能以最短的时间开销实现对数据源的校验，同时又可选择多种计算多项式式以提升通用性，此外还具备健全的可靠性保障机制和稳定可靠的工作机制。***结构精简，易于实现，可移植到对数据校验有需求的集成电路***中。

以上内容仅为说明本发明的技术思想，不能以此限定本发明的保护范围，凡是按照本发明提出的技术思想，在技术方案基础上所做的任何改动，均落入本发明权利要求书的保护范围之内。

Claims (3)

1.一种适用于多种位宽并行输入数据的CRC校验控制***，其特征在于，包括AHB接口单元（100），

AHB接口单元（100）的一端与AHB总线连接，另一端分别与CRC计算单元（200）和CRC预置值单元（300）的输入端连接，CRC计算单元（200）和CRC预置值单元（300）的输出端经比较单元（400）与中断产生单元（600）连接，中断产生单元（600）连接计数单元（500），被校验的数据源经AHB接口单元（100）进行解析后，将数据输入到CRC计算单元（200），经CRC计算多项式实现计算，得到CRC值，通过比较单元（400）对计算值和CRC预置值单元（300）的预置值比较得到结果，通过中断产生单元（600）进行结果输出，最终实现数据的CRC校验控制；

AHB接口单元（100），实现对AHB访问协议的解析，用于处理AHB接口信号；

CRC计算单元（200），由多项式选择结构选择出最佳计算多项式，对数据源进行CRC计算后，将CRC值进行输出；

CRC预置值单元（300），由AHB接口预先写入原始数据源的正确校验结果，用于和CRC计算的结果进行比较；

比较单元（400），实现对校验值和预置值进行比对，输出比对结果；

计数单元（500），实现对校验过程进行超时计数和对数据源进行计数，生成中断产生单元所需的条件；

中断产生单元（600），对中断条件进行判别，实现控制***对外中断的产生。

2.根据权利要求1所述的适用于多种位宽并行输入数据的CRC校验控制***，其特征在于，CRC计算多项式包括8、16、32和64位位宽的计算多项式。

3.根据权利要求2所述的适用于多种位宽并行输入数据的CRC校验控制***，其特征在于，8、16、32和64位位宽的计算多项式具体为：

。

Images