CN112018091A - 半导体封装结构及其制备方法 - Google Patents

半导体封装结构及其制备方法 Download PDF

Info

Publication number
CN112018091A
CN112018091A CN201910464300.8A CN201910464300A CN112018091A CN 112018091 A CN112018091 A CN 112018091A CN 201910464300 A CN201910464300 A CN 201910464300A CN 112018091 A CN112018091 A CN 112018091A
Authority
CN
China
Prior art keywords
layer
antenna
glass substrate
lens
antenna layer
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Pending
Application number
CN201910464300.8A
Other languages
English (en)
Inventor
陈彦亨
林正忠
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
SJ Semiconductor Jiangyin Corp
Original Assignee
SJ Semiconductor Jiangyin Corp
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by SJ Semiconductor Jiangyin Corp filed Critical SJ Semiconductor Jiangyin Corp
Priority to CN201910464300.8A priority Critical patent/CN112018091A/zh
Publication of CN112018091A publication Critical patent/CN112018091A/zh
Pending legal-status Critical Current

Links

Images

Classifications

    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L23/00—Details of semiconductor or other solid state devices
    • H01L23/48—Arrangements for conducting electric current to or from the solid state body in operation, e.g. leads, terminal arrangements ; Selection of materials therefor
    • H01L23/482—Arrangements for conducting electric current to or from the solid state body in operation, e.g. leads, terminal arrangements ; Selection of materials therefor consisting of lead-in layers inseparably applied to the semiconductor body
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L23/00—Details of semiconductor or other solid state devices
    • H01L23/58—Structural electrical arrangements for semiconductor devices not otherwise provided for, e.g. in combination with batteries
    • H01L23/64—Impedance arrangements
    • H01L23/66—High-frequency adaptations
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L24/00—Arrangements for connecting or disconnecting semiconductor or solid-state bodies; Methods or apparatus related thereto
    • H01L24/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L24/02—Bonding areas ; Manufacturing methods related thereto
    • H01L24/03—Manufacturing methods
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L24/00—Arrangements for connecting or disconnecting semiconductor or solid-state bodies; Methods or apparatus related thereto
    • H01L24/80—Methods for connecting semiconductor or other solid state bodies using means for bonding being attached to, or being formed on, the surface to be connected
    • H01L24/83—Methods for connecting semiconductor or other solid state bodies using means for bonding being attached to, or being formed on, the surface to be connected using a layer connector
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01Q—ANTENNAS, i.e. RADIO AERIALS
    • H01Q1/00—Details of, or arrangements associated with, antennas
    • H01Q1/12—Supports; Mounting means
    • H01Q1/22—Supports; Mounting means by structural association with other equipment or articles
    • H01Q1/2283—Supports; Mounting means by structural association with other equipment or articles mounted in or on the surface of a semiconductor substrate as a chip-type antenna or integrated with other components into an IC package
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/02—Bonding areas; Manufacturing methods related thereto
    • H01L2224/023—Redistribution layers [RDL] for bonding areas
    • H01L2224/0231—Manufacturing methods of the redistribution layers
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/02—Bonding areas; Manufacturing methods related thereto
    • H01L2224/023—Redistribution layers [RDL] for bonding areas
    • H01L2224/0233—Structure of the redistribution layers
    • H01L2224/02331—Multilayer structure
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/02—Bonding areas; Manufacturing methods related thereto
    • H01L2224/023—Redistribution layers [RDL] for bonding areas
    • H01L2224/0233—Structure of the redistribution layers
    • H01L2224/02333—Structure of the redistribution layers being a bump
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/02—Bonding areas; Manufacturing methods related thereto
    • H01L2224/023—Redistribution layers [RDL] for bonding areas
    • H01L2224/0237—Disposition of the redistribution layers
    • H01L2224/02381—Side view
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/73—Means for bonding being of different types provided for in two or more of groups H01L2224/10, H01L2224/18, H01L2224/26, H01L2224/34, H01L2224/42, H01L2224/50, H01L2224/63, H01L2224/71
    • H01L2224/732—Location after the connecting process
    • H01L2224/73201—Location after the connecting process on the same surface
    • H01L2224/73203—Bump and layer connectors
    • H01L2224/73204—Bump and layer connectors the bump connector being embedded into the layer connector

Landscapes

  • Engineering & Computer Science (AREA)
  • Microelectronics & Electronic Packaging (AREA)
  • Computer Hardware Design (AREA)
  • Power Engineering (AREA)
  • Physics & Mathematics (AREA)
  • Condensed Matter Physics & Semiconductors (AREA)
  • General Physics & Mathematics (AREA)
  • Manufacturing & Machinery (AREA)
  • Details Of Aerials (AREA)

Abstract

本发明提供一种半导体封装结构及其制备方法。该结构包括重新布线层，重新布线层包括介质层及金属连接层；第一玻璃基板，位于重新布线层的第二表面；金属连接柱，贯穿第一玻璃基板，且与金属连接层电性连接；第一天线层，与金属连接柱电性连接；第二玻璃基板，覆盖第一天线层；第二天线层，位于第二玻璃基板表面；透镜层，位于第二天线层的表面；金属凸块，与金属连接层电性连接；以及芯片，与金属连接层电性连接。本发明的半导体封装结构有助于缩小封装结构的体积，提高器件集成度，同时有助于降低成本，有利于提高天线的增益和波束宽度，提高器件性能。采用本发明的制备方法有助于简化制备工艺，降低生产成本。

Description

半导体封装结构及其制备方法
技术领域
本发明属于半导体封装领域，特别是涉及一种半导体封装结构及其制备方法。
背景技术
随着经济的发展和科技的进步，各种高科技的电子产品层出不穷，极大方便和丰富了人们的生活，这其中以手机和平板电脑(PAD)为代表的各种便携式移动通信终端的发展尤为引人注目。
现有的便携式移动通信终端通常内置有天线结构用于通信功能，比如实现语音和视频连接以及上网冲浪等。目前天线内置的普遍方法是将天线直接制作于印刷线路板(PCB板)的表面，但这种方法因天线需占据额外的电路板面积导致装置的整合性较差，制约了移动通信终端的进一步小型化。同时，由于印刷线路板上电子线路比较多，天线与其他线路之间存在电磁干扰等问题，甚至还存在着天线与其他金属线路短接的风险。
虽然在封装领域已出现将天线和芯片一起封装的技术，但封装过程中需要借助载体进行转移封装，工序复杂且成本较高。另外，现有的天线封装多为单层结构，其天线效率较低，已不足以满足对天线性能日益提高的需求。
基于以上所述问题，提供一种具有高整合性以及高效率的半导体封装结构及其制备方法实属必要。
发明内容
鉴于以上所述现有技术的缺点，本发明的目的在于提供一种半导体封装结构及其制备方法，用于解决现有技术中天线封装结构整合性较低、封装成本高以及天线的效率较低等问题。
为实现上述目的及其他相关目的，本发明提供一种半导体封装结构，所述半导体封装结构包括：重新布线层，具有第一表面及与所述第一表面相对的第二表面，所述重新布线层包括介质层及位于所述介质层内的金属连接层；第一玻璃基板，位于所述重新布线层的第二表面；金属连接柱，贯穿所述第一玻璃基板，且与所述金属连接层电性连接；第一天线层，位于所述第一玻璃基板远离所述重新布线层的表面，所述第一天线层与所述金属连接柱电性连接，所述第一天线层包括至少一个天线；第二玻璃基板，覆盖所述第一天线层；第二天线层，位于所述第二玻璃基板远离所述第一天线层的表面，所述第二天线层包括至少一个天线；透镜层，位于所述第二天线层的表面，所述透镜层包括至少一个透镜且所述透镜与所述第二天线层的天线对应设置；金属凸块，位于所述重新布线层的第一表面，且与所述金属连接层电性连接；以及芯片，位于所述重新布线层的第一表面，且与所述金属连接层电性连接。
可选地，所述第一天线层包括多个间隔分布的天线，所述半导体封装结构还包括位于所述第一天线层的所述天线之间的保护层。
可选地，所述第二天线层包括多个间隔分布的天线，所述第一天线层与所述第二天线层包括的天线数量相同且所述第一天线层的天线与所述第二天线层的天线一一对应设置。
可选地，所述半导体封装结构还包括填充于所述芯片与所述重新布线层之间的底部填充层。
可选地，所述第一天线层上还具有对位标记，所述第一天线层和所述第二天线层通过所述对位标记对准。
可选地，所述透镜为凸透镜，所述透镜层还包括平面部，所述平面部覆盖所述第二天线层，所述凸透镜位于所述平面部表面且与所述第二天线层的天线一一对应设置。
本发明还提供一种半导体封装结构的制备方法，包括步骤：
提供第一玻璃基板，所述第一玻璃基板具有第一表面及与所述第一表面相对的第二表面，于所述第一玻璃基板的第一表面上形成重新布线层，所述重新布线层包括介质层及位于所述介质层内的金属连接层；
形成金属连接柱，所述金属连接柱贯穿所述第一玻璃基板且暴露于所述第一玻璃基板的第二表面，所述金属连接柱与所述金属连接层电性连接；
于所述第一玻璃基板的第二表面上形成第一天线层，所述第一天线层与所述金属连接柱电性连接，所述第一天线层包括至少一个天线；
提供第二玻璃基板，所述第二玻璃具有第一表面及与所述第一表面相对的第二表面，于所述第二玻璃基板的第一表面形成第二天线层，所述第二天线层包括至少一个天线；
将形成有所述第一天线层的所述第一玻璃基板与形成有所述第二天线层的所述第二玻璃基板相贴合以得到贴合片，其中，所述第一天线层所在的面和所述第二玻璃基板的第二表面为贴合面；
提供表面形成有透镜的透镜层，将所述透镜层与所述贴合片相贴合，其中，所述第二天线层远离所述第二玻璃基板的表面和所述透镜层远离所述透镜的表面为贴合面，所述透镜与所述第二天线层的天线相对应；
提供芯片，将所述芯片键合于所述重新布线层远离所述第一玻璃基板的表面，所述芯片与所述金属连接层电性连接；
于所述重新布线层远离所述第一玻璃基板的表面形成金属凸块，所述金属凸块与所述金属连接层电性连接。
可选地，所述制备方法还包括在将所述第一玻璃基板与所述第二玻璃基板贴合后采用紫外固化或热固化工艺使其固化成型的步骤。
可选地，所述制备方法还包括在将所述芯片与所述重新布线层接合后形成填充于所述芯片与所述重新布线层之间的底部填充层的步骤。
可选地，于所述第一玻璃基板的第二表面上形成第一天线层的步骤包括：
于所述第一玻璃基板的所述第二表面上形成第一天线金属层；
对所述第一天线金属层进行刻蚀以将所述第一天线金属层分隔成多个间隔分布的天线；
于所述第一天线层的所述天线之间的间隙内形成保护层。
可选地，所述制备方法还包括于所述第一天线层上形成对位标记的步骤，所述第一玻璃基板与所述第二玻璃基板相贴合的过程中，通过所述对位标记实现对准。
可选地，所述透镜层包括平面部和位于所述平面部表面的凸透镜，所述平面部和所述凸透镜一体成型。
如上所述，本发明的半导体封装结构采用重新布线层、多层玻璃基板以及透镜层实现两层或更多层天线金属层的整合，有助于缩小封装结构的体积，提高器件集成度，同时有助于降低成本；此外，本申请还可有效提高天线的增益和波束宽度，使得本申请的半导体封装结构的性能显著提升。采用本发明的制备方法，封装过程中无需利用载体进行转移，且封装过程中的对准也更加简单，有助于简化制备工艺，降低生产成本。
附图说明
图1显示为本发明实施例一的半导体封装结构的结构示意图，且图1同时显示为依实施例三的制备方法所最终制备的半导体封装结构的示意图。
图2至图4显示为本发明实施例一的半导体封装结构中的第一天线层的俯视结构示意图。
图5显示为本发明实施例二的半导体封装结构的结构示意图，且图2同时显示为依实施例四的制备方法所最终制备的半导体封装结构的示意图。
图6至图8显示为本发明实施例二的半导体封装结构中的第一天线层的俯视结构示意图。
图9显示为本发明实施例三的半导体封装结构的制备方法的流程图。
图10至13显示为依图9的制备方法各步骤所呈现的结构示意图。
元件标号说明
11 重新布线层
111 介质层
112 金属连接层
12 第一玻璃基板
13 金属连接柱
14 第一天线层
141 天线
15 第二玻璃基板
16 第二天线层
17 金属凸块
18 芯片
19 保护层
20 底部填充层
21 透镜层
211 平面部
212 透镜
S1～S8 步骤
具体实施方式
以下通过特定的具体实例说明本发明的实施方式，本领域技术人员可由本说明书所揭露的内容轻易地了解本发明的其他优点与功效。本发明还可以通过另外不同的具体实施方式加以实施或应用，本说明书中的各项细节也可以基于不同观点与应用，在没有背离本发明的精神下进行各种修饰或改变。
请参阅图1～图13。需要说明的是，本实施例中所提供的图示仅以示意方式说明本发明的基本构想，遂图示中仅显示与本发明中有关的组件而非按照实际实施时的组件数目、形状及尺寸绘制，其实际实施时各组件的型态、数量及比例可为一种随意的改变，且其组件布局型态也可能更为复杂。
实施例一
如图1所示，本发明提供一种半导体封装结构，所述半导体封装结构包括：重新布线层11，具有第一表面及与所述第一表面相对的第二表面，所述重新布线层11包括介质层111及位于所述介质层111内的金属连接层112；第一玻璃基板12，位于所述重新布线层11的第二表面；金属连接柱13，贯穿所述第一玻璃基板12，且与所述金属连接层112电性连接；第一天线层14，位于所述第一玻璃基板12远离所述重新布线层11的表面，所述第一天线层14与所述金属连接柱13电性连接，所述第一天线层14包括至少一个天线141；第二玻璃基板15，覆盖所述第一天线层14；第二天线层16，位于所述第二玻璃基板15远离所述第一天线层14的表面，所述第二天线层16包括至少一个天线；透镜层21，位于所述第二天线层16的表面，所述透镜层21包括至少一个透镜212且所述透镜212与所述第二天线层16的天线对应设置；金属凸块17，位于所述重新布线层11的第一表面，且与所述金属连接层112电性连接；以及芯片18，位于所述重新布线层11的第一表面，且与所述金属连接层112电性连接。本发明的半导体封装结构采用重新布线层、多层玻璃基板以及透镜层实现两层或更多层天线金属层的整合，有助于缩小封装结构的体积，提高器件集成度，同时有助于降低成本；此外，本申请还可有效提高天线的增益和波束宽度，使得本申请的半导体封装结构的性能显著提升。
所述重新布线层11包括介质层111和位于所述介质层111内的金属连接层112，所述金属连接层112位于所述介质层111内以避免所述金属连接层112被氧化污染而导致其电阻增大而引发器件性能下降甚至完全失效。所述金属连接层112可从所述介质层111的表面部分露出以便于其和其他结构的电性连接。作为示例，所述介质层111的材料包括但不限于环氧树脂、硅胶、PI、PBO、BCB、氧化硅、磷硅玻璃，含氟玻璃中的一种或两种以上组合，形成所述介质层111的方法包括但不限于化学气相沉积法或物理气相沉积法；形成所述金属连接层112的方法包括但不限于物理气相沉积法或电镀法，比如通过光刻刻蚀等方法在所述介质层111内形成对应所述金属连接层112的图形后再采用前述的方法填充金属以形成所述金属连接层112，之后再形成覆盖所述金属连接层112的介质材料；所述金属连接层112的材料包括但不限于铜、铝、镍、金、银、钛中的一种或两种以上组合。在其他示例中，所述介质层111和所述金属连接层112的层数可以为2层或更多，但需确保多层的所述金属连接层112之间电性连接。
作为示例，所述第一玻璃基板12和所述第二玻璃基板15的材质可以是硅酸盐等材质的无机玻璃，或者也可以为有机玻璃，重要的是其为透明或者说可透光，本实施例中优选硅酸盐等材质的无机玻璃，比如石英玻璃。所述第一玻璃基板12的厚度可以和所述第二玻璃基板15的厚度相同或不同。本实施例中，作为示例，所述第一玻璃基板12的厚度大于所述第二玻璃基板15的厚度，所述第一玻璃基板12的厚度设置得比较厚有助于避免包括所述金属连接层112在内的其他金属线层对所述第一天线层14的电磁干扰，同时有助于避免短路。
作为示例，所述金属连接柱13的材料包括但不限于金、银、铝、铜中的一种或多种，且所述金属连接柱13和所述金属连接层112相连接处还可以形成由镍等金属形成的、横截面比所述金属连接柱13大的焊垫(未标示)以确保所述金属连接柱13和所述金属连接层112的充分电连接。
所述第一天线层14包括至少一个天线141，其材料包括但不限于铜、铝和银等金属材料中的一种或多种，比如所述第一天线层14可以为铜金属层表面镀有银层的复合金属层，以在低成本的同时确保所述第一天线层14的性能。
如图2所示，在一示例中，所述第一天线层14包括多个间隔分布的天线141，所述半导体封装结构还包括位于所述第一天线层14的所述天线141之间的保护层19，所述保护层19包括但不限于聚酰亚胺、硅胶以及环氧树脂中的一种或多种。多个所述天线141可以均匀间隔，也可以非均匀间隔；所述天线141的结构可以完全相同，也可以彼此不同，本实施例中优选多个所述天线141的结构和尺寸完全相同且均匀间隔排列，因而各个所述天线141的发射频率和强度均相同，有利于提高所述半导体封装结构的总体性能。
如图3所示，在另一示例中，所述第一天线层14的天线141为一个，且呈螺旋状，这种结构有利于增强所述第一天线层14的辐射耦合，提高所述半导体封装结构的性能。
如图4所示，在又一示例中，所述第一天线层14可包括一个或多个圆环形天线141，这种结构有利于增大所述第一天线层14的辐射方向，提高所述半导体封装结构的性能。(示意图中的天线141和第一天线层14未分开标记)
当然，根据不同的需要，所述第一天线层14的具体结构还可以有其他选择，本实施例中并不严格限制。本实施例中的所述第一天线层14都是形成在所述第一玻璃基板12的表面上，为避免所述第一天线层14被外界环境污染或氧化，通常其***和天线141间的间隙被所述保护层19保护，图2至图4中示意了所述第一天线层14和所述保护层19，且所述第一天线层14通常还通过接地线(未图示)接地。
作为示例，所述第二天线层16包括多个间隔分布的天线141，所述第一天线层14与所述第二天线层16包括的天线141数量相同且所述第一天线层14的天线141与所述第二天线层16的天线141一一对应设置，即所述第二天线层16的天线141与所述第一天线层14的天线141在结构、尺寸和排列方向上完全一样(在所述第二天线层16的天线之间存在间隙时，该间隙同样被保护层填充，图中并未标示所述第二天线层16的天线之间的保护层)，这种结构的设置有助于增强天线场强，提高天线增益，提高所述半导体封装结构的性能。当然，在其他示例中，根据不同的需要，所述第二天线层16和所述第一天线层14的结构、尺寸和排列方向可以不完全相同甚至完全不同，比如所述第一天线层14的天线141和所述第二天线层16的天线141排列方向可呈45°夹角，本实施例中并无严格限制。所述第二天线层16可与所述第一天线层14电性连接，或者可以通过在其表面或侧面设置金属引线(未图示)实现与其他结构的电性连接，因而无需提供刻蚀通孔并填充金属形成导电金属柱，有助于简化制备工艺。当然，天线层的结构除两层结构外，还可以为三层或三层以上，最上层的天线层优选在其表面设置金属引线以便于其电性引出，最下层的天线层优选通过形成类似所述金属连接柱13的结构与其下层结构电性连接，中间层的天线层可通过在其侧壁设置金属引线电性引出以避免形成接触通孔的过程中对既有结构造成损伤，且各个天线层通常都需要通过接地结构(未图示)接地。当然，在其他示例中，各个天线层可通过接触通孔上下依次电性连接，本实施例中并不严格限制。多个天线层的设置有助于缩小封装结构的体积，提高器件集成度，提高天线的整体波束宽度，同时有助于降低成本，有利于提高器件性能。
作为示例，所述透镜层21的透镜212数量不小于所述第二天线层16的天线数量，优选二者数量相等且所述透镜212一一对应位于所述第二天线层16的天线上方。所述透镜212的底部面积不小于所述第二天线层16的所述天线的面积，即所述透镜212的正投影至少覆盖所述第二天线层16的天线的正投影。
在一示例中，所述透镜212为中间厚边缘薄的凸透镜，且所述透镜212自边缘向中间逐渐加厚而呈半球形或半椭圆球形形状；所述透镜层21包括平面部211和凸透镜，所述平面部211覆盖所述第二天线层16，所述凸透镜位于所述平面部211表面且与所述第二天线层16的天线一一对应设置，且所述平面部211和所述凸透镜优选为一体成型结构，两者材料完全一样，避免因不同材质的差异导致的折射率差异，有助于减小辐射损失。所述透镜层21的材料优选石英玻璃，可以减小介电损耗，提高所述透镜212的性能从而有助于提高天线增益。
在一示例中，所述第二天线层16的天线距所述透镜212光心的距离(即物距)大于所述透镜212的焦距的两倍，这个距离比的实现可以通过调整所述透镜212和所述平面部211的尺寸而实现，比如调整所述平面部211的厚度和/或调整所述透镜212的焦距；当然，在其他示例中，也可以在所述透镜层21和所述第二天线层16之间增加一介质层以实现该距离比。优选前一种，根据所述半导体封装结构的整体需要预先设置所述平面部211的厚度和所述透镜212的焦距，确保天线辐射波的最大程度聚焦，从而提高天线增益。
当然，在其他示例中，根据不同的需要，所述透镜212也可以是凹透镜，本实施例中并不严格限制。
作为示例，所述半导体封装结构还包括填充于所述芯片18与所述重新布线层11之间的底部填充层20，所述底部填充层20可提高所述芯片18与所述重新布线层11的结合强度并保护所述重新布线层11。所述底部填充层20的材料包括但不限于聚酰亚胺、硅胶以及环氧树脂中的一种或多种，形成所述底部填充层20的方法包括但不限于喷墨、点胶、压缩成型、传递模塑成型、液封成型、真空层压及旋涂中的一种或多种。
作为示例，所述金属凸块17包括但不限于锡焊料凸块、银焊料凸块及金锡合金焊料凸块中的一种或多种，所述金属凸块17和所述金属连接层112的相接处可设置有诸如镍材质的焊垫(未标示)以确保所述金属凸块17和所述金属连接层112的充分电连接。所述金属凸块17的下表面优选相较于所述芯片18的下表面向外凸出以保护所述芯片18(如图1中所示，两者的下表面不在同一水平面)。所述芯片18可以为一个或多个，所述芯片18可以为有源或无源元件。
作为示例，所述第一天线层14上还形成有对位标记(未图示)，所述第一天线层14和所述第二天线层16通过所述对位标记对准。所述对位标记可为圆形、三角形、十字形、米字形或其他任意结构中的一种或多种，其数量可以为一个或多个。所述对位标记优选位于所述第一天线层14的边缘，且其材质优选与所述第一天线层14的天线141的材料相同，即都为金属材料，且其优选和所述天线141一起形成，有助于简化制备工艺。在天线层为三层或三层以上时，在除最顶层的天线层以外的其他天线层上都可以设置对位标记以帮助层间对准。由于所述第一玻璃基板12和所述第二玻璃基板15均为透明材质，因而在封装过程中可以借助所述对位标记实现对准，有利于降低生产成本。
实施例二
如图5所示，本实施例提供另一种结构的半导体封装结构，本实施例的半导体封装结构与实施例一的半导体封装结构的区别在于：实施例一中，所述第一天线层14形成于所述第一玻璃基板12的上部，两者的上表面不在一个水平面上，所述第一天线层14的天线141之间存在的间隙被所述保护层19填充以保护所述第一天线层14；而本实施例中，所述第一玻璃基板12内形成有沟槽(未图示)而所述第一天线层14形成在所述沟槽内，因而本实施例中所述沟槽之间的所述第一玻璃基板12对所述第一天线层14形成了良好的保护而无需另外制作所述保护层19，因而从图6至图8例示的所述第一天线层14的俯视图来看，所述第一天线层14从所述第一玻璃基板12的表面露出，即所述第一天线层14嵌入在所述第一玻璃基板12中。且在一示例中，所述沟槽各处具有不一样的深度，即其底部表面不平坦，比如其底部自沟槽底部侧壁向沟槽中心逐渐加深以形成沟壑，有助于所述第一天线层14和所述第一玻璃基板12的紧密贴合和所述第一天线层14的应力释放，有助于提高所述半导体封装结构的性能。且在进一步的示例中，所述第二天线层16也采用此种嵌入式结构。这种设计有利于结构的简化和封装成本的降低。此外，所述第一天线层14的上表面优选不高于所述第一玻璃基板12的上表面，比如两者的上表面可以相平齐或者所述第一天线层14的上表面低于所述第一玻璃基板12的上表面(即所述第一天线层14的最大厚度小于所述沟槽的最大深度)，两者的高度差部分可涂胶填充以固定所述第一天线层14，同时有助于所述第二玻璃基板15和所述第一玻璃基板12的紧密贴合，有助于提高封装结构的品质和性能。在天线层为三层或三层以上时，根据需要，所有天线层可以均采取这类嵌入式结构或者仅部分天线层采用嵌入式结构，具体不限。除此之外，本实施例的半导体封装结构的其他部分均与实施例一中的半导体封装结构一样，具体请参考实施例一，出于简洁的目的不再赘述。
实施例三
如图9所示，本发明还提供一种半导体封装结构的制备方法，所述制备方法可以用于制备实施例一中的半导体封装结构，故实施例一中对相关结构的说明完全适用于本实施例，出于简洁的目的本实施例中对相同的内容尽量不重复介绍，具体请参考实施例一。
作为示例，所述制备方法包括步骤：
S1：提供第一玻璃基板12，所述第一玻璃基板12具有第一表面及与所述第一表面相对的第二表面，于所述第一玻璃基板12的第一表面上形成重新布线层11，所述重新布线层11包括介质层111及位于所述介质层111内的金属连接层112；
S2：形成金属连接柱13，所述金属连接柱13贯穿所述第一玻璃基板12且暴露于所述第一玻璃基板12的第二表面，所述金属连接柱13与所述金属连接层112电性连接；
S3：于所述第一玻璃基板12的第二表面上形成第一天线层14，所述第一天线层14与所述金属连接柱13电性连接，，所述第一天线层14包括至少一个天线141，得到的结构如图10所示；
S4：提供第二玻璃基板15，所述第二玻璃具有第一表面及与所述第一表面相对的第二表面，于所述第二玻璃基板15的第一表面形成第二天线层16，，所述第二天线层16包括至少一个天线，得到的结构如图11所示；
S5：将形成有所述第一天线层14的所述第一玻璃基板12与形成有所述第二天线层16的所述第二玻璃基板15相贴合以得到贴合片，其中，所述第一天线层14所在的面和所述第二玻璃基板15的第二表面为贴合面，得到的结构如图12所示；
S6：提供表面形成有透镜212的透镜层21，将所述透镜层21与所述贴合片相贴合，其中，所述第二天线层16远离所述第二玻璃基板16的表面和所述透镜层21远离所述透镜212的表面为贴合面，所述透镜212与所述第二天线层16的天线相对应；
S7：提供芯片18，将所述芯片18键合于所述重新布线层11远离所述第一玻璃基板12的表面，所述芯片18与所述金属连接层112电性连接，得到的结构如图13所示；
S8：于所述重新布线层11远离所述第一玻璃基板12的表面形成金属凸块17，所述金属凸块17与所述金属连接层112电性连接。
作为示例，在形成所述重新布线层11之前还包括对所述第一玻璃基板12进行清洁的步骤，以提高所述第一玻璃基板12的清洁度，提高封装结构的性能，比如采用吹扫等干法清洁，或者采用超声清洗和干燥等方法进行清洁，本实施例中并不严格限制。在其他示例中，还可以对所述第一玻璃基板12的所述第一表面进行粗糙化处理以使其表面凹凸不平，以增强所述第一玻璃基板12和所述重新布线层11的结合面积以使两者结合地更加紧密。需要说明的是，第一表面和第二表面只是为了描述的简便而并不具有特别的意义。
作为示例，所述介质层111的材料包括但不限于环氧树脂、硅胶、PI、PBO、BCB、氧化硅、磷硅玻璃，含氟玻璃中的一种或两种以上组合，形成所述介质层111的方法包括但不限于化学气相沉积工艺；形成所述金属连接层112的方法包括但不限于电镀法或物理气相沉积法；所述金属连接层112的材料包括但不限于铜、铝、镍、金、银、钛中的一种或两种以上组合。所述介质层111和所述金属层的层数可以为单层，也可以为2层或更多层，但需确保多层的所述金属连接层112之间电性连接。
作为示例，形成所述金属连接柱13的方法可以为，在所述第一玻璃基板12对应要连接所述金属连接层112的位置通过激光刻蚀出贯穿所述第一玻璃基板12的通孔，之后采用物理气相沉积法或电镀法于所述通孔内填充金属形成所述金属连接柱13。采用的激光可以为紫外激光或光纤激光，采用激光刻蚀相较于常规的等离子体刻蚀的优点很多，比如刻蚀速度快、刻蚀精度高、刻蚀过程可精确控制、无需化学腐蚀，可减少环境污染，降低刻蚀成本等；而所述第一玻璃基板12因其为玻璃而具有的透明特性，故形成所述金属连接柱13的过程中无需利用掩膜，可有效降低生产成本。
在一示例中，于所述第一玻璃基板12的第二表面上形成所述第一天线层14的步骤包括：
于所述第一玻璃基板12的所述第二表面上形成第一天线金属层；
对所述第一天线金属层进行光刻刻蚀以将所述第一天线金属层分隔成多个间隔分布的天线141；
于所述第一天线层14的所述天线141之间的间隙内形成保护层19。
作为示例，形成所述第一天线金属层的方法包括但不限于电镀或物理气相沉积法，比如蒸镀法，所述第一天线金属层的材料包括但不限于铜、铝和银中的一种或多种，比如为铜层表面镀银层的复合金属层；所述保护层19的材料包括但不限于聚酰亚胺、硅胶以及环氧树脂中的一种，形成所述保护层19的方法包括但不限于喷墨、点胶、压缩成型、传递模塑成型、液封成型、真空层压及旋涂中的一种或多种。
在一示例中，在形成所述第一天线层14的过程中还包括于所述第一天线层14上形成对位标记的步骤，所述第一玻璃基板12与所述第二玻璃基板15相贴合的过程中，通过所述对位标记实现对准。所述对位标记的材质可以和所述第一天线层14的材料完全相同，其数量可以为一个或多个，通常位于所述第一天线层14的天线141***。
当然，在另一示例中，也可以先于所述第一玻璃基板12的第二表面形成所述保护层19，于所述保护层19上定义出所述第一天线层14的形状后再通过物理气相沉积法或电镀法形成所述第一天线层14，本实施例中并不严格限制。
作为示例，形成所述第二天线层16的方法可以为，采用电镀法或物理气相沉积法于所述第二玻璃基板15上形成第二天线金属层，之后通过光刻刻蚀所述第二天线金属层以得到所需形状的所述第二天线层16，之后于所述第二天线层16的天线之间的间隙内形成保护层(未图示)；所述第二天线金属层的材料包括但不限于铜、铝和银中的一种或多种，比如为铜层表面镀银层的复合金属层。
作为示例，可于所述第一玻璃基板12和所述第二玻璃基板15的待贴合表面涂胶后将所述第一玻璃基板12和所述第二玻璃基板15相贴合，且贴合后还优选采用紫外固化或热固化工艺使其固化成型。
作为示例，可通过焊线工艺将所述芯片18与所述金属连接层112电性连接。
作为示例，在形成所述金属凸块17前还包括在将所述芯片18与所述重新布线层11接合后形成填充于所述芯片18与所述重新布线层11之间的底部填充层20的步骤。所述底部填充层20可提高所述芯片18与所述重新布线层11的结合强度并保护所述重新布线层11。所述底部填充层20的材料包括但不限于聚酰亚胺、硅胶以及环氧树脂中的一种或多种，形成所述底部填充层20的方法包括但不限于喷墨、点胶、压缩成型、传递模塑成型、液封成型、真空层压及旋涂中的一种或多种。
作为示例，所述透镜层21包括平面部211和位于所述平面部211表面的凸透镜，所述平面部211和所述凸透镜一体成型。具体地，形成所述透镜层21的方法可以为光刻刻蚀法，即提供一平坦的石英玻璃基板，通过光刻刻蚀以形成所需形状；也可以通过模具成型，本实施例中并不严格限制。
需要说明的是，上述步骤的顺序并没有严格的要求，比如所述第一天线层14、所述第二天线层16和所述透镜层21可以在不同的设备中同时形成或者先后形成，所述芯片18也可以先贴合至所述重新布线层11的表面再将所述第一玻璃基板12与所述第二玻璃基板15贴合等等，本实施例中并不严格限制。
通过本实施例制备的半导体封装结构如图1所示。
实施例四
本实施例还提供另一种半导体封装结构的制备方法，用于制备实施例二中的半导体封装结构。本实施例的制备方法与实施例三的区别在于，实施例三中制备的半导体封装结构中，所述第一天线层14形成于所述第一玻璃基板12的上表面上，所述第一天线层14的天线141之间存在的间隙被所述保护层19填充以保护所述第一天线层14；而本实施例制备的半导体封装结构中，所述第一玻璃基板12内形成有沟槽而所述第一天线层14形成于所述沟槽内，该沟槽可通过光刻刻蚀形成或通过激光刻蚀而形成，优选激光刻蚀，可有效降低刻蚀成本，因而本实施例中所述沟槽之间的所述第一玻璃基板12对所述第一天线层14形成了良好的保护而无需另外制作所述保护层19。所述第一天线层14从所述第一玻璃基板12的表面露出，即所述第一天线层14嵌入在所述第一玻璃基板12中。作为示例，所述第一天线层14的上表面优选不高于所述第一玻璃基板12的上表面，比如两者的上表面可以相平齐或者所述第一天线层14的上表面低于所述第一玻璃基板12的上表面，两者的高度差部分可涂胶填充以固定所述第一天线层14，同时有助于所述第二玻璃基板15和所述第一玻璃基板12的紧密贴合，有助于提高封装结构的品质和性能。所述第二天线层16也可以采用和所述第一天线层14同样的方式形成，即在所述第二玻璃基板15内通过激光刻蚀形成对应所述第二天线层16的沟槽，之后在所述沟槽内采用电镀或蒸镀法填充金属以形成所述第二天线层16。除此之外，本实施例的制备方法的其他步骤均与实施例三中的步骤相同，具体请参考实施例三，出于简洁的目的不再赘述。
通过本实施例制备的半导体封装结构如图2所示。
如上所述，本发明提供一种半导体封装结构及其制备方法，所述半导体封装结构包括重新布线层，具有第一表面及与所述第一表面相对的第二表面，所述重新布线层包括介质层及位于所述介质层内的金属连接层；第一玻璃基板，位于所述重新布线层的第二表面；金属连接柱，贯穿所述第一玻璃基板，且与所述金属连接层电性连接；第一天线层，位于所述第一玻璃基板远离所述重新布线层的表面，所述第一天线层与所述金属连接柱电性连接，所述第一天线层包括至少一个天线；第二玻璃基板，覆盖所述第一天线层；第二天线层，位于所述第二玻璃基板远离所述第一天线层的表面，所述第二天线层包括至少一个天线；透镜层，位于所述第二天线层的表面，所述透镜层包括至少一个透镜且所述透镜与所述第二天线层的天线对应设置；金属凸块，位于所述重新布线层的第一表面，且与所述金属连接层电性连接；以及芯片，位于所述重新布线层的第一表面，且与所述金属连接层电性连接。本发明的半导体封装结构采用重新布线层、多层玻璃基板以及透镜层实现两层或更多层天线金属层的整合，有助于缩小封装结构的体积，提高器件集成度，同时有助于降低成本；此外，本申请还可有效提高天线的增益和波束宽度，使得本申请的半导体封装结构的性能显著提升。采用本发明的制备方法，封装过程中无需利用载体进行转移，且封装过程中的对准也更加简单，有助于简化制备工艺，降低生产成本。所以，本发明有效克服了现有技术中的种种缺点而具高度产业利用价值。
上述实施例仅例示性说明本发明的原理及其功效，而非用于限制本发明。任何熟悉此技术的人士皆可在不违背本发明的精神及范畴下，对上述实施例进行修饰或改变。因此，举凡所属技术领域中具有通常知识者在未脱离本发明所揭示的精神与技术思想下所完成的一切等效修饰或改变，仍应由本发明的权利要求所涵盖。

Claims (10)

1.一种半导体封装结构，其特征在于，所述半导体封装结构包括：
重新布线层，具有第一表面及与所述第一表面相对的第二表面，所述重新布线层包括介质层及位于所述介质层内的金属连接层；
第一玻璃基板，位于所述重新布线层的第二表面；
金属连接柱，贯穿所述第一玻璃基板，且与所述金属连接层电性连接；
第一天线层，位于所述第一玻璃基板远离所述重新布线层的表面，所述第一天线层与所述金属连接柱电性连接，所述第一天线层包括至少一个天线；
第二玻璃基板，覆盖所述第一天线层；
第二天线层，位于所述第二玻璃基板远离所述第一天线层的表面，所述第二天线层包括至少一个天线；
透镜层，位于所述第二天线层的表面，所述透镜层包括至少一个透镜且所述透镜与所述第二天线层的天线对应设置；
金属凸块，位于所述重新布线层的第一表面，且与所述金属连接层电性连接；以及，
芯片，位于所述重新布线层的第一表面，且与所述金属连接层电性连接。
2.根据权利要求1所述的半导体封装结构，其特征在于：所述第一天线层包括多个间隔分布的天线，所述半导体封装结构还包括位于所述第一天线层的所述天线之间的保护层。
3.根据权利要求2所述的半导体封装结构，其特征在于：所述第二天线层包括多个间隔分布的天线，所述第一天线层与所述第二天线层包括的天线数量相同且所述第一天线层的天线与所述第二天线层的天线一一对应设置。
4.根据权利要求1所述的半导体封装结构，其特征在于：所述第一天线层上还具有对位标记，所述第一天线层和所述第二天线层通过所述对位标记对准。
5.根据权利要求1至4任一项所述的半导体封装结构，其特征在于：所述透镜为凸透镜，所述透镜层还包括平面部，所述平面部覆盖所述第二天线层，所述凸透镜位于所述平面部表面且与所述第二天线层的天线一一对应设置。
6.一种半导体封装结构的制备方法，其特征在于，包括步骤：
提供第一玻璃基板，所述第一玻璃基板具有第一表面及与所述第一表面相对的第二表面，于所述第一玻璃基板的第一表面上形成重新布线层，所述重新布线层包括介质层及位于所述介质层内的金属连接层；
形成金属连接柱，所述金属连接柱贯穿所述第一玻璃基板且暴露于所述第一玻璃基板的第二表面，所述金属连接柱与所述金属连接层电性连接；
于所述第一玻璃基板的第二表面上形成第一天线层，所述第一天线层与所述金属连接柱电性连接，所述第一天线层包括至少一个天线；
提供第二玻璃基板，所述第二玻璃具有第一表面及与所述第一表面相对的第二表面，于所述第二玻璃基板的第一表面形成第二天线层，所述第二天线层包括至少一个天线；
将形成有所述第一天线层的所述第一玻璃基板与形成有所述第二天线层的所述第二玻璃基板相贴合以得到贴合片，其中，所述第一天线层所在的面和所述第二玻璃基板的第二表面为贴合面；
提供表面形成有透镜的透镜层，将所述透镜层与所述贴合片相贴合，其中，所述第二天线层远离所述第二玻璃基板的表面和所述透镜层远离所述透镜的表面为贴合面，所述透镜与所述第二天线层的天线相对应；
提供芯片，将所述芯片键合于所述重新布线层远离所述第一玻璃基板的表面，所述芯片与所述金属连接层电性连接；
于所述重新布线层远离所述第一玻璃基板的表面形成金属凸块，所述金属凸块与所述金属连接层电性连接。
7.根据权利要求6所述的制备方法，其特征在于：所述制备方法还包括在将所述芯片与所述重新布线层接合后形成填充于所述芯片与所述重新布线层之间的底部填充层的步骤。
8.根据权利要求6所述的制备方法，其特征在于，于所述第一玻璃基板的第二表面上形成第一天线层的步骤包括：
于所述第一玻璃基板的所述第二表面上形成第一天线金属层；
对所述第一天线金属层进行刻蚀以将所述第一天线金属层分隔成多个间隔分布的天线；
于所述第一天线层的所述天线之间的间隙内形成保护层。
9.根据权利要求6所述的制备方法，其特征在于：所述制备方法还包括于所述第一天线层上形成对位标记的步骤，所述第一玻璃基板与所述第二玻璃基板相贴合的过程中，通过所述对位标记实现对准。
10.根据权利要求6至9任一项所述的制备方法，其特征在于：所述透镜层包括平面部和位于所述平面部表面的凸透镜，所述平面部和所述凸透镜一体成型。
CN201910464300.8A 2019-05-30 2019-05-30 半导体封装结构及其制备方法 Pending CN112018091A (zh)

Priority Applications (1)

Application Number Priority Date Filing Date Title
CN201910464300.8A CN112018091A (zh) 2019-05-30 2019-05-30 半导体封装结构及其制备方法

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
CN201910464300.8A CN112018091A (zh) 2019-05-30 2019-05-30 半导体封装结构及其制备方法

Publications (1)

Publication Number Publication Date
CN112018091A true CN112018091A (zh) 2020-12-01

Family

ID=73500509

Family Applications (1)

Application Number Title Priority Date Filing Date
CN201910464300.8A Pending CN112018091A (zh) 2019-05-30 2019-05-30 半导体封装结构及其制备方法

Country Status (1)

Country Link
CN (1) CN112018091A (zh)

Cited By (1)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
CN112599499A (zh) * 2020-12-15 2021-04-02 华进半导体封装先导技术研发中心有限公司 天线封装结构及封装方法

Cited By (2)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
CN112599499A (zh) * 2020-12-15 2021-04-02 华进半导体封装先导技术研发中心有限公司 天线封装结构及封装方法
CN112599499B (zh) * 2020-12-15 2022-07-26 华进半导体封装先导技术研发中心有限公司 天线封装结构及封装方法

Similar Documents

Publication Publication Date Title
CN110277356B (zh) 天线馈电线的封装结构及封装方法
TWI684260B (zh) 電子封裝件及其製法
US11502392B2 (en) Packaging structure and packaging method for antenna
US20150325509A1 (en) SUBSTRATE BLOCK FOR PoP PACKAGE
CN108336494B (zh) 天线的封装结构及封装方法
KR101245454B1 (ko) 비대칭적으로 배열된 다이 및 몰딩을 포함하는 멀티패키지 모듈
CN109755202B (zh) 电子封装件及其制法
CN110858576B (zh) 覆晶封装基板及其制法
CN113497009A (zh) 半导体封装结构及其制备方法
CN113497008A (zh) 半导体封装结构及其制备方法
US20190214274A1 (en) Insulating contacting spacer
CN211376638U (zh) 半导体封装结构
CN112054005B (zh) 电子封装件及其制法
CN112397462B (zh) 半导体封装结构及其制造方法
CN112018091A (zh) 半导体封装结构及其制备方法
CN111987062A (zh) 半导体封装结构及其制备方法
CN115458417A (zh) 扇出型***级封装结构及封装方法
CN211088260U (zh) 天线的封装结构
CN209658171U (zh) 半导体封装结构
CN209804636U (zh) 半导体封装结构
CN210692485U (zh) 天线封装结构
CN110060983B (zh) 天线封装结构及封装方法
US11121065B2 (en) Semiconductor packaging structure with antenna assembly
TW201709353A (zh) 基於薄膜之扇出及多晶粒封裝平台
CN110112110A (zh) 半导体封装结构及其制备方法

Legal Events

Date Code Title Description
PB01 Publication
PB01 Publication
SE01 Entry into force of request for substantive examination
SE01 Entry into force of request for substantive examination
CB02 Change of applicant information
CB02 Change of applicant information

Address after: No.78 Changshan Avenue, Jiangyin City, Wuxi City, Jiangsu Province (place of business: No.9 Dongsheng West Road, Jiangyin City)

Applicant after: Shenghejing micro semiconductor (Jiangyin) Co.,Ltd.

Address before: No.78 Changshan Avenue, Jiangyin City, Wuxi City, Jiangsu Province

Applicant before: SJ Semiconductor (Jiangyin) Corp.