CN115458417A - 扇出型***级封装结构及封装方法 - Google Patents

扇出型***级封装结构及封装方法 Download PDF

Info

Publication number
CN115458417A
CN115458417A CN202211117666.6A CN202211117666A CN115458417A CN 115458417 A CN115458417 A CN 115458417A CN 202211117666 A CN202211117666 A CN 202211117666A CN 115458417 A CN115458417 A CN 115458417A
Authority
CN
China
Prior art keywords
layer
conductive
packaging
bridge
redistribution layer
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Pending
Application number
CN202211117666.6A
Other languages
English (en)
Inventor
陈彦亨
林正忠
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
SJ Semiconductor Jiangyin Corp
Original Assignee
Shenghejing Micro Semiconductor Jiangyin Co Ltd
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Shenghejing Micro Semiconductor Jiangyin Co Ltd filed Critical Shenghejing Micro Semiconductor Jiangyin Co Ltd
Priority to CN202211117666.6A priority Critical patent/CN115458417A/zh
Publication of CN115458417A publication Critical patent/CN115458417A/zh
Priority to US18/367,478 priority patent/US20240088000A1/en
Pending legal-status Critical Current

Links

Images

Classifications

    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L23/00—Details of semiconductor or other solid state devices
    • H01L23/48—Arrangements for conducting electric current to or from the solid state body in operation, e.g. leads, terminal arrangements ; Selection of materials therefor
    • H01L23/488—Arrangements for conducting electric current to or from the solid state body in operation, e.g. leads, terminal arrangements ; Selection of materials therefor consisting of soldered or bonded constructions
    • H01L23/498—Leads, i.e. metallisations or lead-frames on insulating substrates, e.g. chip carriers
    • H01L23/49811—Additional leads joined to the metallisation on the insulating substrate, e.g. pins, bumps, wires, flat leads
    • H01L23/49816—Spherical bumps on the substrate for external connection, e.g. ball grid arrays [BGA]
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/04—Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer
    • H01L21/50—Assembly of semiconductor devices using processes or apparatus not provided for in a single one of the subgroups H01L21/06 - H01L21/326, e.g. sealing of a cap to a base of a container
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L25/00—Assemblies consisting of a plurality of individual semiconductor or other solid state devices ; Multistep manufacturing processes thereof
    • H01L25/03—Assemblies consisting of a plurality of individual semiconductor or other solid state devices ; Multistep manufacturing processes thereof all the devices being of a type provided for in the same subgroup of groups H01L27/00 - H01L33/00, or in a single subclass of H10K, H10N, e.g. assemblies of rectifier diodes
    • H01L25/04—Assemblies consisting of a plurality of individual semiconductor or other solid state devices ; Multistep manufacturing processes thereof all the devices being of a type provided for in the same subgroup of groups H01L27/00 - H01L33/00, or in a single subclass of H10K, H10N, e.g. assemblies of rectifier diodes the devices not having separate containers
    • H01L25/065—Assemblies consisting of a plurality of individual semiconductor or other solid state devices ; Multistep manufacturing processes thereof all the devices being of a type provided for in the same subgroup of groups H01L27/00 - H01L33/00, or in a single subclass of H10K, H10N, e.g. assemblies of rectifier diodes the devices not having separate containers the devices being of a type provided for in group H01L27/00
    • H01L25/0652—Assemblies consisting of a plurality of individual semiconductor or other solid state devices ; Multistep manufacturing processes thereof all the devices being of a type provided for in the same subgroup of groups H01L27/00 - H01L33/00, or in a single subclass of H10K, H10N, e.g. assemblies of rectifier diodes the devices not having separate containers the devices being of a type provided for in group H01L27/00 the devices being arranged next and on each other, i.e. mixed assemblies
    • G—PHYSICS
    • G03—PHOTOGRAPHY; CINEMATOGRAPHY; ANALOGOUS TECHNIQUES USING WAVES OTHER THAN OPTICAL WAVES; ELECTROGRAPHY; HOLOGRAPHY
    • G03F—PHOTOMECHANICAL PRODUCTION OF TEXTURED OR PATTERNED SURFACES, e.g. FOR PRINTING, FOR PROCESSING OF SEMICONDUCTOR DEVICES; MATERIALS THEREFOR; ORIGINALS THEREFOR; APPARATUS SPECIALLY ADAPTED THEREFOR
    • G03F7/00—Photomechanical, e.g. photolithographic, production of textured or patterned surfaces, e.g. printing surfaces; Materials therefor, e.g. comprising photoresists; Apparatus specially adapted therefor
    • G03F7/70—Microphotolithographic exposure; Apparatus therefor
    • G03F7/70483—Information management; Active and passive control; Testing; Wafer monitoring, e.g. pattern monitoring
    • G03F7/70491—Information management, e.g. software; Active and passive control, e.g. details of controlling exposure processes or exposure tool monitoring processes
    • G03F7/70541—Tagging, i.e. hardware or software tagging of features or components, e.g. using tagging scripts or tagging identifier codes for identification of chips, shots or wafers
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/04—Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer
    • H01L21/48—Manufacture or treatment of parts, e.g. containers, prior to assembly of the devices, using processes not provided for in a single one of the subgroups H01L21/06 - H01L21/326
    • H01L21/4814—Conductive parts
    • H01L21/4846—Leads on or in insulating or insulated substrates, e.g. metallisation
    • H01L21/4853—Connection or disconnection of other leads to or from a metallisation, e.g. pins, wires, bumps
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/04—Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer
    • H01L21/48—Manufacture or treatment of parts, e.g. containers, prior to assembly of the devices, using processes not provided for in a single one of the subgroups H01L21/06 - H01L21/326
    • H01L21/4814—Conductive parts
    • H01L21/4846—Leads on or in insulating or insulated substrates, e.g. metallisation
    • H01L21/4857—Multilayer substrates
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/04—Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer
    • H01L21/50—Assembly of semiconductor devices using processes or apparatus not provided for in a single one of the subgroups H01L21/06 - H01L21/326, e.g. sealing of a cap to a base of a container
    • H01L21/56—Encapsulations, e.g. encapsulation layers, coatings
    • H01L21/561—Batch processing
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/04—Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer
    • H01L21/50—Assembly of semiconductor devices using processes or apparatus not provided for in a single one of the subgroups H01L21/06 - H01L21/326, e.g. sealing of a cap to a base of a container
    • H01L21/56—Encapsulations, e.g. encapsulation layers, coatings
    • H01L21/568—Temporary substrate used as encapsulation process aid
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L23/00—Details of semiconductor or other solid state devices
    • H01L23/28—Encapsulations, e.g. encapsulating layers, coatings, e.g. for protection
    • H01L23/31—Encapsulations, e.g. encapsulating layers, coatings, e.g. for protection characterised by the arrangement or shape
    • H01L23/3107—Encapsulations, e.g. encapsulating layers, coatings, e.g. for protection characterised by the arrangement or shape the device being completely enclosed
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L23/00—Details of semiconductor or other solid state devices
    • H01L23/52—Arrangements for conducting electric current within the device in operation from one component to another, i.e. interconnections, e.g. wires, lead frames
    • H01L23/538—Arrangements for conducting electric current within the device in operation from one component to another, i.e. interconnections, e.g. wires, lead frames the interconnection structure between a plurality of semiconductor chips being formed on, or in, insulating substrates
    • H01L23/5381—Crossover interconnections, e.g. bridge stepovers
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L23/00—Details of semiconductor or other solid state devices
    • H01L23/52—Arrangements for conducting electric current within the device in operation from one component to another, i.e. interconnections, e.g. wires, lead frames
    • H01L23/538—Arrangements for conducting electric current within the device in operation from one component to another, i.e. interconnections, e.g. wires, lead frames the interconnection structure between a plurality of semiconductor chips being formed on, or in, insulating substrates
    • H01L23/5383—Multilayer substrates
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L23/00—Details of semiconductor or other solid state devices
    • H01L23/52—Arrangements for conducting electric current within the device in operation from one component to another, i.e. interconnections, e.g. wires, lead frames
    • H01L23/538—Arrangements for conducting electric current within the device in operation from one component to another, i.e. interconnections, e.g. wires, lead frames the interconnection structure between a plurality of semiconductor chips being formed on, or in, insulating substrates
    • H01L23/5385—Assembly of a plurality of insulating substrates
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L24/00—Arrangements for connecting or disconnecting semiconductor or solid-state bodies; Methods or apparatus related thereto
    • H01L24/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L24/02—Bonding areas ; Manufacturing methods related thereto
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L24/00—Arrangements for connecting or disconnecting semiconductor or solid-state bodies; Methods or apparatus related thereto
    • H01L24/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L24/02—Bonding areas ; Manufacturing methods related thereto
    • H01L24/03—Manufacturing methods
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L24/00—Arrangements for connecting or disconnecting semiconductor or solid-state bodies; Methods or apparatus related thereto
    • H01L24/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L24/10—Bump connectors ; Manufacturing methods related thereto
    • H01L24/15—Structure, shape, material or disposition of the bump connectors after the connecting process
    • H01L24/16—Structure, shape, material or disposition of the bump connectors after the connecting process of an individual bump connector
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L24/00—Arrangements for connecting or disconnecting semiconductor or solid-state bodies; Methods or apparatus related thereto
    • H01L24/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L24/26—Layer connectors, e.g. plate connectors, solder or adhesive layers; Manufacturing methods related thereto
    • H01L24/31—Structure, shape, material or disposition of the layer connectors after the connecting process
    • H01L24/32—Structure, shape, material or disposition of the layer connectors after the connecting process of an individual layer connector
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L24/00—Arrangements for connecting or disconnecting semiconductor or solid-state bodies; Methods or apparatus related thereto
    • H01L24/73—Means for bonding being of different types provided for in two or more of groups H01L24/10, H01L24/18, H01L24/26, H01L24/34, H01L24/42, H01L24/50, H01L24/63, H01L24/71
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L25/00—Assemblies consisting of a plurality of individual semiconductor or other solid state devices ; Multistep manufacturing processes thereof
    • H01L25/03—Assemblies consisting of a plurality of individual semiconductor or other solid state devices ; Multistep manufacturing processes thereof all the devices being of a type provided for in the same subgroup of groups H01L27/00 - H01L33/00, or in a single subclass of H10K, H10N, e.g. assemblies of rectifier diodes
    • H01L25/04—Assemblies consisting of a plurality of individual semiconductor or other solid state devices ; Multistep manufacturing processes thereof all the devices being of a type provided for in the same subgroup of groups H01L27/00 - H01L33/00, or in a single subclass of H10K, H10N, e.g. assemblies of rectifier diodes the devices not having separate containers
    • H01L25/065—Assemblies consisting of a plurality of individual semiconductor or other solid state devices ; Multistep manufacturing processes thereof all the devices being of a type provided for in the same subgroup of groups H01L27/00 - H01L33/00, or in a single subclass of H10K, H10N, e.g. assemblies of rectifier diodes the devices not having separate containers the devices being of a type provided for in group H01L27/00
    • H01L25/0655—Assemblies consisting of a plurality of individual semiconductor or other solid state devices ; Multistep manufacturing processes thereof all the devices being of a type provided for in the same subgroup of groups H01L27/00 - H01L33/00, or in a single subclass of H10K, H10N, e.g. assemblies of rectifier diodes the devices not having separate containers the devices being of a type provided for in group H01L27/00 the devices being arranged next to each other
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L25/00—Assemblies consisting of a plurality of individual semiconductor or other solid state devices ; Multistep manufacturing processes thereof
    • H01L25/50—Multistep manufacturing processes of assemblies consisting of devices, each device being of a type provided for in group H01L27/00 or H01L29/00
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/02—Bonding areas; Manufacturing methods related thereto
    • H01L2224/023—Redistribution layers [RDL] for bonding areas
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/02—Bonding areas; Manufacturing methods related thereto
    • H01L2224/023—Redistribution layers [RDL] for bonding areas
    • H01L2224/0231—Manufacturing methods of the redistribution layers
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/02—Bonding areas; Manufacturing methods related thereto
    • H01L2224/023—Redistribution layers [RDL] for bonding areas
    • H01L2224/0231—Manufacturing methods of the redistribution layers
    • H01L2224/02311—Additive methods
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/02—Bonding areas; Manufacturing methods related thereto
    • H01L2224/023—Redistribution layers [RDL] for bonding areas
    • H01L2224/0237—Disposition of the redistribution layers
    • H01L2224/02379—Fan-out arrangement
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/10—Bump connectors; Manufacturing methods related thereto
    • H01L2224/15—Structure, shape, material or disposition of the bump connectors after the connecting process
    • H01L2224/16—Structure, shape, material or disposition of the bump connectors after the connecting process of an individual bump connector
    • H01L2224/161—Disposition
    • H01L2224/16151—Disposition the bump connector connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive
    • H01L2224/16221—Disposition the bump connector connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked
    • H01L2224/16225—Disposition the bump connector connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked the item being non-metallic, e.g. insulating substrate with or without metallisation
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/26—Layer connectors, e.g. plate connectors, solder or adhesive layers; Manufacturing methods related thereto
    • H01L2224/31—Structure, shape, material or disposition of the layer connectors after the connecting process
    • H01L2224/32—Structure, shape, material or disposition of the layer connectors after the connecting process of an individual layer connector
    • H01L2224/321—Disposition
    • H01L2224/32151—Disposition the layer connector connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive
    • H01L2224/32221—Disposition the layer connector connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked
    • H01L2224/32225—Disposition the layer connector connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked the item being non-metallic, e.g. insulating substrate with or without metallisation
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/73—Means for bonding being of different types provided for in two or more of groups H01L2224/10, H01L2224/18, H01L2224/26, H01L2224/34, H01L2224/42, H01L2224/50, H01L2224/63, H01L2224/71
    • H01L2224/732—Location after the connecting process
    • H01L2224/73201—Location after the connecting process on the same surface
    • H01L2224/73203—Bump and layer connectors
    • H01L2224/73204—Bump and layer connectors the bump connector being embedded into the layer connector
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2225/00—Details relating to assemblies covered by the group H01L25/00 but not provided for in its subgroups
    • H01L2225/03—All the devices being of a type provided for in the same subgroup of groups H01L27/00 - H01L33/648 and H10K99/00
    • H01L2225/04—All the devices being of a type provided for in the same subgroup of groups H01L27/00 - H01L33/648 and H10K99/00 the devices not having separate containers
    • H01L2225/065—All the devices being of a type provided for in the same subgroup of groups H01L27/00 - H01L33/648 and H10K99/00 the devices not having separate containers the devices being of a type provided for in group H01L27/00
    • H01L2225/06503—Stacked arrangements of devices
    • H01L2225/06589—Thermal management, e.g. cooling
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L25/00—Assemblies consisting of a plurality of individual semiconductor or other solid state devices ; Multistep manufacturing processes thereof
    • H01L25/18—Assemblies consisting of a plurality of individual semiconductor or other solid state devices ; Multistep manufacturing processes thereof the devices being of types provided for in two or more different subgroups of the same main group of groups H01L27/00 - H01L33/00, or in a single subclass of H10K, H10N
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/15—Details of package parts other than the semiconductor or other solid state devices to be connected
    • H01L2924/181—Encapsulation

Landscapes

  • Engineering & Computer Science (AREA)
  • Microelectronics & Electronic Packaging (AREA)
  • Power Engineering (AREA)
  • Computer Hardware Design (AREA)
  • Physics & Mathematics (AREA)
  • General Physics & Mathematics (AREA)
  • Condensed Matter Physics & Semiconductors (AREA)
  • Manufacturing & Machinery (AREA)
  • Ceramic Engineering (AREA)
  • Production Of Multi-Layered Print Wiring Board (AREA)
  • Internal Circuitry In Semiconductor Integrated Circuit Devices (AREA)

Abstract

本发明提供一种扇出型***级封装结构及封装方法，该方法包括：提供支撑基底，形成第一再布线层，提供一连接桥与第一再布线层电连接，形成封装层和第二再布线层，形成导电块与第一再布线层电连接，提供第一功能芯片和元器件分别与第二再布线层电连接，提供一封装晶圆，将导电块与封装晶圆连接。本发明通过连接桥实现上下层的互连，提高I/O线路密度，可以在一片封装晶圆中将处理器、记忆体等功能芯片和光电元器件、光学元件及MEMS元件等集成在一个封装体内实现一个基本完整的功能；另外，还可在导电块连接第二功能芯片与连接器，在实现高密度密封连接的同时，具有更高的灵活性与更广泛的相容性，增加封装体性能。

Description

扇出型***级封装结构及封装方法
技术领域
本发明属于半导体封装领域，涉及一种扇出型***级封装结构及封装方法。
背景技术
随着科技的进步，电子终端产品的小型化和多功能化成为产业发展的大趋势，一些先进的封装技术如芯片级封装(CSP)、晶圆级封装(WLP)、***级封装(SIP)等应运而生。***级封装技术作为新兴异质集成技术，成为越来越多芯片的封装形式，***级封装是将多种功能芯片和元器件集成在一个封装内，从而实现一个基本完整的功能，有开发周期短，功能多，功耗低，性能优良，体积小，质量轻等优点。
半导体产业的快速发展，芯片的最小特征尺寸也在不断地突破极限，进入纳米级别。半导体产品向小型化、密集化发展，对封装体的电路密度、精度也提出了更高要求然而，现有的***级封装还存在整合性差、相容性差、集成度小等缺陷，无法满足超高密度封装需求。
因此，提供一种新的扇出型***级封装结构及封装方法是本领域技术人员需要解决的课题。
发明内容
鉴于以上所述现有技术的缺点，本发明的目的在于提供一种扇出型***级封装结构及封装方法，用于解决现有技术中***级封装还存在整合性差、相容性差、集成度小等问题。
为实现上述目的，本发明提供一种扇出型***级封装方法，包括以下步骤：
1)提供一支撑基底，于所述支撑基底上形成第一再布线层；
2)提供一连接桥，将所述连接桥电连接于所述第一再布线层上；
3)于所述第一再布线层上形成封装层，所述封装层覆盖所述连接桥，并减薄所述封装层以显露所述连接桥的顶面；
4)于所述封装层上形成第二再布线层，所述第二再布线层与所述连接桥电连接；
5)去除所述支撑基底，于所述第一再布线层远离所述封装层的一面形成导电块，所述导电块与所述第一再布线层电连接；
6)提供至少一第一功能芯片和至少一元器件，将所述第一功能芯片和所述元器件分别与所述第二再布线层远离所述封装层的一面电连接；
7)于所述第二再布线层上形成冷却盖，所述冷却盖与所述第二再布线层之间形成空腔，所述第一功能芯片和所述元器件均位于所述空腔中；
8)提供一封装晶圆，将所述导电块与所述封装晶圆连接。
可选地，执行步骤2)之前，还包括于所述第一再布线层上的预设位置形成导电柱的步骤，所述导电柱与所述第一再布线层电连接；在步骤2)中，所述连接桥与所述导电柱间隔预设距离；在步骤3)中，所述封装层还覆盖所述导电柱，减薄后的所述封装层还显露所述导电柱的顶面；在步骤4)中，所述第二再布线层还与所述导电柱电连接。
可选地，所述连接桥包括无机穿孔桥，所述无机穿孔桥包括于硅通孔中填充导电金属形成的芯片连接桥。
可选地，所述连接桥包括有机穿孔桥，所述有机穿孔桥包括于有机模塑中形成通孔并填充导电金属形成的芯片连接桥。
可选地，所述导电块包括焊球或导电插件。
可选地，所述提供一封装晶圆，将所述导电块与所述封装晶圆连接之前，还包括以下步骤：
提供至少一第二功能芯片，将所述第二功能芯片与所述导电块连接；
提供一连接器，将所述连接器与所述导电块连接，所述第二功能芯片与所述连接器间隔预设距离，所述封装晶圆通过所述连接器与所述导电块连接。
本发明还提供一种扇出型***级封装结构，包括：
第一再布线层：
第二再布线层，位于所述第一再布线层上方并与所述第一再布线层间隔预设距离；
封装层，位于所述第一再布线层与所述第二再布线层之间；
连接桥，在垂直方向贯穿所述封装层，所述连接桥的底端与所述第一再布线层电连接，所述连接桥的顶端与所述第二再布线层电连接；
导电块，位于所述第一金属布线层远离所述封装层的一面，所述导电块与所述第一再布线层电连接；
至少一第一功能芯片，所述第一功能芯片位于所述第二再布线层远离所述封装层的一面，所述第一功能芯片与所述第二再布线层电连接；
至少一元器件，所述元器件位于所述第二再布线层远离所述封装层的一面，所述元器件与所述第二再布线层电连接，所述第一功能芯片与所述元器件间隔预设距离；
冷却盖，位于所述第二再布线层远离所述封装层的一面，所述冷却盖与所述第二再布线层之间形成空腔，所述第一功能芯片和所述元器件位于所述空腔中；
封装晶圆，位于所述第一再布线层具有所述导电块的一侧，所述封装晶圆与所述导电块连接。
可选地，还包括导电柱，所述导电柱位于所述第一再布线层和所述第二再布线层之间且贯穿所述封装层，所述导电柱的底端与所述第一再布线层电连接，所述导电柱的顶端与所述第一再布线层电连接。
可选地，所述连接桥包括无机穿孔桥，所述无机穿孔桥包括于硅通孔中填充导电金属形成的芯片连接桥。
可选地，所述连接桥包括有机穿孔桥，所述有机穿孔桥包括于有机模塑中形成通孔并填充导电金属形成的芯片连接桥。
可选地，所述导电块包括焊球或导电插件。
可选地，所述封装晶圆与所述导电块之间还包括连接器与至少一第二功能芯片，所述连接器与所述导电块连接，所述第二功能芯片与所述导电块连接，所述第二功能芯片与所述连接器间隔预设距离，所述封装晶圆通过所述连接器与所述导电块电连接。
如上所述，本发明的扇出型***级封装结构及封装方法中，通过连接桥实现上下层的互连，提高I/O线路密度，在第二再布线层上连接第一功能芯片及元器件做高密度连接封装，可以在一片封装晶圆(例如8寸或12寸)中将处理器、记忆体等功能芯片和光电元器件、光学元件及MEMS元件等集成在一个封装体内实现一个基本完整的功能，能够提高制程结构的整合性；另外，还可以在导电块连接第二功能芯片与连接器，在实现高密度封装连接的同时，具有更高的灵活性与更广泛的相容性，增加封装体性能。
附图说明
图1显示为本发明的扇出型***级封装方法的工艺流程图。
图2显示为本发明的扇出型***级封装方法中提供一衬底并形成剥离层的示意图。
图3显示为本发明的扇出型***级封装方法中于剥离层上形成第一再布线层，并于所述第一再布线层远离支撑基底的一面形成第一开口的示意图。
图4显示为本发明的扇出型***级封装方法中于第一再布线层上形成导电柱的示意图。
图5显示为本发明的扇出型***级封装方法中提供一连接桥，并将连接桥连接于第一再布线层的示意图。
图6显示为本发明的扇出型***级封装方法中于第一再布线层上形成封装层的示意图。
图7显示为本发明的扇出型***级封装方法中减薄封装层的示意图。
图8显示为本发明的扇出型***级封装方法中于封装层上形成第二再布线层的示意图。
图9显示为本发明的扇出型***级封装方法中去除支撑基底的示意图。
图10显示为本发明的扇出型***级封装方法中于第一再布线层远离封装层的一面形成第二开口的示意图。
图11显示为本发明的扇出型***级封装方法中于第一再布线层远离封装层的一面形成导电块的示意图。
图12显示为本发明的扇出型***级封装方法中提供至少一第一功能芯片和至少一元器件，并将第一功能芯片和元器件分别与第二再布线层连接的示意图。
图13显示为本发明的扇出型***级封装方法中于第二再布线层上形成冷却盖的示意图。
图14显示为本发明的扇出型***级封装方法中的第一功能芯片和元器件的平面布局图。
图15显示为本发明的扇出型***级封装方法中提供第二功能芯片与连接器，将第二功能芯片和连接器分别与导电块连接的示意图。
元件标号说明
10 支撑基底
20 剥离层
30 第一再布线层
31 第一介质层
32 第一金属布线层
301 第一开口
302 第二开口
40 导电柱
50 导电栓塞
60 连接桥
70 封装层
80 第二再布线层
81 第一介质层
82 第二金属布线层
90 导电块
100 第一功能芯片
101 芯片焊盘
110 元器件
120 第一填充层
130 热传递介质层
140 冷却盖
150 第二功能芯片
160 连接器
170 第二填充层
具体实施方式
以下通过特定的具体实例说明本发明的实施方式，本领域技术人员可由本说明书所揭露的内容轻易地了解本发明的其他优点与功效。本发明还可以通过另外不同的具体实施方式加以实施或应用，本说明书中的各项细节也可以基于不同观点与应用，在没有背离本发明的精神下进行各种修饰或改变。
请参阅图1至图15。需要说明的是，本实施例中所提供的图示仅以示意方式说明本发明的基本构想，遂图式中仅显示与本发明中有关的组件而非按照实际实施时的组件数目、形状及尺寸绘制，其实际实施时各组件的型态、数量及比例可为一种随意的改变，且其组件布局型态也可能更为复杂。
实施例一
本实施例提供一种扇出型***级封装方法，请参阅图1，显示为该方法的工艺流程图，包括以下步骤：
1)提供一支撑基底，于所述支撑基底上形成第一再布线层；
2)提供一连接桥，将所述连接桥电连接于所述第一再布线层上；
3)于所述第一再布线层上形成封装层，所述封装层覆盖所述连接桥，并减薄所述封装层以显露所述连接桥的顶面；
4)于所述封装层上形成第二再布线层，所述第二再布线层与所述连接桥电连接；
5)去除所述支撑基底，于所述第一再布线层远离所述封装层的一面形成导电块，所述导电块与所述第一再布线层电连接；
6)提供至少一第一功能芯片和至少一元器件，将所述第一功能芯片和所述元器件分别与所述第二再布线层远离所述封装层的一面电连接；
7)于所述第二再布线层上形成冷却盖，所述冷却盖与所述第二再布线层之间形成空腔，所述第一功能芯片和所述元器件均位于所述空腔中；
8)提供一封装晶圆，将所述导电块与所述封装晶圆连接。
首先请参阅图2至图3，执行步骤1)：提供一支撑基底10，于所述支撑基底10上形成第一再布线层30。
作为示例，如图2所示，提供一支撑基底10，所述支撑基底10包括玻璃基底、金属基底、半导体基底、聚合物基底及陶瓷基底中的任意一种，用于防止封装过程中层结构开裂、翘曲、断裂等，所述支撑基底10的形状可以是晶圆状、面板状和其他任何需要的形状。本实施例中，所述支撑基底10采用玻璃基底。
作为示例，为了后续利于所述支撑基底10的剥离，于所述支撑基底10上形成剥离层20，所述剥离层20的材质包括胶带或聚合物，通过旋涂工艺涂覆于所述支撑基底10表面，然后采用紫外光固化或热固化方式成型。
作为示例，如图3所示，于所述剥离层20上形成第一再布线层30，所述第一再布线层30包括垂直方向上层叠的第一介质层31和第一金属布线层32。形成所述第一再布线层30的步骤包括：
(1)采用化学气相沉积法、物理气相沉积法或其它合适的方法于所述剥离层20表面形成第一介质层31，所述第一介质层31的材质包括但不限于环氧树脂、硅胶、PI、PBO、BCB、氧化硅、磷硅玻璃、含氟玻璃中的一种或两种以上组合；
(2)采用溅射、电镀、化学镀或其它合适的方法于所述第一介质层31表面形成第一金属层，并对所述第一金属层进行刻蚀形成图形化的第一金属布线层32。所述第一金属布线层32的材料包括铜、铝、镍、金、银、钛中的一种或两种以上组合。
可以根据需要重复上述步骤，以形成具有多层堆叠结构的所述第一再布线层30，以实现不同的布线需求，多层第一金属布线层32之间通过导电插塞电连接。
作为示例，于所述第一再布线层30远离所述剥离层20的一面形成第一开口301以显露所述第一金属布线层32，形成所述第一开口301的方法包括光刻刻蚀法、激光打孔法或其它合适的方法。
接着请参阅图4至图5，执行步骤2)：提供一连接桥60，将所述连接桥60电连接于所述第一再布线层30上。
作为示例，如图5所示，提供一连接桥60，将所述连接桥60与所述第一再布线层30连接，所述连接桥60包括无机穿孔桥，所述无机穿孔桥包括于硅通孔(TSV)中填充导电金属形成的芯片连接桥，所述硅通孔中填充导电金属形成的芯片连接桥，其线宽/线距最小能够达到0.2um/0.2um，增加I/O线路密度，实现芯片高密度连接。
可选地，所述连接桥60还可以包括有机穿孔桥，所述有机穿孔桥包括于有机模塑中形成通孔并填充导电金属形成的芯片连接桥，所述有机穿孔桥形成的芯片连接桥，其线宽/线距最小能够达到22um/22um，虽然有机穿孔桥形成的芯片连接桥的线宽/线距大于无机穿孔桥的线宽/线距，但是其成本远低于无机穿孔桥，在实际生产制造中，根据需求和生产成本等因素选择所述连接桥60的类型，不以本实施例为限制。
作为示例，如图4所示，在执行步骤2)之前，于所述第一再布线层30的预设位置形成导电柱40，于后续用于连接所述连接桥60的位置形成导电栓塞50，所述连接桥60通过所述导电栓塞50与所述第一再布线层30电连接；因所述连接桥60实现互连的成本较高，为了降低成本，在封装体需要超高密度连接的区域采用所述连接桥60进行连接，在封装体相对于超高密度密封连接的区域采用所述导电柱40连接。
作为示例，所述导电柱40包括铜柱。
接着请参阅图6至图7，执行步骤3)：于所述第一再布线层30上形成封装层70，所述封装层70覆盖所述连接桥60，并减薄所述封装层70以显露所述连接桥60的顶面。
作为示例，如图6所示，所述封装层70还覆盖所述导电柱40，形成所述封装层70的方法包括压缩成型、传递模塑成型、液封成型、真空层压及旋涂中的任意一种，所述封装层70的材质包括可固化材料，如聚合物基材料、树脂基材料、聚酰胺及其任何组合。
作为示例，如图7所示，减薄后的所述封装层70显露所述连接桥60和所述导电柱40的顶面，减薄所述封装层70的方法包括研磨、抛光或其它合适的方法。
接着请参阅图8，执行步骤4)：于所述封装层70上形成第二再布线层80，所述第二再布线层80与所述连接桥60电连接。
作为示例，所述第二再布线层80与所述导电柱40及所述连接桥60电连接，所述第二再布线层80包括层叠的第二介质层81和第二金属布线层82，形成所述第二再布线层80的方法与形成所述第一再布线层30的方法形同，这里不做详细赘述。
接着请参阅图9至图11，执行步骤5)：去除所述支撑基底10，于所述第一再布线层30远离所述封装层70的一面形成导电块90，所述导电块90与所述第一再布线层30电连接。
作为示例，如图9所示，基于所述剥离层20去除所述支撑基底10，具体的，根据所述剥离层20的类型采用相应的方法使得所述剥离层20粘性下降，进而剥离所述支撑基底10及所述剥离层20。例如，当所述剥离层20采用光热转换材料时，可采用激光照射所述光热转换层，以使所述光热转换层与所述第一再布线层30及所述支撑基底10分离。
作为示例，如图10所示，于所述第一再布线层30远离所述封装层70的一面形成第二开口302以暴露所述第一金属布线层32，形成所述第二开口302的方法包括光刻刻蚀法、激光打孔法或其它合适的方法。
作为示例，如图11所示，所述导电块90伸入所述第二开口302中与所述第一再布线层30电连接。
作为示例，所述导电块90包括焊球或导电插件。
接着请参阅图12，执行步骤6)：提供至少一第一功能芯片100和至少一元器件110，将所述第一功能芯片100和所述元器件110分别与所述第二再布线层80远离所述封装层70的一面电连接。
作为示例，所述第一功能芯片100的个数为多个，其种类包括处理器、记忆体等；同理，所述元器件110的个数为多个，其种类包括光电元器件，光学元件和MEMS元件等。须知，本实施例仅示例性列举几种所述第一功能芯片100和所述元器件110的类型，不以本实施例为限制，在实际生产制造中，根据封装体的功能需求选择所述第一功能芯片100和所述元器件110的种类与数量。
具体的，所述第一功能芯片100通过芯片焊盘(芯片引脚)101与所述第二再布线层80电连接，所述元器件110通过表面贴装技术(Surface Mounted Technology，SMT)连接于所述第二再布线层80。
接着请参阅图13，执行步骤7)：于所述第二再布线层80上形成冷却盖140，所述冷却盖140与所述第二再布线层80之间形成空腔，所述第一功能芯片100和所述元器110件均位于所述空腔中。
作为示例，形成所述冷却盖140之前，还包括采用点胶工艺或其它合适的工艺于所述第一功能芯片100与所述第二再布线层80之间的连接间隙处形成第一填充层120的步骤，所述第一填充层120既可以对所述第一功能芯片100与所述第二再布线层80的连接处提供保护，防止腐蚀或连接损坏，又能够提高所述第一功能芯片100与所述第二再布线层80的粘结性能，提高机械强度。
作为示例，所述冷却盖140的材质包括银、铜、金及铝中的一种，也可以是其它合适的高导热系数材料。
作为示例，于所述第一功能芯片100的表面和所述冷却盖140之间形成有热传递介质层130，所述热传递介质层130可以是散热膏或其它合适的高导热材料，一方面所述热传递介质层130可以作为所述第一功能芯片100和所述冷却盖140之间的粘结剂，另一方面，来自所述第一功能芯片100的热量可以通过所述热传递介质层130更有效的热传导至所述冷却盖140，利于器件散热。
接着，执行步骤8)：提供一封装晶圆，将所述导电块90与所述封装晶圆连接。
作为示例，所述封装晶圆包括8寸或12寸的封装晶圆，具体的，本实施例中，所述封装晶圆采用12寸的封装晶圆，所述导电块90与所述封装晶圆连接，用以后续对封装体的电性引出，例如与外部电源连接等。
作为示例，当所述导电块90与所述封装晶圆直接连接时，所述导电块90优先采用焊球，通过焊球与所述封装晶圆焊接。
作为示例，如图14所示，显示为所述第一功能芯片100与所述元器件110的平面布局图，多个所述第一功能芯片100与多个所述元器件110呈阵列排布，可以在一片封装晶圆中将多种功能芯片包括处理器、记忆体等和多种元器件包括光电元器件、光学元件、MEMS元件等集成在一个封装体内，从而实现一个基本完整的功能。
可选地，如图15所示，提供第二功能芯片150和连接器160，将所述第二功能芯片150和所述连接器160分别与所述导电块90连接。
作为示例，所述第二功能芯片150包括但不限于处理器、记忆体、电源管理芯片、发射器芯片、接收器芯片等。
作为示例，于所述第二功能芯片150和所述导电块90的连接间隙处形成第二填充层170，所述第二填充层170一方面可以对所述第二功能芯片150与所述导电块90的连接处提供保护，防止腐蚀或连接损坏，另一方面可以提高所述第二功能芯片150与所述导电块90的粘结性能，提高机械强度。
作为示例，所述连接器160包括针座连接器，所述连接器160用以后续与所述封装晶圆连接，进而连接外部电源。
作为示例，所述导电块90和所述第二功能芯片150及所述连接器160连接时，所述导电块90优选导电插件，通过导电插件与所述第二功能芯片150和所述连接器160连接。
作为示例，通过设置两层芯片层(即第一功能芯片100层区和第二功能芯片150层区)，具有更高的灵活性与更广泛的相容性。例如，实现封装体完整功能的同时，设置两层芯片层，可以提高芯片之间的间距，降低芯片之间的串扰，提高灵活性与相容性。
实施例二
本实施例提供一种扇出型***级封装结构，请参阅图13，该封装结构包括第一再布线层30、第二再布线层80、封装层70、连接桥60、导电块90、至少一第一功能芯片100、至少一元器件110、冷却盖140和封装晶圆，其中，所述第二再布线层80位于所述第一再布线层30上方并与所述第一再布线层30间隔预设距离，所述封装层70位于所述第一再布线层30与所述第二再布线层80之间，所述连接桥60在垂直方向贯穿所述封装层70，所述连接桥60的底端与所述第一再布线层30电连接，所述连接桥60的顶端与所述第二再布线层80电连接，所述导电块90位于所述第一再布线层30远离所述封装层70的一面，所述导电块90与所述第一再布线层30电连接，所述第一功能芯片100位于所述第二再布线层80远离所述封装层70的一面，所述第一功能芯片100与所述第二再布线层80电连接，所述元器件110位于所述第二再布线层80远离所述封装层70的一面，所述元器件110与所述第二再布线层80电连接，所述第一功能芯片100与所述元器件110间隔预设距离，所述冷却盖140位于所述第二再布线层80远离所述封装层70的一面，所述冷却盖140与所述第二再布线层80之间形成空腔，所述第一功能芯片100与所述元器件110位于所述空腔中，所述封装晶圆位于所述第一再布线层30具有所述导电块90的一侧，所述封装晶圆与所述导电块90连接。
作为示例，所述第一再布线层30包括在垂直方向上堆叠的至少一第一介质层31与至少一第一金属布线层32，所述第二再布线层80包括在垂直方向上堆叠的至少一第一介质层81与至少一第二金属布线层82。
作为示例，所述连接桥60包括无机穿孔桥，所述无机穿孔桥包括于硅通孔(TSV)中填充导电金属形成的芯片连接桥，其线宽/线距范围为0.2um/0.2um至50um/50um。
可选地，所述连接桥60还可以包括有机穿孔桥，所述有机穿孔桥包括于有机模塑中形成通孔并填充导电金属形成的芯片连接桥，其线宽/线距的范围为22um/22um至50um/50um，虽然有机穿孔桥形成的芯片连接桥的线宽/线距不能做到无机穿孔桥的线宽/线距的范围，但是其成本远低于无机穿孔桥，在实际生产制造中，根据需求和生产成本等因素选择所述连接桥60的类型，不以本实施例为限制。
作为示例，所述连接桥60增加I/O线路密度，实现芯片高密度连接。
作为示例，还包括导电柱40，所述导电柱40位于所述第一再布线层30与第二再布线层80之间且贯穿所述封装层70，所述导电柱40的顶端与所述第二再布线层80电连接，所述导电柱70的底端与所述第一再布线层30电连接；在封装体需要超高密度连接的区域采用所述连接桥60进行连接，在封装体相对于超高密度密封连接的区域采用所述导电柱40连接，降低成本。
作为示例，所述导电柱40包括铜柱。
作为示例，所述封装层70包括聚合物基材料层、树脂基材料层、聚酰胺层、环氧树脂层及其任何组合。
作为示例，所述第一功能芯片100的个数为多个，其种类包括处理器、记忆体等；所述元器件110的个数为多个，其种类包括光电元器件，光学元件和MEMS元件等。须知，本实施例仅示例性列举几种所述第一功能芯片100和所述元器件110的类型，不以本实施例为限制，在实际应用中，根据封装体的功能需求选择所述第一功能芯片100和所述元器件110的种类与数量。
作为示例，所述第一功能芯片100包括芯片焊盘101，所述第一功能芯片100通过所述芯片焊盘101与所述第二金属布线层82连接。
作为示例，所述第一功能芯片100及所述第二再布线层80之间的连接间隙处设有第一填充层120，所述第一填充层120一方面可以对所述第一功能芯片100与所述第二再布线层80的连接处提供保护，防止腐蚀或连接损坏，另一方面可以提高所述第一功能芯片100与所述第二再布线层80的粘结性能，提高机械强度。
作为示例，所述第一功能芯片100的表面与所述冷却盖140之间设有热传递介质层130，所述热传递介质层130可以是散热膏或其它合适的高导热材料，一方面所述热传递介质层130可以作为所述第一功能芯片100和所述冷却盖140之间的粘结剂，另一方面，来自所述第一功能芯片100的热量可以通过所述热传递介质层130更有效的热传导至所述冷却盖140，利于器件散热。
作为示例，所述封装晶圆包括8寸或12寸的封装晶圆，具体的，本实施例采用12寸的封装晶圆，所述导电块90与所述封装晶圆连接，用以后续对封装体的电性引出，例如与外部电源连接。
作为示例，所述导电块90包括焊球或导电插件。
作为示例，请参阅图14，显示为所述第一功能芯片100与所述元器件110的平面布局图，多个所述第一功能芯片100与多个所述元器件110呈阵列排布，可以在一片封装晶圆中将多种功能芯片包括处理器、记忆体等和多种元器件包括光电元器件、光学元件、MEMS元件等集成在一个封装体内，从而实现一个基本完成的功能体。
可选地，如图15所示，还包括第二功能芯片150和连接器160，所述第二功能芯片150和所述连接器160分别与所述导电块90电连接；所述第二功能芯片150包括但不限于处理器、记忆体，电源管理芯片、发射器芯片和接收器芯片等，所述连接器160包括针座连接器，所述连接器160用以后续与所述封装晶圆连接，进而连接外部电源。
作为示例，所述第二功能芯片150与所述导电块90之间设有第二填充层170，所述第二填充层170一方面可以对所述第二功能芯片150与所述导电块90的连接处提供保护，防止腐蚀或连接损坏，另一方面可以提高所述第二功能芯片150与所述导电块90的粘结性能，提高机械强度。
作为示例，通过设置两层芯片层(即第一功能芯片100层区和第二功能芯片150层区)，具有更高的灵活性与更广泛的相容性。例如，实现封装体完整功能的同时，设置两层芯片层，可以提高芯片之间的间距，降低芯片之间的串扰，提高灵活性与相容性。
综上所述，本发明的扇出型***级封装结构及封装方法中，通过连接桥实现上下层的互连，提高I/O线路密度，在第二再布线层上连接第一功能芯片及元器件做高密度连接封装，可以在一片封装晶圆(例如8寸或12寸)中将处理器、记忆体等功能芯片和光电元器件、光学元件及MEMS元件等集成在一个封装体内实现一个基本完整的功能，能够提高制程结构的整合性；另外，还可以在导电块连接第二功能芯片与连接器，在实现高密度密封连接的同时，具有更高的灵活性与更广泛的相容性，增加封装体性能。所以，本发明有效克服了现有技术中的种种缺点而具高度产业利用价值。
上述实施例仅例示性说明本发明的原理及其功效，而非用于限制本发明。任何熟悉此技术的人士皆可在不违背本发明的精神及范畴下，对上述实施例进行修饰或改变。因此，举凡所属技术领域中具有通常知识者在未脱离本发明所揭示的精神与技术思想下所完成的一切等效修饰或改变，仍应由本发明的权利要求所涵盖。

Claims (12)

1.一种扇出型***级封装方法，其特征在于，包括以下步骤：
1)提供一支撑基底，于所述支撑基底上形成第一再布线层；
2)提供一连接桥，将所述连接桥电连接于所述第一再布线层上；
3)于所述第一再布线层上形成封装层，所述封装层覆盖所述连接桥，并减薄所述封装层以显露所述连接桥的顶面；
4)于所述封装层上形成第二再布线层，所述第二再布线层与所述连接桥电连接；
5)去除所述支撑基底，于所述第一再布线层远离所述封装层的一面形成导电块，所述导电块与所述第一再布线层电连接；
6)提供至少一第一功能芯片和至少一元器件，将所述第一功能芯片和所述元器件分别与所述第二再布线层远离所述封装层的一面电连接；
7)于所述第二再布线层上形成冷却盖，所述冷却盖与所述第二再布线层之间形成空腔，所述第一功能芯片和所述元器件均位于所述空腔中；
8)提供一封装晶圆，将所述导电块与所述封装晶圆连接。
2.根据权利要求1所述的扇出型***级封装方法，其特征在于：执行步骤2)之前，还包括于所述第一再布线层上的预设位置形成导电柱的步骤，所述导电柱与所述第一再布线层电连接；在步骤2)中，所述连接桥与所述导电柱间隔预设距离；在步骤3)中，所述封装层还覆盖所述导电柱，减薄后的所述封装层还显露所述导电柱的顶面；在步骤4)中，所述第二再布线层还与所述导电柱电连接。
3.根据权利要求1所述的扇出型***级封装方法，其特征在于：所述连接桥包括无机穿孔桥，所述无机穿孔桥包括于硅通孔中填充导电金属形成的芯片连接桥。
4.根据权利要求1所述的扇出型***级封装方法，其特征在于：所述连接桥包括有机穿孔桥，所述有机穿孔桥包括于有机模塑中形成通孔并填充导电金属形成的芯片连接桥。
5.根据权利要求1所述的扇出型***级封装方法，其特征在于：所述导电块包括焊球或导电插件。
6.根据权利要求1-5中任意一项所述的扇出型***级封装方法，其特征在于，所述提供一封装晶圆，将所述导电块与所述封装晶圆连接之前，还包括以下步骤：
提供至少一第二功能芯片，将所述第二功能芯片与所述导电块连接；
提供一连接器，将所述连接器与所述导电块连接，所述第二功能芯片与所述连接器间隔预设距离，所述封装晶圆通过所述连接器与所述导电块连接。
7.一种扇出型***级封装结构，其特征在于，包括：
第一再布线层；
第二再布线层，位于所述第一再布线层上方并与所述第一再布线层间隔预设距离；
封装层，位于所述第一再布线层与所述第二再布线层之间；
连接桥，在垂直方向贯穿所述封装层，所述连接桥的底端与所述第一再布线层电连接，所述连接桥的顶端与所述第二再布线层电连接；
导电块，位于所述第一再布线层远离所述封装层的一面，所述导电块与所述第一再布线层电连接；
至少一第一功能芯片，所述第一功能芯片位于所述第二再布线层远离所述封装层的一面，所述第一功能芯片与所述第二再布线层电连接；
至少一元器件，所述元器件位于所述第二再布线层远离所述封装层的一面，所述元器件与所述第二再布线层电连接，所述第一功能芯片与所述元器件间隔预设距离；
冷却盖，位于所述第二再布线层远离所述封装层的一面，所述冷却盖与所述第二再布线层之间形成空腔，所述第一功能芯片和所述元器件位于所述空腔中；
封装晶圆，位于所述第一再布线层具有所述导电块的一侧，所述封装晶圆与所述导电块连接。
8.根据权利要求7所述的扇出型***级封装结构，其特征在于：还包括导电柱，所述导电柱位于所述第一再布线层和所述第二再布线层之间且贯穿所述封装层，所述导电柱的底端与所述第一再布线层电连接，所述导电柱的顶端与所述第一再布线层电连接。
9.根据权利要求7所述的扇出型***级封装结构，其特征在于：所述连接桥包括无机穿孔桥，所述无机穿孔桥包括于硅通孔中填充导电金属形成的芯片连接桥。
10.根据权利要求7所述的扇出型***级封装结构，其特征在于：所述连接桥包括有机穿孔桥，所述有机穿孔桥包括于有机模塑中形成通孔并填充导电金属形成的芯片连接桥。
11.根据权利要求7所述的扇出型***级封装结构，其特征在于：所述导电块包括焊球或导电插件。
12.根据权利要求7-11中任意一项所述的扇出型***级封装结构，其特征在于：所述封装晶圆与所述导电块之间还包括连接器与至少一第二功能芯片，所述连接器与所述导电块连接，所述第二功能芯片与所述导电块连接，所述第二功能芯片与所述连接器间隔预设距离，所述封装晶圆通过所述连接器与所述导电块电连接。
CN202211117666.6A 2022-09-14 2022-09-14 扇出型***级封装结构及封装方法 Pending CN115458417A (zh)

Priority Applications (2)

Application Number Priority Date Filing Date Title
CN202211117666.6A CN115458417A (zh) 2022-09-14 2022-09-14 扇出型***级封装结构及封装方法
US18/367,478 US20240088000A1 (en) 2022-09-14 2023-09-13 Fan-out system-level packaging structure and packaging method

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
CN202211117666.6A CN115458417A (zh) 2022-09-14 2022-09-14 扇出型***级封装结构及封装方法

Publications (1)

Publication Number Publication Date
CN115458417A true CN115458417A (zh) 2022-12-09

Family

ID=84303138

Family Applications (1)

Application Number Title Priority Date Filing Date
CN202211117666.6A Pending CN115458417A (zh) 2022-09-14 2022-09-14 扇出型***级封装结构及封装方法

Country Status (2)

Country Link
US (1) US20240088000A1 (zh)
CN (1) CN115458417A (zh)

Cited By (1)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
WO2024051225A1 (zh) * 2022-09-05 2024-03-14 盛合晶微半导体(江阴)有限公司 一种扇出型***级封装结构及制作方法

Cited By (1)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
WO2024051225A1 (zh) * 2022-09-05 2024-03-14 盛合晶微半导体(江阴)有限公司 一种扇出型***级封装结构及制作方法

Also Published As

Publication number Publication date
US20240088000A1 (en) 2024-03-14

Similar Documents

Publication Publication Date Title
US11631611B2 (en) Wafer level chip scale packaging intermediate structure apparatus and method
KR102329567B1 (ko) 반도체 패키지 및 그를 형성하는 방법
CN105895623B (zh) 用于半导体封装件的衬底设计及其形成方法
CN111370385A (zh) 扇出型***级封装结构及其制作方法
CN111370387A (zh) 扇出型***级封装结构及其制作方法
CN115132593B (zh) 一种三维封装结构及其制备方法
CN113497009A (zh) 半导体封装结构及其制备方法
CN112289743A (zh) 一种晶圆***级扇出型封装结构及其制作方法
CN111370386A (zh) 扇出型***级封装结构及其制作方法
CN109786274A (zh) 半导体器件及其制造方法
US20240088000A1 (en) Fan-out system-level packaging structure and packaging method
CN110148587B (zh) 扇出型天线封装结构及封装方法
WO2024051225A1 (zh) 一种扇出型***级封装结构及制作方法
CN116960002B (zh) 光电集成式半导体封装结构及其制备方法
CN112289742A (zh) 一种晶圆***级三维扇出型封装结构及其制作方法
CN212084995U (zh) 晶圆级封装结构
US20240063029A1 (en) Packaging structure having organic interposer layer and method for manufacturing same
CN114188226A (zh) 扇出型封装结构及封装方法
CN114937608B (zh) 一种高密度互连的封装结构及其制备方法
US20220384208A1 (en) Manufacturing method for manufacturing a package structure
CN115206948A (zh) 一种超高密度连接***三维扇出型封装结构及其制备方法
CN209804638U (zh) 扇出型天线封装结构
CN114188225A (zh) 扇出型封装结构及封装方法
CN213242537U (zh) 一种晶圆***级三维扇出型封装结构
CN115642092B (zh) ***级扇出型封装结构及其制作方法

Legal Events

Date Code Title Description
PB01 Publication
PB01 Publication
SE01 Entry into force of request for substantive examination
SE01 Entry into force of request for substantive examination