DE10122136B4 - Grenzflächenhohlraumüberwachung in einem Damaszener-Prozess - Google Patents

Grenzflächenhohlraumüberwachung in einem Damaszener-Prozess Download PDF

Info

Publication number
DE10122136B4
DE10122136B4 DE10122136A DE10122136A DE10122136B4 DE 10122136 B4 DE10122136 B4 DE 10122136B4 DE 10122136 A DE10122136 A DE 10122136A DE 10122136 A DE10122136 A DE 10122136A DE 10122136 B4 DE10122136 B4 DE 10122136B4
Authority
DE
Germany
Prior art keywords
interface
metal layer
barrier metal
properties
determining
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Expired - Fee Related
Application number
DE10122136A
Other languages
English (en)
Other versions
DE10122136A1 (de
Inventor
Eckhard Langer
Frank Koschinsky
Volker Kahlert
Peter Hübler
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
GlobalFoundries Inc
Original Assignee
Advanced Micro Devices Inc
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Advanced Micro Devices Inc filed Critical Advanced Micro Devices Inc
Priority to DE10122136A priority Critical patent/DE10122136B4/de
Priority to US10/121,122 priority patent/US6716650B2/en
Publication of DE10122136A1 publication Critical patent/DE10122136A1/de
Application granted granted Critical
Publication of DE10122136B4 publication Critical patent/DE10122136B4/de
Anticipated expiration legal-status Critical
Expired - Fee Related legal-status Critical Current

Links

Classifications

    • HELECTRICITY
    • H01ELECTRIC ELEMENTS
    • H01LSEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/70Manufacture or treatment of devices consisting of a plurality of solid state components formed in or on a common substrate or of parts thereof; Manufacture of integrated circuit devices or of parts thereof
    • H01L21/71Manufacture of specific parts of devices defined in group H01L21/70
    • H01L21/768Applying interconnections to be used for carrying current between separate components within a device comprising conductors and dielectrics
    • H01L21/76838Applying interconnections to be used for carrying current between separate components within a device comprising conductors and dielectrics characterised by the formation and the after-treatment of the conductors
    • H01L21/76841Barrier, adhesion or liner layers
    • H01L21/76843Barrier, adhesion or liner layers formed in openings in a dielectric
    • H01L21/76849Barrier, adhesion or liner layers formed in openings in a dielectric the layer being positioned on top of the main fill metal
    • HELECTRICITY
    • H01ELECTRIC ELEMENTS
    • H01LSEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/70Manufacture or treatment of devices consisting of a plurality of solid state components formed in or on a common substrate or of parts thereof; Manufacture of integrated circuit devices or of parts thereof
    • H01L21/71Manufacture of specific parts of devices defined in group H01L21/70
    • H01L21/768Applying interconnections to be used for carrying current between separate components within a device comprising conductors and dielectrics
    • H01L21/76838Applying interconnections to be used for carrying current between separate components within a device comprising conductors and dielectrics characterised by the formation and the after-treatment of the conductors
    • H01L21/76877Filling of holes, grooves or trenches, e.g. vias, with conductive material

Landscapes

  • Engineering & Computer Science (AREA)
  • Physics & Mathematics (AREA)
  • Condensed Matter Physics & Semiconductors (AREA)
  • General Physics & Mathematics (AREA)
  • Manufacturing & Machinery (AREA)
  • Computer Hardware Design (AREA)
  • Microelectronics & Electronic Packaging (AREA)
  • Power Engineering (AREA)
  • Internal Circuitry In Semiconductor Integrated Circuit Devices (AREA)

Abstract

Verfahren zur Überwachung der Hohlraumerzeugung an einer Grenzfläche (8) zwischen einer Barrierenmetallschicht (6) und einer Metallisierungsstruktur, die während der Herstellung einer Halbleiterschaltungsstruktur auftreten kann, mittels einer Barrierenmetallschichtüberwachungsstruktur (11) mit:
Bereitstellen eines Substrats (2) mit einer Oberfläche mit einer darüber angeordneten dielektrischen Schicht (3), wobei die dielektrische Schicht (3) darin ausgebildete Öffnungen (9) aufweist;
Abscheiden eines Metalls (4) zumindest in den Öffnungen (9);
Einebnen einer Oberfläche des Metalls (4) in den Öffnungen (9);
Herstellen der Barrierenmetallschichtüberwachungsstruktur (11) durch Abscheiden einer Barrierenmetallschicht (6) auf der eingeebneten Oberfläche des Metalls (4) und auf der dielektrischen Schicht (3) zur Erzeugung einer ebenen großflächigen Barrierenmetallschicht (6); und
Bestimmen von Eigenschaften der Grenzfläche (8), die an der eingeebneten Oberfläche des Metalls (4) und der großflächigen Barrierenmetallschicht (6) gebildet ist, in Bezug auf die Hohlraumerzeugung an der Grenzfläche (8).

Description

  • Gebiet der vorliegenden Erfindung
  • Die vorliegende Erfindung betrifft das Gebiet der Herstellung integrierter Schaltungen und betrifft insbesondere ein Verfahren zur Überwachung von Hohlräumen in Damaszener- und Dual-Damaszener-Strukturen.
  • Der Bedarf an leistungsfähigen Halbleiterchips ist in den vergangenen Jahren ständig angestiegen, während gleichzeitig die Funktionalität der Schaltung komplexer und der Flächenbedarf pro Chip geringer geworden ist. Eine Möglichkeit, die Geschwindigkeit und die Leistungsfähigkeit des Halbleiterchips zu erhöhen, besteht darin, die Größe der einzelnen integrierten Schaltungskomponenten zu verringern. In modernen integrierten Schaltungen wird die Kanallänge und damit die Gate-Länge eines typischen Feldeffekttransistors (FET) auf eine Größe von 0,2 μm und weniger verkleinert, um die Schaltgeschwindigkeit des FET-Elements genügend zu reduzieren, um es zu ermöglichen, beispielsweise eine zentrale Rechnereinheit (CPU) mit Taktfrequenzen von 1 GHz und darüber zu betreiben. Bei kleinen Strukturgrößen ist die Leistungsfähigkeit der Halbleiterchips nicht nur durch die Schaltgeschwindigkeit einzelner FET-Elemente beschränkt, sondern ebenfalls durch die elektrische Leitfähigkeit der Metallverbindungen, die die diversen einzelnen Komponenten verbinden, und durch die parasitären Kapazitäten, die mit den Metallverbindungen verknüpft sind. Um die Vorteile von Transistorelementen, die in der Lage sind, bei hohen Geschwindigkeiten betrieben zu werden und kleinere Strukturgrößen aufweisen, vollständig auszuschöpfen, müssen die Metallverbindungen sehr gut leitend und/oder parasitären Kapazitäten zwischen benachbarten Verbindungsleitungen oder Durchführungen müssen so gering wie möglich gehalten werden.
  • Ein typisches Verfahren zur Oberflächenverdrahtung der einzelnen Komponenten einer integrierten Schaltung, das ebenfalls als "Metallisierung" bezeichnet wird, ist der sogenannte Damaszener Prozess, in dem Gräben und/oder Durchführungen in einer isolierenden Schicht gebildet und anschließend mit einem leitenden Material gefüllt werden, um die leitfähigen Leitungen zu bilden, die die einzelnen Komponenten der integrierten Schaltung verbinden. Gegenwärtig weisen die meisten der Silicium-basierten Halbleiterchips eine Metallisierungsschicht auf, die Siliciumdioxid als ein dielektrisches Material und Aluminium als das leitfähige Material aufgrund der ausgezeichneten Haftung des Aluminiums zu dem umgebenden Siliciumdioxid ohne Neigung zur Diffusion in das Siliciumdioxid verwenden. Bei integrierten Schaltungen mit kritischen Strukturgrößen von 0,5 μm und weniger beginnt die Verbindungsleitungsverzögerung, die durch die begrenzte Leitfähigkeit der Metallleitungen und die relativ hohe dielektrische Konstante des Siliciumdioxids verursacht wird, die Schaltgeschwindigkeit der einzelnen Halbleiterelemente zu dominieren. Somit wurden große Anstrengungen unternommen, um das Metall und/oder das Dielektrikum durch ein geeignetes Material zu ersetzen, um die RC-Konstante, die durch den Widerstand der leitfähigen Leitungen und die parasitäre Kapazität zwischen benachbarten Leitungen definiert wird, zu verringern.
  • Aus den diversen Materialien hat sich Kupfer als ein vielversprechender Kandidat für das Ersetzen des Aluminiums aufgrund des geringeren spezifischen Widerstands erwiesen, der ungefähr um eine Größenordnung kleiner als derjenige von Aluminium ist. Ferner zeigt im Gegensatz zu Aluminium Kupfer keine eutektischen Reaktionen und thermisch induzierte Elektromigration, wenn dieses in Halbleiterchips mit Integration in großem Maßstab ("VLSI") und mit Integration in extrem großem Maßstab ("ULSI") verwendet wird. Ferner kann Kupfer bei niedrigen Temperaturen mit einem hohen Aspektverhältnis abgeschieden werden, wodurch eine gute Stufenbedeckung erreicht wird.
  • Wie zuvor erwähnt ist, muss zur Bereitstellung einer äußerst zuverlässige integrierte Schaltung das Metall der Verbindungsleitungen ausreichend an dem umgebenden dielektrischen Material anhaften und eine Diffusion der Metallatome in das dielektrische Material muss soweit wie möglich reduziert werden. Somit kann in vielen Fällen das Metall nicht direkt auf dem dielektrischen Material abgeschieden werden. Statt dessen wird eine Barrierenmetallschicht auf der Oberfläche der dielektrischen Schicht vor der Abscheidung des Metalls aufgebracht. Beispielsweise diffundiert Kupfer schnell in Siliciumdioxid hinein und haftet nicht ausreichend auf Siliciumdioxid. Folglich wird eine dünne Barrierenmetallschicht abgeschieden, um eine ausreichende Haftung des Kupfers zu gewährleisten, um ein Diffundieren des Kupfers in das Siliciumdioxid zu verhindern.
  • Tantal ist ein attraktives Barrierenmaterial aufgrund seines hohen Schmelzpunktes und seiner Unvermischbarkeit mit Kupfer. Ferner liefert es Kontakte mit geringem ohmschen Widerstand und eine ausgezeichnete Haftung zu Kupfer. Ein Dotieren des Tantals mit Stickstoff verhindert Diffusionswege an den Korngrenzen. Daher kann Tantalnitrid, das beispielsweise durch reaktives Sputtern von Tantal in Anwesenheit von Stickstoff abgeschieden wird, ebenfalls als eine Barrierenmetallschicht verwendet werden. Daher ist Tantalnitrit ein sehr geeignetes Barrierenmaterial. Diese Schichten können durch Sputtern oder CVD (chemische Dampfabscheidung) abgeschieden werden.
  • Im Damaszener-Prozess zur Bildung einer Metallisierungsschicht mit beispielsweise Siliciumdioxid und Kupfer ist die Erzeugung von Hohlräumen an der Grenzfläche des Dielektrikums und des leitenden Materials, insbesondere an der Unterseite von in dem Dielektrikum auf einer vorhergehenden Metallisierungsschicht gebildeter Durchgangsöffnungen ein besonders ernst zu nehmendes Problem. Ferner wurde durch verschiedene Untersuchungen bestätigt, dass Grenzflächenhohlräume zwischen dem Barrierenmaterial, beispielsweise Tantal oder Tantalnitrid, und dem darunter liegenden Kupfer gebildet werden. Derartige Grenzflächenhohlräume können ein Ergebnis einer unzureichenden Wärmeabfuhr während des Sputterns sein und können sich bilden, wenn sich das Kupfer thermisch beim Abkühlen nach der Abscheidung zusammenzieht. Somit muss der Damaszener-Prozess ständig überwacht werden, um ein ausreichendes Niveau an Zuverlässigkeit der integrierten Schaltung zu erreichen.
  • Mit Bezug zu 1 wird ein typischer Damaszener-Prozess und ein Verfahren zur Überwachung von Hohlräumen in Durchgangsöffnungen gemäß dem Stand der Technik kurz erläutert.
  • In 1 bezeichnet Bezugszeichen 1 eine standardmäßige Damaszener-Struktur. Ein Substrat 2, etwa ein Siliciumsubstrat oder ein anderes Substrat, das für Halbleiter- oder integrierte Schaltungstechnologie geeignet ist, kann diverse Schichten beinhalten, die Halbleiterelemente definieren, etwa Feldeffekttransistoren (FET) (nicht gezeigt). Das Substrat 2 ist zumindest teilweise mit einem dielektrischen Material, etwa Siliciumdioxid (SiO2) als einer ersten Isolationsschicht 3 bedeckt. In der Isolationsschicht 3 sind Öffnungen 9 ausgebildet. Die Öffnungen 9 sind mit einem Metall, etwa Kupfer, Wolfram oder Aluminium gefüllt. Die Öffnungen 9 sind voneinander getrennt und können einzelne Metallinseln und/oder Metallleitungen einer ersten Metallisierungsschicht bilden. Die Metallleitungen und/oder Inseln werden gemeinsam als Metallgebiete 4 bezeichnet. Über der ersten Isolierschicht 3 und den Metallgebieten 4 ist eine zweite Isolierschicht 5 angeordnet, die Durchführungen bzw. Durchgangsöffnungen 7 in ausgerichteterweise zu den Metallgebieten 4 umfasst. Eine Barrierenmetallschicht 6 mit beispielsweise Tantal oder Tantalnitrid ist auf der zweiten Isolierschicht 5 abgeschieden und definiert eine Grenzfläche 8 zwischen der Barrierenmetallschicht 6 und den Metallgebieten 4.
  • Ein typischer Prozessablauf zur Herstellung der Damaszener-Struktur 1 aus 1 kann umfassen: Abscheiden der ersten Isolationsschicht 3 durch einen geeigneten Abscheidevorgang, der im Stand der Technik bekannt ist, Bilden der Öffnungen mittels Lithographie und Ätzen, Füllen der Öffnungen 9 mit einem Metall wie etwa Kupfer, beispielsweise durch Elektroplattieren, wobei vor dem Abscheiden des Kupfers eine Barrierenmetallschicht (nicht gezeigt) und eine Kupfersaatschicht (nicht gezeigt) abgeschieden werden kann, und wobei die resultierende Struktur mittels chemisch-mechanischen Polierens (CMP) eingeebnet wird. Anschließend wird die zweite Isolierschicht 5 beispielsweise Siliciumdioxid (SiO2) abgeschieden und strukturiert, um die Durchgangsöffnungen 7 zu bilden. Als Nächstes wird die Barrierenmetallschicht 6 durch Sputterabscheidung auf der zweiten Isolierschicht 5 abgeschieden, wobei sich Hohlräume (nicht gezeigt), wie zuvor erläutert wurde, insbesondere an der Grenzfläche 8, d.h. zwischen dem darunter liegenden Metallgebiet 4 und der Barrierenmetallschicht 6 bilden können, verursacht durch die thermische Spannung aufgrund der bei der Abscheidung der Barrierenmetallschicht 6 erzeugten Wärme und dem anschließenden Abkühlen des Kupfer-Barrierenmetallschicht-Stapels.
  • Im Allgemeinen sind Grenzflächenhohlräume klein im Vergleich zur unteren Fläche der Durchgangsöffnung und es ist daher schwer, diese durch elektrische Tests zu detektie ren. Um die Prozess-Qualität der Barrierenmetallschichtabscheidung zu überwachen, wird ein Wafer, der die Damaszener-Struktur 1 trägt, in Stücke geschnitten, um eine Probe für eine Querschnittsanalyse mittels eines Transmissionselektronenmikroskops zu präparieren, wobei die Probe die Grenzfläche 8 zwischen der Barrierenmetallschicht 6 und dem Metallgebiet 4 umfasst.
  • Dazu wird ein einzelnes Stück, das die Damaszener-Struktur 1 enthält, gedünnt, beispielsweise durch Präparierung mit einem fokussierten Ionenstrahl (FIB), um die benötigte Dicke für die Querschnittsanalyse zu erhalten, die für die Untersuchung mit der Transmissionselektronenmikroskopie (TEM) geeignet ist. Die Präparierung von Proben für die Querschnittsanalyse ist jedoch sehr kosten- und zeitaufwendig. Das Präparieren der Probe kann bis zu einige Stunden erfordern und wird für gewöhnlich außerhalb des eigentlichen Produktionsbereichs ausgeführt. Somit muss die in Betracht kommende Sputter- oder CVD-Anlage im Stillstand bleiben, bis die Testergebnisse erhalten werden, wodurch sich der Durchsatz der Maschine beträchtlich verringert, oder diese kann auf Risiko hin freigegeben werden, wodurch sich die Produktionsausbeute möglicherweise verringert. Ferner ist es im Allgemeinen sehr schwierig, mehrere geeignete Proben aus dem gleichen Test-Wafer zu präparieren, so dass es äußerst kompliziert und kostenintensiv ist, Durchgangsöffnungshohlräume über die gesamte Wafer-Fläche zu überwachen. Ferner erfordert die Querschnittsanalyse die Zerstörung der Proben und verhindert daher eine weitere Verwendung dieser Proben.
  • Die Patentschrift US 5 693 563 A offenbart eine Kupferdamaszenerstruktur, die eine strukturierte leitende Barrierendeckschicht aufweist. Das Problem der Hohlraumbildung an der Grenzschicht zwischen dem Kupferleiter und der Barrierendeckschicht und deren Überwachung wird nicht erwähnt
  • Die Druckschrift: Shacham-Diamand, Y.; In: Journal of Electronic Materials, April 2001 Seiten 336–344, Vol. 30, Nr. 4 offenbart eine Barrierenschicht für Kupfermetallisierungen in ULSI-Bauteilen. Die Probleme beim Abscheiden der Barrierenschicht in Gräben werden beschrieben und eine Ausführungsform, bei der der Kupferleiter vollständig von einer leitenden Barrierenschicht umgeben ist, wobei die Deckschicht selektiv auf dem Kupferleiter abgeschieden wird, offenbart. Zur Überwachung der Barrierenschicht wer den verschiedene SEM und TEM-Verfahren eingesetzt. Das Problem der Hohlraumbildung an der Grenzschicht zwischen dem Leiter und der Barrierenschicht und deren Überwachung wird nicht erwähnt.
  • Es ist daher die Aufgabe der vorliegenden Erfindung, ein Verfahren zur Überwachung von Hohlräumen in Damaszener-Anwendungen zu entwickeln, das den Überwachungsvorgang bei einem hohen Grad an Zuverlässigkeit und vorzugsweise ohne Probenzerstörung vereinfacht.
  • Überblick über die Erfindung
  • Die Aufgabe der vorliegenden Erfindung wird insbesondere durch ein Verfahren gemäß dem Anspruch 1 gelöst.
  • Kurze Beschreibung der Zeichnungen
  • Weitere Ausführungsformen der vorliegenden Erfindung sind in den angefügten Patentansprüchen definiert und werden durch die folgende detaillierte Beschreibung deutlich, wenn diese mit Bezug zu den begleitenden Zeichnungen studiert wird. Es zeigen:
  • 1 schematisch einen anschaulichen Prozessablauf für Damaszener-Anwendungen; und
  • 2 schematisch den Prozessablauf zur Überwachung von Hohlräumen in Damaszener-Anwendungen gemäß der vorliegenden Erfindung.
  • Zu erwähnen ist, dass die in den Figuren dargestellten Abmessungen nicht maßstabsgetreu sind.
  • Detaillierte Beschreibung der Erfindung
  • Obwohl die vorliegende Erfindung mit Bezug zu den in der folgenden detaillierten Beschreibung sowie in den Zeichnungen dargestellten Ausführungsformen beschrieben ist, ist es selbstverständlich, dass die folgende detaillierte Beschreibung sowie die Zeichnungen nicht beabsichtigen, die vorliegende Erfindung auf die speziellen anschaulichen offenbarten Ausführungsformen einzuschränken, sondern die beschriebenen illustrativen Ausführungsformen stellen lediglich in beispielhafter Weise die diversen Aspekte der vorliegenden Erfindung dar, deren Schutzbereich durch die angefügten Patentansprüche definiert ist.
  • Erfindungsgemäß wird ein effizientes und schnelles Verfahren zur Präparierung von Testsubstraten bereitgestellt, das verwendet werden kann, um die Eigenschaften der Grenzfläche zwischen einer Barrierenmetallschicht und einer darunter liegenden Metallisierungsstruktur zu bestimmen. Obwohl die Barrierenmetallschicht ein Nichtmetall umfassen kann, etwa Tantalnitrid, Titannitrid, und dergleichen, wird der Begriff "Barrierenmetallschicht" durchgängig in dieser Anmeldung in Übereinstimmung mit der üblichen Halbleiter-Terminologie verwendet. Der Begriff Barrierenmetallschicht umschließt somit ein beliebiges geeignetes Material, etwa Tantal und/oder Tantalnitrid und/oder Titan und/oder Titannitrid. Durch Untersuchungen der Erfinder wurde bestätigt, dass die Wechselwirkung der Barrierenmetallschichtabscheidung mit dem Metall, etwa Kupfer, das unterhalb der Barrierenmetallschicht, der kritischste Teil ist und den wesentlichen Grund für die Erzeugung von Hohlräumen an der Grenzfläche darstellt. Folglich wird entsprechend dem Verfahren zur Überwachung der Grenzflächenhohlraumbildung gemäß der vorliegenden Erfindung die Barrierenmetallschicht direkt auf dem Metall abgeschieden, beispielsweise auf dem Kupfer, um damit die zusätzlichen Schritte wie etwa Oxiddeposition und Graben – oder Durchgangsöffnungsätzung zu umgehen, um somit die kürzeste Prozess-Überwachungsschleife mit der höchsten Metallflächensensitivität für die Grenzflächenhohlraumdetektion zu erreichen.
  • Anschließend können Eigenschaften der Grenzfläche, die mit der Anwesenheit von Hohlräumen verknüpft sind, an einer im Wesentlichen ebenen großflächigen Oberfläche der Barrierenmetallschicht ohne die Störung einer zusätzlichen auf der Barrierenmetallschicht gebildeten Struktur bestimmt werden, was in der herkömmlichen Grenzflächenüberwachung eine komplexe Querschnittsanalyse einschließlich des Dünnens und somit der Zerstörung der Probe erfordert. Die Bestimmung der Eigenschaften der Grenzfläche hinsichtlich des Vorhandenseins von Hohlräumen kann mit einem Elektronenmikroskop bei Betrieb im Rückstreumodus durchgeführt werden, wobei Elektronen durch die Barrierenmetallschicht in die Grenzfläche zwischen der Barrierenmetallschicht und dem darunter liegenden Metall und in den oberen Teil des Metalls eindringen können. Wenn sich Hohlräume in dieser Grenzfläche während des betrachteten Abscheidevorgangs gebildet haben, zeigen die eingedrungenen Elektronen ein unterschiedliches Rückstreuungsverhalten im Vergleich zum Rückstreuungsverhalten bei fehlenden Hohlräumen. Dies führt beispielsweise zu einer unterschiedlichen Energie- und Winkelverteilung der rückgestreuten Elektronen.
  • Im Allgemeinen sind Elektronenmikroskope eine Standardeinrichtung in der Halbleiter-Industrie und daher kann das erfindungsgemäße Verfahren in einfacher Weise in einen konventionellen Herstellungsvorgang implementiert werden. Ferner ist erfindungsgemäß eine komplexe FIB-Proben-Präparierung nicht mehr notwendig und die Notwendigkeit, die Proben außerhalb des Reinraumes zu behandeln, ist ebenfalls beseitigt. Als Folge kann eine Hohlraumüberwachung in einer relativ einfacher Weise innerhalb relativ kurzen Zeitspanne erreicht werden. Somit können die Messergebnisse innerhalb weniger Minuten im Vergleich zu mehreren Stunden bei Anwendung des herkömmlichen Verfahrens erhalten werden. Dies erlaubt bei Bedarf eine rasche und effiziente Neueinstellung der Prozess-Parameter, um zuverlässig eine Hohlraumbildung zu vermeiden.
  • Mit Bezug zu 2 wird im Folgenden eine anschauliche Ausführungsform gemäß der vorliegenden Erfindung beschrieben. In 2 bezeichnen die gleichen Bezugszeichen gleiche oder ähnliche Komponenten und Teile wie in 1.
  • 2 zeigt schematisch eine Barrierenmetallschicht-Überwachungsstruktur (BM-Struktur) 11 gemäß einer anschaulichen erfindungsgemäßen Ausführungsform. Die BM-Struktur 11 umfasst ein Substrat 2, das diverse Schichten mit Halbleiterelementen einschließt, die in Halbleiter oder integrierten Schaltungstechnologien verwendet werden. Ein dielektrisches Material 3, das zumindest teilweise das Substrat 2 bedeckt, enthält Öffnungen 9, die mit Metall 4 gefüllt sind. Eine Barrierenmetallschicht (nicht gezeigt) kann in den Öffnungen 9 vor der Formierung des Metalls 4 in der Öffnung 9 gebildet sein. Das Metall 4 bildet Inseln und/oder leitfähige Leitungen, die in dem dielektrischen Material 3 eingebettet sind. Das Metall 4 und das dielektrische Material 3 bilden eine näherungsweise ebene Oberfläche 12. Auf der Oberfläche 12 ist eine Barrierenmetallschicht 6 mit einem Barrierenmaterial, beispielsweise Tantal und/oder Tantalnitrid, ausgebildet.
  • Ein anschaulicher Prozessablauf zur Herstellung der BM-Struktur 11, die zur Überwachung von Einzel- und Dual-Damaszener-Prozessen Verwendung findet, kann die folgenden Schritte umfassen. Zunächst wird das dielektrische Material, etwa Siliciumdioxid, mittels chemischer Dampfabscheidung bei geringem Druck (LPCVD) oder einem anderen geeigneten Depositionsverfahren abgeschieden, so dass die Einstellung der Dicke des dielektrischen Materials 3 genau steuerbar ist. Anschließend wird eine Fotolackschicht (nicht gezeigt) abgeschieden und mittels bekannter Fotolithographietechniken strukturiert, um nachfolgend das dielektrische Material mittels bekannter Ätzprozesse zur Erzeugung der Öffnungen 9 darin zu strukturieren. Anschließend wird auf dem dielektrischen Material das Metall 4 abgeschieden, wodurch zumindest die Öffnungen 9 in dem dielektrischen Material 3 gefüllt werden. Das Metall 4 kann mittels CVD oder einem physikalischen Dampfabscheidungsvorgang (PVD), möglicherweise unter mit Einbeziehung der Abscheidung einer Barrierenmetallschicht und einer Saatschicht (nicht gezeigt) abgeschieden werden. Obwohl in der vorliegenden Ausführungsform Kupfer als das Metall 4 verwendet wird, ist es ebenfalls möglich, beispielsweise Wolfram oder Aluminium zu verwenden.
  • Anschließend wird das Metall 4 eingeebnet, beispielsweise mittels eines CMP-Prozesses. In diesem Prozess wird das Metall 4 bis zu einem Plateau gedünnt, an dem die Oberfläche 12 des dielektrischen Materials 3 und die eingeebnete Oberfläche des Metalls 4 im Wesentlichen auf einem gleichen Pegel liegen. Dieser Vorgang erzeugt eine glatte und ebene Oberfläche insbesondere auf dem Metall 4. Ebenfalls möglich ist es, die Oberfläche lediglich auf einzelnen Metallinseln einzuebnen. Anschließend wird die Barrierenmetallschicht 6, beispielsweise mit Tantal und/oder Tantalnitrid mittels beispielsweise einer Sputter-Abscheidung direkt auf dem eingeebneten Metall 4 abgeschieden, um eine Dicke zu erhalten, die im Wesentlichen durch die Abscheide-Parameter vorgegeben ist, die durch das Prozess-Rezept für die eigentlichen Produktsubstrate gegeben sind. Auf diese Weise kann eine ebene großflächige Barrierenmetallschichtoberfläche 10 erzeugt werden, die weiteren detaillierten Untersuchungen und der Bestimmung von Eigenschaften hinsichtlich der Hohlraumerzeugung an der Grenzfläche 8 zugänglich ist.
  • In einer anschaulichen Ausführungsform wird ein Strahl aus beschleunigten Elektronen, die beispielsweise mittels eines Elektronenmikroskops erzeugt werden, auf die Oberfläche 12 gerichtet, um in die Barrierenmetallschicht 6, die Oberfläche 12 und die darunter liegende Grenzfläche 8 einzudringen. Sodann werden die von der Oberfläche 12 und der Grenzfläche 8 zurückgestreuten Elektronen detektiert. Dafür kann die BM-Struktur 11 unter Verwendung eines Rasterelektronenmikroskops analysiert werden, um die Intensität und die Winkelverteilung der zurückgestreuten Elektronen zu beobachten.
  • Anders als in der Damaszener-Struktur 1 aus 1 enthält die BM-Struktur 11 keine Durchgangsöffnung 7 und enthält nicht die zweite Isolationsschicht 5. Im Allgemeinen erlaubt das hohe Aspektverhältnis der Durchgangsöffnungen 7 es nicht, dass Elektronen in die Grenzfläche 8 eindringen und nach dem Zurückstreuen in einfacher Weise in einer ausreichenden Anzahl zur Bestätigung des Vorhandenseins oder des Nichtvorhandenseins von Hohlräumen an der Grenzfläche 8 detektierbar sind. Erfindungsgemäß erfahren die zurückgestreuten Elektronen keine Behinderung, die durch Seitenwände der Durchgangsöffnungen 7 verursacht ist, und somit enthält ein von den zurückgestreuten Elektronen erhaltenes Signal Informationen über die Struktur der Barrierenmetallschicht 6, der Grenzfläche 8 und eines Teils des Metalls 4, aus denen Eigenschaften hinsichtlich des Vorhandenseins von Hohlräumen an der Grenzfläche 8 bestimmt werden können.
  • Die Beschleunigungsspannung des Elektronenmikroskops wird so eingestellt, um insbesondere die Grenzfläche 8 zwischen dem eingeebneten Metall 4 und der Barrierenmetallschicht 6 zu untersuchen, wo mögliche Hohlräume vorzugsweise während des Abscheiden der Barrierenmetallschicht 6 gebildet werden. Die Beschleunigungsspannung kann im Bereich von ungefähr 8 bis 20 kV variiert werden. Mit diesem Bereich an Beschleunigungsspannungen kann eine Eindringtiefe der einfallenden Elektronen bis zu einer Tiefe von ungefähr 150 nm für einen Kupfer/Tantal-Schichtstapel eingestellt werden. Folglich kann das gesamte zu interessierende Gebiet, d.h. die Grenzfläche 8 analysiert werden. Beispielsweise kann die Beschleunigungsspannung für eine ungefähr 40 nm dicke Tantalschicht zu ungefähr 10 kV gewählt werden, wobei ein großer Teil der einfallenden Elektronen ebenfalls in das Kupfer 4 bis zumindest ungefähr 60 nm eindringt.
  • Gemäß einer illustrativen Ausführungsform kann, um quantitative Ergebnisse zu erhalten und um die Einstellung der Elektronenmikroskop-Parameter zu erleichtern, eine Simulationsrechnung ausgeführt werden, die die elektromagnetische Wechselwirkung der Elektronen mit der Materie, die den Schichtstapel bildet, d.h. der Barrierenmetallschicht 6 und dem Metall 4, repräsentiert. Entsprechende Algorithmen zur Simulierung von elektromagnetischen Ereignissen sind im Stand der Technik bekannt und erlauben eine schnelle Justierung der Testparameter hinsichtlich der Geometrie, der Art des Materials, der Temperatur, der Elektronenergie, des Einfallswinkels, der Art des in dem Elektromikroskop verwendeten Detektors und dergleichen. Ferner können für einen gegebenen Parametersatz des Elektronenmikroskops, der durch Simulation und/oder durch Experiment gewonnen wurde, die aus der BM-Struktur 11 erhaltenen Signale mit Simulationsergebnissen verglichen werden, um eine quantitative Information hinsichtlich des Hohlraum-Durchmessers und/oder dem Ort der Hohlräume und/oder der Anzahl der Hohlräume zu erhalten. Entsprechende Simulationen können im Voraus für mehrere tatsächliche Prozess-Parameter durchgeführt und in einer Bibliothek gespeichert werden, um eine rasche Reihenuntersuchung mehrerer Testbereiche für unterschiedliche Prozess-Bedingungen zu ermöglichen. Im Gegensatz zur konventionellen Querschnittsanalyse, wobei die Überwachungsaktivität auf einige wenige Proben beschränkt ist, erlaubt es die vorliegende Erfindung, Information an mehreren Stellen an der BM-Struktur 11 und/oder von mehreren unterschiedlichen Testsubstraten aufgrund der raschen und zerstörungsfreien Proben-Präparation zu sammeln. Ferner können die Substrate erneut bearbeitet und für ein weiteres Prozessieren verwendet werden.
  • In einer weiteren anschaulichen Ausführungsform können die Messergebnisse, die durch Elektronenmikroskopie im Rückstreumodus erhalten werden, mit Querschnittsanalyse-Ergebnissen von Proben verglichen werden, die für eine Querschnittsanalyse präpariert worden sind, nachdem diese der Grenzflächen-Hohlraumüberwachung unter Anwendung des Rückstreumoduses unterzogen worden sind. Die Querschnittsanalyse liefert Fotografien einschließlich der Grenzfläche 8, die eine oder mehrere Hohlräume zeigen können. Die Erscheinung dieser Hohlräume kann mit den elektrischen Signalen verglichen werden, die aus der Rückstreuanalyse erhalten werden, wobei die Signale einer speziellen Hohlraum-Eigenschaft zugeordnet werden können. Danach sind die zeitraubenden Präparierungen von Querschnittsproben nicht mehr notwendig. Auf diese Weise können die im Rückstreumodus gewonnenen Signale entsprechend den Querschnittsanalyse-Resultaten kalibriert werden. Entsprechende Kalibriervorgänge können regelmäßig wiederholt werden, um eine Langzeitstabilität des Hohlraum-Überwachungsvorganges zu erreichen.
  • In einer weiteren Ausführungsform können alternativ oder zusätzlich die Querschnittsanalyse-Ergebnisse mit Ergebnissen von Simulationsberechnungen verglichen werden, um die Gültigkeit der Simulationsergebnisse zu verifizieren, die dann als zuverlässige Referenzdaten für die Rückstreuanalyse ohne weiteren Bezug zur Querschnittsanalyse verwendbar sind. Wie in der zuvor beschriebenen Ausführungsform kann der Vergleich regelmäßig ausgeführt werden.
  • In einer weiteren anschaulichen Ausführungsform können ein oder mehrere spezifizierte Testbereiche auf der BM-Struktur 11 zur Bestimmung von Eigenschaften der Grenzfläche 8 definiert werden. Diese Testbereiche können einerseits ausreichend groß ausgebildet sein, um eine geeignete ebene Oberfläche für die Elektronenmikroskopanalyse mit Rückstreumodus zu liefern, aber andererseits können diese lediglich einen kleinen Teil der gesamten Substratfläche belegen. Beispielsweise könnte eine einzelne Chipfläche als ein Testbereich präpariert werden. Das Bereitstellen derartiger Testbereiche macht das Präparieren separater Test-Wafer für die Hohlraum-Überwachung unnötig. Die einen oder mehreren Testbereiche können an spezifizierten Stellen an entsprechenden gekennzeichneten Produkt-Wafern vorgesehen sein. Die Hohlraum-Überwachung an derartigen Testbereichen beeinflusst die verbleibenden Wafer-Bereiche nicht und ermöglicht somit, dass der für die Messung verwendete Wafer weiter prozessiert werden kann.
  • Obwohl anschauliche Ausführungsformen der vorliegenden Erfindung mit Bezug zur Elektronenmikroskopie im Rückstreumodus beschrieben worden sind, können andere Verfahren, die vorteilhaft die großflächige Oberfläche 12 zum Bestimmen von Eigenschaften der Grenzfläche 8 im Hinblick auf Hohlraumerzeugung nutzen, verwendet werden. Beispielsweise können in einer Ausführungsform entsprechende Bereiche an der Oberfläche 12 und an dem Metall 4 mit einer externen Testeinheit, die beispielsweise eine Stromquelle, einen Frequenzgenerator, eine Spannungsversorgung und dergleichen aufweist, in Kontakt gebracht werden, um elektrische Eigenschaften der Grenzfläche, etwa den Widerstand, Kapazität und dergleichen zu bestimmen, die auf die Hohlraumerzeugung in der Grenzfläche 8 sensitiv sein können. Aufgrund der großflächigen Oberfläche 12, die durch das erfindungsgemäße Verfahren erhalten wird, ist das Bereit stellen von elektrischen Kontakten zu externen Messgeräten deutlich vereinfacht und die Wirkung der Hohlräume in der Grenzfläche kann im Vergleich zu standardmäßigen elektrischen Tests, die mit Substraten ausgeführt werden, die entsprechend dem konventionellen Verfahren hergestellt sind, präziser bestimmt werden. Somit ist die Empfindlichkeit für elektrische Tests, die durch das erfindungsgemäße Verfahren geliefert wird, ausreichend, um eine Hohlraumdetektion an der Grenzfläche 8 zu ermöglichen.
  • Weitere Modifikationen und Variationen der vorliegenden Erfindung werden für den Fachmann auf diesem Gebiet aufgrund dieser Beschreibung offenkundig. Die Beschreibung ist daher als lediglich illustrativ zu verstehen und dient dem Zwecke, dem Fachmann die allgemeine Art und Weise des Ausführens der vorliegenden Erfindung zu vermitteln. Selbstverständlich repräsentieren die Formen der hierin gezeigten und beschriebenen Erfindung die gegenwärtig bevorzugten Ausführungsformen.

Claims (22)

  1. Verfahren zur Überwachung der Hohlraumerzeugung an einer Grenzfläche (8) zwischen einer Barrierenmetallschicht (6) und einer Metallisierungsstruktur, die während der Herstellung einer Halbleiterschaltungsstruktur auftreten kann, mittels einer Barrierenmetallschichtüberwachungsstruktur (11) mit: Bereitstellen eines Substrats (2) mit einer Oberfläche mit einer darüber angeordneten dielektrischen Schicht (3), wobei die dielektrische Schicht (3) darin ausgebildete Öffnungen (9) aufweist; Abscheiden eines Metalls (4) zumindest in den Öffnungen (9); Einebnen einer Oberfläche des Metalls (4) in den Öffnungen (9); Herstellen der Barrierenmetallschichtüberwachungsstruktur (11) durch Abscheiden einer Barrierenmetallschicht (6) auf der eingeebneten Oberfläche des Metalls (4) und auf der dielektrischen Schicht (3) zur Erzeugung einer ebenen großflächigen Barrierenmetallschicht (6); und Bestimmen von Eigenschaften der Grenzfläche (8), die an der eingeebneten Oberfläche des Metalls (4) und der großflächigen Barrierenmetallschicht (6) gebildet ist, in Bezug auf die Hohlraumerzeugung an der Grenzfläche (8).
  2. Das Verfahren nach Anspruch 1, wobei das Bestimmen von Eigenschaften der Grenzfläche (8) umfasst: Richten eines Strahls beschleunigter Elektronen auf die Barrierenmetallschicht und Detektieren von Elektronen, die von dem Substrat (2) zurückgestreut werden.
  3. Das Verfahren nach Anspruch 2, wobei Bestimmen von Eigenschaften der Grenzfläche (8) Verwenden eines Elektronenmikroskops umfasst.
  4. Das Verfahren nach Anspruch 3, wobei eine Beschleunigungsspannung des Elektronenmikroskops im Bereich von 8 bis 20 keV liegt.
  5. Das Verfahren nach Anspruch 3, wobei eine Beschleunigungsspannung des Elektronenmikroskops 10 keV beträgt.
  6. Das Verfahren nach Anspruch 1, wobei das Metall (4) Kupfer ist.
  7. Das Verfahren nach Anspruch 1, wobei das Einebnen durch einen chemisch-mechanischen Poliervorgang praktiziert wird.
  8. Das Verfahren nach Anspruch 1, wobei das Einebnen einer Oberfläche des Metalls (4) in den Öffnungen (9) an einzelnen Metallinseln ausgeführt wird.
  9. Das Verfahren nach Anspruch 1, wobei das Abscheiden der Barrierenmetallschicht im Anschluss an das Einebnen der Oberfläche des Metalls (4) in den Öffnungen (9) durchgeführt wird.
  10. Das Verfahren nach Anspruch 1, wobei die Barrierenmetallschicht (6) näherungsweise eben ist.
  11. Das Verfahren nach Anspruch 1, wobei die Barrierenmetallschicht (6) Tantal und/oder Tantalnitrid und/oder Tantal/Tantalnitrid und/oder Titannitrid umfasst.
  12. Das Verfahren nach Anspruch 1, wobei ein Abtasten mittels eines Elektronenmikroskops zur Bestimmung der Eigenschaften der Grenzfläche (8) verwendet wird.
  13. Das Verfahren nach Anspruch 2, wobei Bestimmen der Eigenschaften der Grenzfläche (8) umfasst: Vergleichen von Messergebnissen aus der Elektronenmikroskopie mit Simulationsberechnungsergebnissen auf der Grundlage einer Dicke der Barrierenmetallschicht (6), und/oder einer Art des für die Barrierenmetallschicht (6) verwendeten Materials und/oder einer Beschleunigungsspannung der Elektronen.
  14. Das Verfahren nach Anspruch 13, das ferner umfasst: Justieren zumindest eines Parameters des Elektronenmikroskops unter Verwendung der Simulationsberechnungsergebnisse.
  15. Das Verfahren nach Anspruch 1, das ferner umfasst: Präparieren einer Probe für eine Querschnittsanalyse aus dem Substrat (2) nach dem Bestimmen der Eigenschaften der Grenzfläche (8), Durchführen einer Querschnittsanalyse mittels eines Transmissionselektronenmikroskops; und Vergleichen des Ergebnisses der Querschnittsanalyse mit den Eigenschaften der Grenzfläche (8), um eine Korrelation zwischen den Eigenschaften der Grenzfläche (8) und den in der Grenzfläche (8) gebildeten Hohlräumen herzustellen.
  16. Das Verfahren nach Anspruch 2, das ferner umfasst: Präparieren einer Probe für eine Querschnittsanalyse aus dem Substrat (2) nach dem Bestimmen der Eigenschaften der Grenzfläche (8), Durchführen einer Querschnittsanalyse mittels eines Transmissionselektronenmikroskops; und Vergleichen des Ergebnisses der Querschnittsanalyse mit Ergebnissen einer Simulationsberechnung für die beschleunigten Elektronen, um eine Korrelation zwischen den Eigenschaften der Grenzfläche (8) und den in der Grenzfläche (8) gebildeten Hohlräumen herzustellen.
  17. Das Verfahren nach Anspruch 2, wobei das Bestimmen der Eigenschaften der Grenzfläche (8) das Einstellen einer Beschleunigungsspannung des Elektronenmikroskops abhängig von der Barrierenmetallschicht (6) umfasst.
  18. Das Verfahren nach Anspruch 2, wobei eine Beschleunigungsspannung eingestellt wird, um zu ermöglichen, dass Elektronen jeweils in die Barrierenmetallschicht (6) und das Metall (4) bis zu einer Tiefe von näherungsweise 150 nm eindringen.
  19. Das Verfahren nach Anspruch 1, wobei Bestimmen der Eigenschaften der Grenzfläche (8) in spezifizierten Testbereichen auf dem Substrat (2) ausgeführt wird.
  20. Das Verfahren nach Anspruch 1, das ferner umfasst: Bestimmen der Eigenschaften der Grenzfläche (8) an mehreren spezifizierten Stellen auf dem Substrat (2), um die Prozess-Qualität im Wesentlichen über die gesamte Substratfläche zu überwachen.
  21. Das Verfahren nach Anspruch 20, wobei ein Strahl beschleunigter Elektronen auf die mehreren spezifizierten Stellen gerichtet wird.
  22. Das Verfahren nach Anspruch 1, wobei Bestimmen der Eigenschaften auf einem nicht zerstörten Bereich des Substrats (2) durchgeführt wird.
DE10122136A 2001-05-08 2001-05-08 Grenzflächenhohlraumüberwachung in einem Damaszener-Prozess Expired - Fee Related DE10122136B4 (de)

Priority Applications (2)

Application Number Priority Date Filing Date Title
DE10122136A DE10122136B4 (de) 2001-05-08 2001-05-08 Grenzflächenhohlraumüberwachung in einem Damaszener-Prozess
US10/121,122 US6716650B2 (en) 2001-05-08 2002-04-11 Interface void monitoring in a damascene process

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
DE10122136A DE10122136B4 (de) 2001-05-08 2001-05-08 Grenzflächenhohlraumüberwachung in einem Damaszener-Prozess

Publications (2)

Publication Number Publication Date
DE10122136A1 DE10122136A1 (de) 2002-11-21
DE10122136B4 true DE10122136B4 (de) 2006-09-28

Family

ID=7683898

Family Applications (1)

Application Number Title Priority Date Filing Date
DE10122136A Expired - Fee Related DE10122136B4 (de) 2001-05-08 2001-05-08 Grenzflächenhohlraumüberwachung in einem Damaszener-Prozess

Country Status (2)

Country Link
US (1) US6716650B2 (de)
DE (1) DE10122136B4 (de)

Cited By (2)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
DE102006062015A1 (de) * 2006-12-29 2008-07-03 Advanced Micro Devices, Inc., Sunnyvale Verfahren zum Testen einer Materialschicht in einer Halbleiterstruktur auf Unversehrtheit
DE102012112836A1 (de) 2012-12-21 2014-06-26 Technische Universität Dresden Verfahren zur rückführenden Simulation von Halbleiterstrukturen

Families Citing this family (4)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
DE10153763B4 (de) * 2001-10-31 2006-09-28 Advanced Micro Devices, Inc., Sunnyvale Überwachung der Void-Bildung in einem Damascence-Prozess
US7098054B2 (en) 2004-02-20 2006-08-29 International Business Machines Corporation Method and structure for determining thermal cycle reliability
DE102005009073B4 (de) 2005-02-28 2009-09-10 Advanced Micro Devices, Inc., Sunnyvale Verfahren zur Nachbehandlung einer Halbleiterstruktur
CN106298576B (zh) * 2016-09-30 2019-07-02 清华大学 Cmp全工艺过程金属膜厚数据的离线处理方法

Citations (9)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US5693563A (en) * 1996-07-15 1997-12-02 Chartered Semiconductor Manufacturing Pte Ltd. Etch stop for copper damascene process
US5761064A (en) * 1995-10-06 1998-06-02 Advanced Micro Devices, Inc. Defect management system for productivity and yield improvement
JPH10318949A (ja) * 1997-05-21 1998-12-04 Ricoh Co Ltd 検査装置および半導体検査方法
US5882537A (en) * 1996-11-25 1999-03-16 United Microelectronic Corp. Metallic precipitate monitoring method
US6087659A (en) * 1997-11-05 2000-07-11 Kla-Tencor Corporation Apparatus and method for secondary electron emission microscope
GB2345791A (en) * 1999-01-12 2000-07-19 Nec Corp Interconnect having intermediate film functioning as etch stop and barrier film
US6120641A (en) * 1998-05-12 2000-09-19 Semitool, Inc. Process architecture and manufacturing tool sets employing hard mask patterning for use in the manufacture of one or more metallization levels on a workpiece
US6133132A (en) * 2000-01-20 2000-10-17 Advanced Micro Devices, Inc. Method for controlling transistor spacer width
US6225210B1 (en) * 1998-12-09 2001-05-01 Advanced Micro Devices, Inc. High density capping layers with improved adhesion to copper interconnects

Family Cites Families (16)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US5930587A (en) * 1997-08-27 1999-07-27 Lucent Technologies Stress migration evaluation method
US6057171A (en) * 1997-09-25 2000-05-02 Frequency Technology, Inc. Methods for determining on-chip interconnect process parameters
US6524461B2 (en) * 1998-10-14 2003-02-25 Faraday Technology Marketing Group, Llc Electrodeposition of metals in small recesses using modulated electric fields
US6297155B1 (en) * 1999-05-03 2001-10-02 Motorola Inc. Method for forming a copper layer over a semiconductor wafer
EP1208002A4 (de) * 1999-06-03 2006-08-02 Penn State Res Found Dünnschicht-abgeschieden leersäule-netzwerksmaterialien
US6399486B1 (en) * 1999-11-22 2002-06-04 Taiwan Semiconductor Manufacturing Company Method of improved copper gap fill
US6576546B2 (en) * 1999-12-22 2003-06-10 Texas Instruments Incorporated Method of enhancing adhesion of a conductive barrier layer to an underlying conductive plug and contact for ferroelectric applications
DE10045041A1 (de) * 2000-09-12 2002-03-21 Advanced Micro Devices Inc Verbessertes Verfahren zur Probenpräparation für Elektronenmikroskopie
US6417093B1 (en) * 2000-10-31 2002-07-09 Lsi Logic Corporation Process for planarization of metal-filled trenches of integrated circuit structures by forming a layer of planarizable material over the metal layer prior to planarizing
US6537923B1 (en) * 2000-10-31 2003-03-25 Lsi Logic Corporation Process for forming integrated circuit structure with low dielectric constant material between closely spaced apart metal lines
US6498384B1 (en) * 2000-12-05 2002-12-24 Advanced Micro Devices, Inc. Structure and method of semiconductor via testing
US6479898B1 (en) * 2001-01-11 2002-11-12 Advanced Micro Devices, Inc. Dielectric treatment in integrated circuit interconnects
US6537833B1 (en) * 2001-06-19 2003-03-25 Advanced Micro Devices, Inc. Method and apparatus for characterizing an interconnect structure profile using scatterometry measurements
US6541286B1 (en) * 2001-06-27 2003-04-01 Advanced Micro Devices, Inc. Imaging of integrated circuit interconnects
US6559033B1 (en) * 2001-06-27 2003-05-06 Lsi Logic Corporation Processing for forming integrated circuit structure with low dielectric constant material between closely spaced apart metal lines
US6583043B2 (en) * 2001-07-27 2003-06-24 Motorola, Inc. Dielectric between metal structures and method therefor

Patent Citations (9)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US5761064A (en) * 1995-10-06 1998-06-02 Advanced Micro Devices, Inc. Defect management system for productivity and yield improvement
US5693563A (en) * 1996-07-15 1997-12-02 Chartered Semiconductor Manufacturing Pte Ltd. Etch stop for copper damascene process
US5882537A (en) * 1996-11-25 1999-03-16 United Microelectronic Corp. Metallic precipitate monitoring method
JPH10318949A (ja) * 1997-05-21 1998-12-04 Ricoh Co Ltd 検査装置および半導体検査方法
US6087659A (en) * 1997-11-05 2000-07-11 Kla-Tencor Corporation Apparatus and method for secondary electron emission microscope
US6120641A (en) * 1998-05-12 2000-09-19 Semitool, Inc. Process architecture and manufacturing tool sets employing hard mask patterning for use in the manufacture of one or more metallization levels on a workpiece
US6225210B1 (en) * 1998-12-09 2001-05-01 Advanced Micro Devices, Inc. High density capping layers with improved adhesion to copper interconnects
GB2345791A (en) * 1999-01-12 2000-07-19 Nec Corp Interconnect having intermediate film functioning as etch stop and barrier film
US6133132A (en) * 2000-01-20 2000-10-17 Advanced Micro Devices, Inc. Method for controlling transistor spacer width

Non-Patent Citations (3)

* Cited by examiner, † Cited by third party
Title
HACHAM-DIAMAND Y. et al. In: Journal of Electro- nic Materials, April 2001, S. 336-344, Vol. 30, Nr. 4 *
SHACHAM-DIAMAND Y. et al. In: Journal of Electro- nic Materials, April 2001, S. 336-344, Vol. 30, Nr. 4
SKUMANICH A. et al. In: IEEE ICMTS 2000, S. 63-66 *

Cited By (4)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
DE102006062015A1 (de) * 2006-12-29 2008-07-03 Advanced Micro Devices, Inc., Sunnyvale Verfahren zum Testen einer Materialschicht in einer Halbleiterstruktur auf Unversehrtheit
DE102006062015B4 (de) * 2006-12-29 2012-04-26 Advanced Micro Devices, Inc. Verfahren zum Testen einer Materialschicht in einer Halbleiterstruktur auf Unversehrtheit
DE102012112836A1 (de) 2012-12-21 2014-06-26 Technische Universität Dresden Verfahren zur rückführenden Simulation von Halbleiterstrukturen
DE102012112836B4 (de) * 2012-12-21 2017-11-02 Technische Universität Dresden Verfahren zur rückführenden Simulation von Halbleiterstrukturen

Also Published As

Publication number Publication date
DE10122136A1 (de) 2002-11-21
US20020168786A1 (en) 2002-11-14
US6716650B2 (en) 2004-04-06

Similar Documents

Publication Publication Date Title
DE102005041283B4 (de) Verfahren und Halbleiterstruktur zur Überwachung der Herstellung von Verbindungsstrukturen und Kontakten in einem Halbleiterbauelement
DE102019201354A1 (de) Gate-Schnitt-Struktur mit Liner-Abstandshalter und zugehöriges Verfahren
DE102007015506B4 (de) Verfahren und Halbleiterstruktur zur Überwachung von Ätzeigenschaften während der Herstellung von Kontaktdurchführungen von Verbindungsstrukturen
DE102006056625B4 (de) Verfahren und Teststruktur zum Bestimmen von Fokuseinstellungen in einem Lithographieprozess auf der Grundlage von CD-Messungen
DE10045041A1 (de) Verbessertes Verfahren zur Probenpräparation für Elektronenmikroskopie
DE10103061B4 (de) Verfahren zur Inspektion der Tiefe einer Öffnung in einer dielektrischen Materialschicht
DE102006062034B4 (de) Teststruktur mit erhöhter Robustheit im Hinblick auf Barrieredefekte in Kontaktlochöffnungen beim Abschätzen von Elektromigrationseffekten sowie dazugehöriges Herstellungsverfahren
DE19629249B4 (de) Verfahren zum Analysieren von Defekten von Halbleitereinrichtungen mit drei Dimensionen
US5990478A (en) Method for preparing thin specimens consisting of domains of different materials
DE102007020257B4 (de) Vereinheitlichte Teststruktur für belastungsabhängige Materialwanderungsprüfungen
DE10153763B4 (de) Überwachung der Void-Bildung in einem Damascence-Prozess
DE10122136B4 (de) Grenzflächenhohlraumüberwachung in einem Damaszener-Prozess
DE10346026B4 (de) Verfahren zum Steuern der Herstellung leitender Strukturen in einer dielektrischen Schicht eines Mikrostrukturbauteils
DE102004003863B4 (de) Technik zur Herstellung eingebetteter Metallleitungen mit einer erhöhten Widerstandsfähigkeit gegen durch Belastung hervorgerufenen Materialtransport
US5940678A (en) Method of forming precisely cross-sectioned electron-transparent samples
DE102006009247B4 (de) Verfahren zum Abschätzen der kristallinen Textur gestapelter Metallleitungen in Mikrostrukturbauelementen
US6723650B1 (en) TEM sample preparation using transparent defect protective coating
DE102010040069A1 (de) Verfahren und System zum Extrahieren von Proben nach der Strukturierung von Mikrostrukturbauelementen
DE102005041313B4 (de) Technik zur Überwachung dynamischer Prozesse wie Elektromigration in Metallleitungen von Mikrostrukturen mit der Möglichkeit der Rekonfiguration der kristallinen Struktur
Leslie et al. TEM sample preparation using FIB: Practical problems and artifacts
DE102007020252A1 (de) Technik zur Herstellung von Metallleitungen in einem Halbleiter durch Anpassen der Temperaturabhängigkeit des Leitungswiderstands
DE10339990A1 (de) Metalleitung mit einer erhöhten Widerstandsfähigkeit gegen Elektromigration entlang einer Grenzfläche einer dielektrischen Barrierenschicht mittels Implantieren von Material in die Metalleitung
Zhang What limits the application of TEM in the semiconductor industry?
DE102006062015B4 (de) Verfahren zum Testen einer Materialschicht in einer Halbleiterstruktur auf Unversehrtheit
DE102009015713A1 (de) Verfahren und System zur Teilchenanalyse in Mikrostrukturbauelementen durch eine Isolierung von Teilchen

Legal Events

Date Code Title Description
OP8 Request for examination as to paragraph 44 patent law
8364 No opposition during term of opposition
8327 Change in the person/name/address of the patent owner

Owner name: GLOBALFOUNDRIES INC., GRAND CAYMAN, KY

8328 Change in the person/name/address of the agent

Representative=s name: GRUENECKER, KINKELDEY, STOCKMAIR & SCHWANHAEUSSER,

R119 Application deemed withdrawn, or ip right lapsed, due to non-payment of renewal fee

Effective date: 20121201