CN111966159A - 一种低压、低功耗基准电路及其校准方法 - Google Patents
一种低压、低功耗基准电路及其校准方法 Download PDFInfo
- Publication number
- CN111966159A CN111966159A CN202010890384.4A CN202010890384A CN111966159A CN 111966159 A CN111966159 A CN 111966159A CN 202010890384 A CN202010890384 A CN 202010890384A CN 111966159 A CN111966159 A CN 111966159A
- Authority
- CN
- China
- Prior art keywords
- sel
- value
- voltage
- temperature
- low
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Pending
Links
Images
Classifications
-
- G—PHYSICS
- G05—CONTROLLING; REGULATING
- G05F—SYSTEMS FOR REGULATING ELECTRIC OR MAGNETIC VARIABLES
- G05F1/00—Automatic systems in which deviations of an electric quantity from one or more predetermined values are detected at the output of the system and fed back to a device within the system to restore the detected quantity to its predetermined value or values, i.e. retroactive systems
- G05F1/10—Regulating voltage or current
- G05F1/46—Regulating voltage or current wherein the variable actually regulated by the final control device is dc
- G05F1/56—Regulating voltage or current wherein the variable actually regulated by the final control device is dc using semiconductor devices in series with the load as final control devices
- G05F1/565—Regulating voltage or current wherein the variable actually regulated by the final control device is dc using semiconductor devices in series with the load as final control devices sensing a condition of the system or its load in addition to means responsive to deviations in the output of the system, e.g. current, voltage, power factor
- G05F1/567—Regulating voltage or current wherein the variable actually regulated by the final control device is dc using semiconductor devices in series with the load as final control devices sensing a condition of the system or its load in addition to means responsive to deviations in the output of the system, e.g. current, voltage, power factor for temperature compensation
Landscapes
- Engineering & Computer Science (AREA)
- Physics & Mathematics (AREA)
- Electromagnetism (AREA)
- General Physics & Mathematics (AREA)
- Radar, Positioning & Navigation (AREA)
- Automation & Control Theory (AREA)
- Control Of Electrical Variables (AREA)
Abstract
本发明公开了一种低压、低功耗基准电路及其校准方法,属于基准电路技术领域,包括PTAT产生电路与VCC相接,PTAT产生电路与MP2相接,MP2一端与VCC相接,另一端与VREF、电阻R2和电阻R3并联,电阻R2与接地的BJT管Q1的基极和集电极相接,电阻R3接地,该结构可以输出小于1V的零温度系数基准电压,同时该结构可以工作在更低的电源电压下,最低可以接近于一个Vbe,大约0.6V,消除了最低工作电源电压受零温基准电压的限制,同时还给出了输出电压的温度系数和电压绝对值的校准方法和相应的流程。
Description
技术领域
本发明涉及基准电路技术领域,特别涉及一种低压、低功耗基准电路及其校准方法。
背景技术
基准电压和基准电流,几乎是所有芯片必需的模块,其作用非常关键。电路总是基于一些参考而工作(电压参考,即基准电压;电流参考,即基准电流;时钟参考,通常是晶振)。在用电池供电的一些设备中,总是希望低功耗、小面积、尽可能低的工作电压,因此对各个模块的设计均提出了较高的要求。而基准电压和基准电流产生模块的特殊性,通常设计为上电就工作,并且不能关闭,所以对低功耗、低电压的要求更为苛刻。在这些低功耗芯片设计中,采用工作在亚阈值区的MOS管实现的基准电路,得到了广泛的使用。
如图1和2所示,如图1所示。现有技术,基于亚阈值区MOS管实现的低功耗基准电路,一般先产生与绝对温度成正比的电流,称为PTAT电流,然后复制PTAT电流并流过串联的电阻R2和BJT管Q1,产生零温度系数基准电压VREF。
产生VREF的原理可以用如下公式解释:
其中N为电路中NMOS电流镜(此图未画出)的比例系数(通常取4),这里假设MP1与MP2按照1:1的镜像比。
在该表达式中,第一项Vbe,是BJT管的Vbe电压,可以写为:
Vbe=Vg0-αT
其中Vg0称为禁带电压,是一个与硅材料有关的物理常数,大约为1.2V,与PVT无关。α为Vbe的温度系数,大约为-2mV/℃。
第二项为正温度系数项,与绝对温度成正比,称为PTAT项。通过调整比值可以调整正温度系数的大小;特别地,当 时,第二项的正温度系数大约为+2mV/℃,刚好抵消Vbe的负温度系数。经过温度补偿后,VREF的表达式为:
VREF=Vg0-αT+αT≈1.2V
如果产生零温度系数基准电压,那么基准电压就必然是1.2V左右,否则就不是零温度系数。如果基准输出为1.2V,那么最小电源电压至少还要增加一个PMOS管的过驱动电压Vod(大约0.2V),也就是1.4V。如果我们希望做到1V以下的最小工作电源电压,同时希望可以输出小于1V的任意的零温度系数基准电压,现有架构肯定是不行的。
发明内容
本发明的目的在于提供一种低压、低功耗基准电路及其校准方法,消除了最低工作电源电压受零温基准电压的限制,该结构可以输出小于1V的零温度系数基准电压,并且该结构可以工作在更低的电源电压下,同时输出电压的温度系数和电压绝对值的校准方法和相应的流程,以解决上述背景技术中提出的问题。
为实现上述目的,本发明提供如下技术方案:一种低压、低功耗基准电路,包括PTAT产生电路与VCC相接,PTAT产生电路与MP2相接,MP2一端与VCC相接,另一端与VREF、电阻R2和电阻R3并联,电阻R2与接地的BJT管Q1的基极和集电极相接,电阻R3接地。
进一步地,PTAT产生电路包括电阻R1和电流镜,对输出节点列电流守恒方程:
求解得到:
VREF表达式乘以一个电阻分压比因此能够实现电压的任意缩放,设计上,通过选择比值,将括号内的表达式设计为零温度系数,根据前面的理论,它一定是1.2V左右;如果需要输出0.8V基准,则可以取R3=2R2,另外,通过R3电阻选择不同的抽头,可以输出多个基准电压。
本发明提出的另一种技术包括低压、低功耗基准电路的校准方法,包括以下步骤:
S1:随机选取同一批次的20颗芯片,进行编号,待测;
S2:选取第1颗芯片放入高低温箱进行测试;
S3:温度从-40℃逐步升高到+85℃,每5℃为一个温度点,每个温度点下,遍历R2的取值设定为R2_SEL[N:0],并记录相应的VREF电压值,最终的数据形成一个大的表格,列坐标是温度点,行坐标是R2_SEL的取值,行/列坐标的交点是VREF的测试值;
S4:将该数据表绘图,形成一簇VREF关于温度T的曲线,参变量是R2_SEL的取值,从中找出温度系数最小接近于0的曲线,并记录相应的R2_SEL值;
S5:重复上面的步骤S3和S4,测完20颗芯片,记录每颗芯片的R2_SEL值,理论上,这些R2_SEL值离散度应该较小,呈现为一个固定的偏差量;
S6:对这20颗芯片的R2_SEL值,按照去掉最大值,去掉最小值,中间值取平均的方法,得到平均的R2_SEL值,这个值作为这批芯片统一的R2_SEL配置值,固定下来;
S7:完成R2_SEL值的确定,记为R2_SEL_OPT,接下来确定R3_SEL的值;
S8:对于这20颗芯片,将R2_SEL统一配置为R2_SEL_OPT然后,对于每颗芯片,按照二分法的方式遍历R3的取值设定为R3_SEL[M:0],将VREF值调整到期望的值,原理上能够保证,在调整R3的过程中,不会影响温度系数;
S9:校准完成后,每颗芯片的R3_SEL可能都不一样,将每颗芯片的R3_SEL校准值存入该芯片自己的NVM非易失性存储器中;
S10:到此,完成R3_SEL值的确定;
S11:一个可选的环节:将这20颗芯片,按照前面流程校准好的R2_SEL和R3_SEL配置值写入,复测一遍高低温实验,温度从-40℃逐步升高到+85℃,每5℃为一个温度点,并记录相应的VREF电压值,检查VREF关于温度T的曲线是否都接近于零温度系数,并且中心值为期望的值。
与现有技术相比,本发明的有益效果是:本发明提出的一种低压、低功耗基准电路及其校准方法,该结构可以输出小于1V的零温度系数基准电压,同时该结构可以工作在更低的电源电压下,最低可以接近于一个Vbe,大约0.6V,消除了最低工作电源电压受零温基准电压的限制,该结构可以输出小于1V的零温度系数基准电压,并且该结构可以工作在更低的电源电压下,同时输出电压的温度系数和电压绝对值的校准方法和相应的流程。
附图说明
图1为现有的通过PTAT电流产生零温度系数基准电压;
图2为现有的PTAT电流产生零温度系数基准电压的原理;
图3为本发明的低压低功耗基准电路结构;
图4为本发明的输出一个或者多个更低的基准电压的方法;
图5为本发明的实施例一的具体结构图;
图6为本发明的实施例二的结构图;
图7为本发明的VREF随温度T的变化曲线;
图8为本发明的实施例二的具体结构图。
具体实施方式
下面将结合本发明实施例中的附图,对本发明实施例中的技术方案进行清楚、完整地描述,显然,所描述的实施例仅仅是本发明一部分实施例,而不是全部的实施例。基于本发明中的实施例,本领域普通技术人员在没有做出创造性劳动前提下所获得的所有其他实施例,都属于本发明保护的范围。
实施例一:
请参阅图3,一种低压、低功耗基准电路,包括PTAT产生电路与VCC相接,PTAT产生电路与MP2相接,MP2一端与VCC相接,另一端与VREF、电阻R2和电阻R3并联,电阻R2与接地的BJT管Q1的漏极和栅极相接,电阻R3接地。
请参阅图4,PTAT产生电路包括电阻R1和电流镜,对输出节点列电流守恒方程:
求解得到:
VREF表达式乘以一个电阻分压比因此能够实现电压的任意缩放。设计上,通过选择比值,将括号内的表达式设计为零温度系数,根据前面的理论,它一定是1.2V左右;如果需要输出0.8V基准,则可以取R3=2R2,如果要输出更低的基准电压,或者多个基准电压,只需从R3电阻的不同抽头上取出电压即可。例如,如图4所示,如果将R3拆分为3个R3/3阻值的电阻串联,从中间取出的抽头电压V1和V2,则V1=1/3VREF,V2=2/3VREF;如果VREF=0.9V,则V1=0.3V,V2=0.6V。其它任意电压,均可以通过R3的合适分割产生。
请参阅图5,通过增加R3的低压、低功耗基准电压产生电路。
MN0与MN1是NMOS电流镜,典型比值是4:1,需要设计工作在亚阈值区(W/L要足够大,例如MN0为[20u/1u],MN1为[20u/1u]x4,电流为500nA)。
PTAT电流产生部分的最低工作电源电压极低,差不多一个MOS管阈值电压就可以正常工作(大约0.6V),因此不是瓶颈。最低工作电源电压的限制在输出端,也就是VREF的产生支路。假设VREF=0.8V,并且MP2管的Vod取0.2V,则最低工作电源电压为0.8+0.2=1.0V,相比现有技术得到了大幅降低。
请参阅图7,通常来说,温度系数的偏差主要是由Model不准,芯片应力,材料特性等固定因素导致的,受工艺偏差和器件失配的影响并不大。因此,温度系数的偏差通常呈现为一个整体偏差,而离散度很小。这意味着,如果能够找到正确的温度系数,这个温度系数可以近似用于所有的芯片(至少这一批次的芯片)
为了更好展示低压、低功耗基准电路的校准方法,包括以下步骤:
步骤一:随机选取同一批次的20颗芯片,进行编号,待测;
步骤二:选取第1颗芯片放入高低温箱进行测试;
步骤三:温度从-40℃逐步升高到+85℃,每5℃为一个温度点,每个温度点下,遍历R2的取值设定为R2_SEL[N:0],并记录相应的VREF电压值,最终的数据形成一个大的表格,列坐标是温度点,行坐标是R2_SEL的取值,行/列坐标的交点是VREF的测试值;
步骤四:将该数据表绘图,形成一簇VREF关于温度T的曲线,参变量是R2_SEL的取值,从中找出温度系数最小接近于0的曲线,并记录相应的R2_SEL值;
步骤五:重复上面的步骤S3和S4,测完20颗芯片,记录每颗芯片的R2_SEL值,理论上,这些R2_SEL值离散度应该较小,呈现为一个固定的偏差量;
步骤六:对这20颗芯片的R2_SEL值,按照去掉最大值,去掉最小值,中间值取平均的方法,得到平均的R2_SEL值,这个值作为这批芯片统一的R2_SEL配置值,固定下来;
步骤七:完成R2_SEL值的确定,记为R2_SEL_OPT,接下来确定R3_SEL的值;
步骤八:对于这20颗芯片,将R2_SEL统一配置为R2_SEL_OPT然后,对于每颗芯片,按照二分法的方式遍历R3的取值设定为R3_SEL[M:0],将VREF值调整到期望的值,原理上能够保证,在调整R3的过程中,不会影响温度系数;
步骤十:校准完成后,每颗芯片的R3_SEL可能都不一样,将每颗芯片的R3_SEL校准值存入该芯片自己的NVM非易失性存储器中;
步骤十一:到此,完成R3_SEL值的确定;
步骤十二:一个可选的环节:将这20颗芯片,按照前面流程校准好的R2_SEL和R3_SEL配置值写入,复测一遍高低温实验,温度从-40℃逐步升高到+85℃,每5℃为一个温度点,并记录相应的VREF电压值,检查VREF关于温度T的曲线是否都接近于零温度系数,并且中心值为期望的值。
在真正量产环节中,R2_SEL不再需要进行高低温校准,统一使用R2_SEL_OPT的值即可。只需要对R3_SEL进行二分法校准。由于不涉及升温/降温的环节,R3_SEL的校准可以极其快速的进行,可以配合机台完成自动化校准。
实施例二:
是一个采用了本发明提出的新技术增加可调电阻R3的低压、低功耗基准电压产生电路。
请参阅图8,MN0与MN1是NMOS电流镜,典型比值是4:1,需要设计工作在亚阈值区(W/L要足够大,例如MN0为[20u/1u],MN1为[20u/1u]x4,电流为500nA)。
PTAT电流产生部分的最低工作电源电压极低,差不多一个MOS管阈值电压就可以正常工作(大约0.6V),因此不是瓶颈。最低工作电源电压的限制在输出端,也就是VREF的产生支路。假设VREF=0.8V,并且MP2管的Vod取0.2V,则最低工作电源电压为0.8+0.2=1.0V,相比现有技术得到了大幅降低。
其中R2和R3具有数字编程接口。采用本发明提出的校准方法,可以将输出基准电压校准为零温度系数,并且绝对值为预设值,小于1.2V的任意电压。
综上所述:本发明的低压、低功耗基准电路及其校准方法,该结构可以输出小于1V的零温度系数基准电压,同时该结构可以工作在更低的电源电压下,最低可以接近于一个Vbe,大约0.6V,消除了最低工作电源电压受零温基准电压的限制,该结构可以输出小于1V的零温度系数基准电压,并且该结构可以工作在更低的电源电压下,同时输出电压的温度系数和电压绝对值的校准方法和相应的流程。
以上所述,仅为本发明较佳的具体实施方式,但本发明的保护范围并不局限于此,任何熟悉本技术领域的技术人员在本发明披露的技术范围内,根据本发明的技术方案及其发明构思加以等同替换或改变,都应涵盖在本发明的保护范围之内。
Claims (3)
1.一种低压、低功耗基准电路,其特征在于,包括PTAT产生电路与VCC相接,PTAT产生电路与MP2相接,MP2一端与VCC相接,另一端与VREF、电阻R2和电阻R3并联,电阻R2与接地的BJT管Q1的基极和集电极相接,电阻R3接地。
3.如权利要求1所述的一种低压、低功耗基准电路的校准方法,其特征在于,包括以下步骤:
S1:随机选取同一批次的20颗芯片,进行编号,待测;
S2:选取第1颗芯片放入高低温箱进行测试;
S3:温度从-40℃逐步升高到+85℃,每5℃为一个温度点,每个温度点下,遍历R2的取值设定为R2_SEL[N:0],并记录相应的VREF电压值,最终的数据形成一个大的表格,列坐标是温度点,行坐标是R2_SEL的取值,行/列坐标的交点是VREF的测试值;
S4:将该数据表绘图,形成一簇VREF关于温度T的曲线,参变量是R2_SEL的取值,从中找出温度系数最小接近于0的曲线,并记录相应的R2_SEL值;
S5:重复上面的步骤S3和S4,测完20颗芯片,记录每颗芯片的R2_SEL值,理论上,这些R2_SEL值离散度应该较小,呈现为一个固定的偏差量;
S6:对这20颗芯片的R2_SEL值,按照去掉最大值,去掉最小值,中间值取平均的方法,得到平均的R2_SEL值,这个值作为这批芯片统一的R2_SEL配置值,固定下来;
S7:完成R2_SEL值的确定,记为R2_SEL_OPT,接下来确定R3_SEL的值;
S8:对于这20颗芯片,将R2_SEL统一配置为R2_SEL_OPT然后,对于每颗芯片,按照二分法的方式遍历R3的取值设定为R3_SEL[M:0],将VREF值调整到期望的值,原理上能够保证,在调整R3的过程中,不会影响温度系数;
S9:校准完成后,每颗芯片的R3_SEL可能都不一样,将每颗芯片的R3_SEL校准值存入该芯片自己的NVM非易失性存储器中;
S10:到此,完成R3_SEL值的确定;
S11:一个可选的环节:将这20颗芯片,按照前面流程校准好的R2_SEL和R3_SEL配置值写入,复测一遍高低温实验,温度从-40℃逐步升高到+85℃,每5℃为一个温度点,并记录相应的VREF电压值,检查VREF关于温度T的曲线是否都接近于零温度系数,并且中心值为期望的值。
Priority Applications (1)
Application Number | Priority Date | Filing Date | Title |
---|---|---|---|
CN202010890384.4A CN111966159A (zh) | 2020-08-29 | 2020-08-29 | 一种低压、低功耗基准电路及其校准方法 |
Applications Claiming Priority (1)
Application Number | Priority Date | Filing Date | Title |
---|---|---|---|
CN202010890384.4A CN111966159A (zh) | 2020-08-29 | 2020-08-29 | 一种低压、低功耗基准电路及其校准方法 |
Publications (1)
Publication Number | Publication Date |
---|---|
CN111966159A true CN111966159A (zh) | 2020-11-20 |
Family
ID=73400739
Family Applications (1)
Application Number | Title | Priority Date | Filing Date |
---|---|---|---|
CN202010890384.4A Pending CN111966159A (zh) | 2020-08-29 | 2020-08-29 | 一种低压、低功耗基准电路及其校准方法 |
Country Status (1)
Country | Link |
---|---|
CN (1) | CN111966159A (zh) |
-
2020
- 2020-08-29 CN CN202010890384.4A patent/CN111966159A/zh active Pending
Similar Documents
Publication | Publication Date | Title |
---|---|---|
CN109343639B (zh) | 一种低温漂带隙基准电压电路、方法及其芯片 | |
KR960002825B1 (ko) | 제조공정의 추가없이 온도 보상된 기준전압 발생회로 및 이를 사용하는 반도체 장치 | |
US7940577B2 (en) | Semiconductor integrated circuit device minimizing leakage current | |
TW210414B (zh) | ||
US20100014356A1 (en) | Sense amplifier used in electrically erasable programmable read-only memory and the implementing method thereof | |
US8193854B2 (en) | Bi-directional trimming methods and circuits for a precise band-gap reference | |
US9971376B2 (en) | Voltage reference circuits with programmable temperature slope and independent offset control | |
US10001793B2 (en) | Apparatuses and methods for providing constant current | |
TW230856B (en) | All digital on-the-fly time delay calibrator | |
KR20050013771A (ko) | 퓨즈트리밍을 이용하여 다양한 레벨의 기준전압을 출력할수 있는 기준전압 발생회로 | |
US11592853B2 (en) | On-chip resistor correction circuit | |
US7863884B1 (en) | Sub-volt bandgap voltage reference with buffered CTAT bias | |
US20210211044A1 (en) | Constant current circuit and semiconductor apparatus | |
KR19980079496A (ko) | 반도체 장치 | |
US8089260B2 (en) | Low voltage bandgap reference circuit | |
JP5492702B2 (ja) | 半導体装置 | |
CN107479617B (zh) | 一种用于带隙基准电压源的高精度校正电路 | |
US20040108907A1 (en) | Temperature adaptive refresh clock generator for refresh operation | |
US10216213B2 (en) | Methods and apparatuses including a process, voltage, and temperature independent current generator circuit | |
CN111966159A (zh) | 一种低压、低功耗基准电路及其校准方法 | |
KR20080069387A (ko) | 기준전압 발생회로 | |
EP3721314B1 (en) | Programmable temperature coefficient analog second-order curvature compensated voltage reference and trim techniques for voltage reference circuits | |
CN212906039U (zh) | 一种低压、低功耗基准电路 | |
CN210402134U (zh) | 一种带温度补偿的电流偏置电路 | |
US20180052481A1 (en) | Method for ultra-low-power and high-precision reference generation |
Legal Events
Date | Code | Title | Description |
---|---|---|---|
PB01 | Publication | ||
PB01 | Publication | ||
SE01 | Entry into force of request for substantive examination | ||
SE01 | Entry into force of request for substantive examination | ||
CB02 | Change of applicant information |
Address after: Area D and E, 7th floor, building 3, Tingwei Industrial Park, No.6 Liufang Road, Xin'an street, Shenzhen City, Guangdong Province 518000 Applicant after: Shenzhen Aixiesheng Technology Co.,Ltd. Address before: Area D and E, 7th floor, building 3, Tingwei Industrial Park, No.6 Liufang Road, Xin'an street, Shenzhen City, Guangdong Province 518000 Applicant before: SHENZHEN AIXIESHENG TECHNOLOGY Co.,Ltd. |
|
CB02 | Change of applicant information |