CN111933573B - 一种半导体结构的制造方法与制造*** - Google Patents

Abstract

本发明提出一种半导体结构的制造方法及制造***，包括：提供一半导体衬底，所述半导体衬底上设置有垫氧化层；形成氮化层于所述垫氧化层上；对所述氮化层，所述垫氧化层和所述半导体衬底进行刻蚀，以形成沟槽，所述沟槽从所述氮化层延伸至所述半导体衬底中；形成隔离氧化层于所述沟槽中，所述隔离氧化层覆盖所述沟槽的侧壁和底部以及所述氮化层；对所述隔离氧化层进行平坦化处理，以形成初始隔离结构；其中，在进行所述平坦化处理时，所述氮化层上残留有所述隔离氧化层；设定所需的浅沟槽隔离结构的台阶高度；通过湿法刻蚀移除部分所述隔离氧化层和所述氮化层，以形成所述浅沟槽隔离结构。本发明形成的浅沟槽隔离结构的台阶高度具有稳定性。

Description

一种半导体结构的制造方法与制造***

技术领域

本发明涉及半导体技术领域，特别涉及一种半导体结构的制造方法与制造***。

背景技术

在集成电路制造领域，台阶高度(step height)是一个很重要的参数，控制好台阶高度可以给后续工艺(例如栅极光刻的焦深、栅极刻蚀等)增加很多工艺窗口(ProcessWindow）。

在现有的工艺技术中，一般是先通过浅沟槽隔离(STI)制程定义初始的隔离结构；再通过后续氢氟酸的刻蚀来控制浅沟槽隔离的台阶高度。在实际的工艺过程中，受机台制程能力，前程制程变化等因素影响，不同制程批次的浅沟槽隔离台阶高度会有不同的波动，最坏的情况过高或者过低甚至会导致最终器件无法使用。例如，如果氢氟酸的用量过少（浸泡时间太短），导致台阶高度过高时，可能会在后续对栅极刻蚀的工艺中导致浅沟槽隔离的台阶与衬底形成的拐角处残留多晶硅；如果氢氟酸的用量过多（浸泡时间太多），可能会导致浅沟槽隔离的台阶低于垫氧化层的顶表面，这样会导致在多晶硅沉积工艺时，多晶硅沉积在浅沟槽隔离的位置的衬底的侧壁上，因此，每次采用氢氟酸进行刻蚀时都需准确地控制氢氟酸的用量。而在实际的生产过程中，前程存在制程波动，但湿法蚀刻的时间和氢氟酸的浓度都是固定的，获得的最终台阶高度也会随着前程的波动而存在差异，因此，如何做到准确地控制浅沟槽隔离的台阶高度，使得浅沟槽隔离的台阶高度不受前程制程工艺的影响是目前亟需解决的问题。

发明内容

鉴于上述现有技术的缺陷，本发明提出一种半导体结构的制造方法，以计算出需要移除的隔离氧化层的厚度，***可以自动选择对应湿法刻蚀时间，从而保证浅沟槽隔离结构的台阶高度的稳定性，避免出现漏电现象。

为实现上述目的，本发明提出一种半导体结构的制造方法，包括：

提供一半导体衬底，所述半导体衬底上设置有垫氧化层；

形成氮化层于所述垫氧化层上；

对所述氮化层，所述垫氧化层和所述半导体衬底进行刻蚀，以形成沟槽，所述沟槽从所述氮化层延伸至所述半导体衬底中；

形成隔离氧化层于所述沟槽中，所述隔离氧化层覆盖所述沟槽的侧壁和底部以及所述氮化层；

对所述隔离氧化层进行平坦化处理，以形成初始隔离结构；其中，在进行所述平坦化处理时，所述氮化层上残留有所述隔离氧化层；

设定所需的浅沟槽隔离结构的台阶高度；

通过湿法刻蚀移除部分所述隔离氧化层和所述氮化层，以形成所述浅沟槽隔离结构；

其中，在进行平坦化处理之后，测量所述初始隔离结构的高度，所述氮化层的高度以及残留的所述隔离氧化层的高度，并将所述氮化层的高度与残留的所述隔离氧化层的高度定义为层叠高度；

其中，通过所述湿法刻蚀移除所述初始隔离结构内的部分所述隔离氧化层的高度等于所述层叠高度与所述浅沟槽隔离结构的台阶高度的差值。

进一步地，所述浅沟槽隔离结构的台阶高度等于所述浅沟槽隔离结构的顶部至所述垫氧化层顶部的高度。

进一步地，通过化学机械研磨的方法对所述隔离氧化层进行平坦化处理。

进一步地，所述初始隔离结构的高度大于所述浅沟槽隔离结构的高度。

进一步地，通过所述湿法刻蚀移除所述初始隔离结构内的部分所述隔离氧化层的高度等于所述初始隔离结构的高度与所述浅沟槽隔离结构的高度的差值。

进一步地，在形成所述浅沟槽隔离结构之后，还包括检验步骤，所述检验步骤用于检验所述浅沟槽隔离结构的台阶高度是否在预设范围内。

进一步地，所述检验步骤设置预设范围和固定值，所述固定值是所述预设范围的中心值；如果所述浅沟槽隔离结构的台阶高度超出所述预设范围，或者所述浅沟槽隔离结构的台阶高度在固定值以上持续上升或在所述固定值以下持续下降，则给出警示信号。

进一步地，通过氢氟酸移除所述初始隔离结构内的部分所述隔离氧化层。

进一步地，所述湿法刻蚀以所述垫氧化层为停止层。

进一步地，本发明还提出一种制造***，其特征在于，包括：

沟槽形成单元，用于在半导体衬底中形成一沟槽，其中，所述半导体衬底上设置有氧化层和氮化层，所述沟槽从所述氮化层延伸至所述半导体衬底中；

沉积单元，用于向所述沟槽内沉积隔离氧化层，所述隔离氧化层覆盖所述沟槽的侧壁和底部以及所述氮化层；

研磨单元，用于对所述隔离氧化层进行平坦化处理，以形成初始隔离结构；其中，在进行所述平坦化处理时，所述氮化层上残留有所述隔离氧化层；其中，在进行平坦化处理之后，还测量所述初始隔离结构的高度，所述氮化层的高度以及残留的所述隔离氧化层的高度，并将所述氮化层的高度与残留的所述隔离氧化层的高度定义为层叠高度；

设定单元，用于设定所述浅沟槽隔离结构的台阶高度；

刻蚀单元，用于通过湿法刻蚀移除部分所述隔离氧化层和所述氮化层，以形成所述浅沟槽隔离结构，其中，通过所述湿法刻蚀移除所述初始隔离结构内的所述部分隔离氧化层的高度等于所述层叠高度与所述沟槽隔离结构的台阶高度的差值。

检验单元，设置有预设范围及固定值，所述固定值是所述预设范围的中心值；如果所述浅沟槽隔离结构的台阶高度超出所述预设范围，或者所述浅沟槽隔离结构的台阶高度在固定值以上持续上升或在所述固定值以下持续下降，所述检验单元则给出警示信号。

综上所述，本发明提出一种半导体结构的制造方法，通过将浅沟槽隔离结构的台阶高度定义为固定值，在平坦化处理之后，在氮化层上可能还残留有隔离氧化层，同时将残留隔离氧化层的高度与氮化层的高度之和定义为层叠高度，由此可以计算出需要刻蚀的隔离氧化层的高度，由于湿法刻蚀的速率是固定的，因此可以计算出湿法刻蚀的时间，因此通过控制湿法刻蚀的时间，来使得浅沟槽隔离结构的台阶高度的一致性，避免台阶高度过高或者过低应发漏电情况的发生。

综上所述，本发明还提出一种半导体结构的制造***，该制造***包括一检验单元，该检验单元设置有预设范围和固定值，固定值为预设范围的中心值。当浅沟槽隔离结构的高度超出该预设范围时，该检验单元会给出警示信号，工作人员根据警示信号来确认之前的制程的数据是否正常，并进行调整。同时当浅沟槽隔离结构的高度在固定值以上持续上升或在固定值以下持续下降时，同样会给出警示信号，工作人员根据警示信号来确认之前的制程的数据是否正常，并进行调整。

附图说明

图1：本实施例提出的半导体结构的制造方法流程图。

图2：步骤S1对应的结构示意图。

图3：步骤S2对应的结构示意图。

图4：形成图案化的光阻层的结构示意图。

图5：步骤S3对应的结构示意图。

图6：步骤S4对应的结构示意图。

图7：步骤S5对应的结构示意图。

图8：步骤S6-S7对应的结构示意图。

图9：本实施例提出的半导体结构的制造***示意图。

图10：台阶高度的均值曲线图。

图11：台阶高度的标准差曲线图。

符号说明

101：半导体衬底，102：垫氧化层，103：氮化层，103a：图案化的光阻层，104：沟槽，105：隔离氧化层，105a：初始隔离结构，106：浅沟槽隔离结构，10：制造***，11：沟槽形成单元，12：沉积单元，13：研磨单元，14：设定单元，15：刻蚀单元，16：检验单元，17：中心线，18：下直线，19：上直线，A：第一高度，B：隔离氧化层的高度，C：层叠高度，D：第三高度，E：台阶高度，F：浅沟槽隔离结构的高度，G：第四高度。

具体实施方式

以下通过特定的具体实例说明本发明的实施方式，本领域技术人员可由本说明书所揭露的内容轻易地了解本发明的其他优点与功效。本发明还可以通过另外不同的具体实施方式加以实施或应用，本说明书中的各项细节也可以基于不同观点与应用，在没有背离本发明的精神下进行各种修饰或改变。

需要说明的是，本实施例中所提供的图示仅以示意方式说明本发明的基本构想，遂图式中仅显示与本发明中有关的组件而非按照实际实施时的组件数目、形状及尺寸绘制，其实际实施时各组件的型态、数量及比例可为一种随意的改变，且其组件布局型态也可能更为复杂。

如图1所示，本实施例提出一种半导体结构的制造方法，包括：

S1：提供一半导体衬底，所述半导体衬底上设置有垫氧化层；

S2：形成氮化层于所述垫氧化层上；

S3：对所述氮化层，所述垫氧化层和所述半导体衬底进行刻蚀，以形成沟槽，所述沟槽从所述氮化层延伸至所述半导体衬底中；

S4：形成隔离氧化层于所述沟槽中，所述隔离氧化层覆盖所述沟槽的侧壁和底部以及所述氮化层；

S5：对所述隔离氧化层进行平坦化处理，以形成初始隔离结构；其中，在进行所述平坦化处理时，所述氮化层上残留有所述隔离氧化层；

S6：设定所需的浅沟槽隔离结构的台阶高度；

S7：通过湿法刻蚀移除部分所述隔离氧化层和所述氮化层，以形成所述浅沟槽隔离结构；其中，在进行平坦化处理之后，测量所述初始隔离结构的高度，所述氮化层的高度以及残留的所述隔离氧化层的高度，并将所述氮化层的高度与残留的所述隔离氧化层的高度定义为层叠高度；其中，通过所述湿法刻蚀移除所述初始隔离结构内的部分所述隔离氧化层的高度等于所述层叠高度与所述沟槽隔离结构的台阶高度的差值。

如图2所示，在步骤S1中，首先提供一半导体衬底101，以为后续工艺提供操作平台，所述半导体衬底101的材料可以是以下所提到的材料中的至少一种：Si、Ge、SiGe、SiC、SiGeC、InAs、GaAs、InP、InGaAs或者其它III/V化合物半导体，所述半导体衬底101还包括这些半导体构成的多层结构等，或者为绝缘体上硅(SOI)、绝缘体上层叠硅(SSOI)、绝缘体上层叠锗化硅(S-SiGeOI)、绝缘体上锗化硅(SiGeOI)以及绝缘体上锗(GeOI)等。

如图2所示，在本实施例中，首先对半导体衬底101表面进行清洗，去除半导体衬底101表面的杂质颗粒或其它污染物。然后在所述半导体衬底101上形成垫氧化层102，形成所述垫氧化层102的方法可以是高温炉管氧化，快速热氧化，原位水蒸气产生氧化法中的一种。垫氧化层102的厚度可以在500-1000埃。垫氧化层102可以作为半导体衬底101的保护层，在后续工艺中其覆盖的半导体衬底101起到保护作用，避免半导体衬底101受到不必要的损伤。垫氧化层102的材料可以为二氧化硅。

如图3所示，在步骤S2 中，在形成垫氧化层102后，在垫氧化层102上形成氮化层103。该氮化层103的材料可以是氮化硅，氮氧化物或金属氮化物。该氮化层103可以通过低压化学气相沉积，次大气压化学气相沉积，常压化学气相沉积，离子体增强化学气相沉积或高密度等离子体化学气相淀积中的一种实施的。该氮化层103同时作为化学机械研磨平坦化的停止层。

如图4-图5所示，在步骤S3中，首先在所述氮化层103上涂覆光刻胶，并通过曝光，显影等光刻工艺处理，使涂覆的光刻胶图案化，以形成图案化的光刻胶层103a，所述图案化的光刻胶层103a具有用于限定半导体衬底101中待形成的沟槽104的开口103b。需要说明的是，图4中的竖直箭头表示刻蚀的方向。

如图4-图5所示，在本实施例中，通过开口103b定义出沟槽104的位置，也就是通过开口103b向下刻蚀，也就是依次移除位于开口103b下方的氮化层103，垫氧化层102和部分半导体衬底101，以在半导体衬底101中形成多个沟槽104。在本实施例中，可以通过干法刻蚀依次移除氮化层103，垫氧化层102和部分半导体衬底101，也就是以图案化的光刻胶层103a为掩膜层，依次刻蚀氮化层103和垫氧化层102，然后去除图案化的光刻胶层103a，然后以氮化层103为掩膜层，刻蚀半导体衬底101。从图5中可以看出，在半导体衬底101中形成多个沟槽104，图5中例如显示出两个沟槽104。沟槽104从氮化层103延伸至半导体衬底101中。沟槽104的形状为上宽下窄的倒梯形，也就是沟槽104顶部的宽度大于沟槽104底部的宽度。当然，在一些实施例中，沟槽104的形状还可以为U形。

如图4-图5所示，在本实施例中，形成沟槽104的方法可以为等离子体干法刻蚀，所述等离子体干法刻蚀选用的刻蚀气体要使所述沟槽104的侧壁较为光滑，具有较少的晶格缺陷，且使所述沟槽104的底部边角较为平滑，所述刻蚀气体还要使所述沟槽104侧壁具有较为倾斜的轮廓。在本实施例中，将半导体衬底101放置在反应腔体内进行刻蚀作业。所述反应腔内的工艺条件可以如下：反应腔压力介于5mTorr～30mTorr(例如为10mTorr、15mTorr、25mTorr等)；射频源功率介于400W～1000W(例如为500W、600W、750W、800W、900W等)，射频偏压功率介于600W～1200W(例如为700W、750W、800W、900W、1000W)等，刻蚀气体包括CF4以及惰性气体(例如为He和/或Ar)，CF4的流速介于20sccm～60sccm (例如30sccm、40sccm、50sccm等) ，所述惰性气体的流速介于100sccm～300sccm(例如为120sccm、150sccm、200sccm等)，刻蚀时间为20s～30s。

如图6所示，在步骤S4中，在形成沟槽104之后，可以通过等离子体增强化学气相沉积工艺在沟槽104中形成隔离氧化层105。隔离氧化层105覆盖沟槽104的底部和侧壁，并且隔离氧化层105覆盖氮化层103。例如使用含硅和含氧的反应气体的等离子体进行反应，在沟槽104形成隔离氧化层105。当然，在一些实施例中，还可以先对沟槽104的侧壁及顶角进行热氧化，以在所述沟槽104中形成热氧化侧壁及热氧化圆化顶角，以提高隔离性能，然后再通过等离子体增强化学气相沉积工艺在沟槽104和氮化层103上形成隔离氧化层105。所述隔离氧化层105的材料包括二氧化硅，氮化硅，氮氧化硅等。在一些实施例中，隔离氧化层105还可以称为隔离介质层。

如图6所示，在本实施例中，位于沟槽104正上方的隔离氧化层105的位置高于氮化层103的上表面；当然，在一些实施例中，位于沟槽104正上方的隔离氧化层105的位置还可以略低于氮化层103的上表面。

如图6-图7所示，在步骤S5中，在形成隔离氧化层105之后，对隔离氧化层105进行平坦化处理。例如通过化学机械研磨的方法对隔离氧化层105进行研磨，并停止在氮化层103上。在研磨之后，理论上应该可以完全去除位于氮化层103上的隔离氧化层105，但是在实际研磨过程中，在氮化层103上还残留有一定高度的隔离氧化层105。因此，在研磨之后，测量残留在氮化层103上的隔离氧化层105的高度，测量氮化层103的高度。在本实施例中，氮化层103的高度定义为第一高度A，残留的隔离氧化层105的厚度为第二高度B。在平坦化处理之后，将残留的隔离氧化层105和氮化层103定义为层叠结构，同时将残留的隔离氧化层105的高度和氮化层103的高度定义为层叠高度C，也就是说层叠高度C等于残留的隔离氧化层105的高度与氮化层103的高度之和，也就等于第一高度A和第二高度B的和。

如图7-图8所示，在步骤S6-S7中，在隔离氧化层105经过平坦化处理之后，形成初始隔离结构105a，并测量初始隔离结构105a的高度，本实施例将初始隔离结构105a的高度定义为第三高度D。从图7中可以看出初始隔离结构105a的高度大于层叠高度C。初始隔离结构105a通过湿法刻蚀之后形成浅沟槽隔离结构106，为保证形成的浅沟槽隔离结构106的台阶高度一致性，因此在湿法刻蚀之前，首先设定浅沟槽隔离结构106的台阶高度E，也就是将浅沟槽隔离结构106的台阶高度设置成固定值，同时还设定浅沟槽隔离结构106的高度F。浅沟槽隔离结构106的台阶高度E为浅沟槽隔离结构106的顶部至垫氧化层102顶部的距离。

如图7-图8所示，在本实施例中，在设定好浅沟槽隔离结构106的台阶高度E，同时还设定浅沟槽隔离结构106的高度F之后，即可计算出需要被刻蚀掉的隔离氧化层105的高度，同时将需要被刻蚀掉的隔离氧化层105的高度定义为第四高度G，需要说明的是，湿法刻蚀移除的隔离氧化层105位于初始隔离结构105a内。本实施例通过湿法刻蚀隔离氧化层105和氮化层103，隔离氧化层105和氮化层103的刻蚀速率是不变的，因此可以控制刻蚀隔离氧化层105的刻蚀时间。本实施例计算出需要刻蚀的隔离氧化层105的高度，因此实现浅沟槽隔离结构106的台阶高度E的一致性。在本实施例中，第四高度G等于第一高度A+第二高度B-浅沟槽隔离结构106的台阶高度E，也就是等于层叠高度C与浅沟槽隔离结构106的台阶高度E的差值。当然，在本实施例中，第四高度G还等于初始隔离结构105a的高度D与浅沟槽隔离结构106的高度F的差值。

如图7-图8所示，经过湿法刻蚀去除部分隔离氧化层105和氮化层103之后，形成浅沟槽隔离结构106。例如通过氢氟酸去除隔离氧化层105和氮化层103。从图7-图8中可以看出，浅沟槽隔离结构106的高度F小于初始隔离结构105a的高度D。

如图8所示，在本实施例中，本实施例还提出一种半导体结构，包括半导体衬底101，垫氧化层102和浅沟槽隔离结构106。

如图8所示，在本实施例中，浅沟槽隔离结构106位于垫氧化层102和半导体衬底101中，浅沟槽隔离结构106凸出于垫氧化层102。浅沟槽隔离结构106的顶部至垫氧化层102的距离定义为浅沟槽隔离结构106的台阶高度E。浅沟槽隔离结构106内填充有隔离氧化材料，例如为二氧化硅。通过该浅沟槽隔离结构106可以将半导体衬底101分割成有源区。

当然，在一些实施例中，还可以在垫氧化层102上形成栅极结构，栅极结构位于浅沟槽隔离结构106之间。在本实施例中，该栅极结构例如为浮栅电极，该栅极结构的材料例如为多晶硅层，可例如通过化学气相沉积的方法形成该栅极结构。

如图8所示，本实施例中，该半导体结构可以应用于多种集成电路中，所述集成电路例如是存储器电路，如随机存取存储器，动态随机存取存储器，同步随机存取存储器，静态随机存取存储器或只读存储器等等。所述集成电路还可以是逻辑器件，如可编程逻辑阵列，专用集成电路，合并式逻辑集成电路，射频电路或任意其他电路器件。所述集成电路还可以用于例如用户电子产品，如个人计算机，便携式计算机，游戏机，蜂窝式电话，个人数字助理，摄像机，数码相机，手机等各种电子产品中。

如图9所示，本实施例提出一种半导体结构的制造***10，该制造***10包括沟槽形成单元11，沉积单元12，研磨单元13，设定单元14，刻蚀单元15和检验单元16。

如图5和图9所示，沟槽形成单元11用于形成沟槽104，沟槽104从氮化层103延伸至半导体衬底101中。沟槽形成单元11例如为干法刻蚀设备。

如图6和图9所示，沉积单元12用于在沟槽104内沉积隔离氧化层105，隔离氧化层105覆盖沟槽104的底部和侧壁，隔离氧化层105还覆盖氮化层103。沉积单元12例如为化学气相沉积设备。

如图7和图9所示，研磨单元13用于研磨隔离氧化层105，在研磨隔离氧化层105时，在氮化层103上还残留一定高度的隔离氧化层105。在研磨工作完成之后，还可以测量位于氮化层103上的隔离氧化层105的高度，以及测量氮化层103的高度。本实施例将位于氮化层103上的隔离氧化层105的高度定义为第二高度B，将氮化层103的高度定义为第一高度A；还可以将氮化层103和隔离氧化层105定义为层叠结构，将层叠结构的高度定义为层叠高度C。经过研磨处理之后，形成初始隔离结构105a，并测量初始隔离结构105a的高度，并将初始隔离结构105a的高度定义为第三高度D。

如图7和图9所示，设定单元14用于设定浅沟槽隔离结构106的台阶高度E和浅沟槽隔离结构106的高度。通过设定浅沟槽隔离结构106的台阶高度E，即可计算出刻蚀掉的隔离氧化层105的高度，并将刻蚀掉的隔离氧化层105的高度定义为第四高度G。在本实施例中，第四高度G等于第一高度A+第二高度B-浅沟槽隔离结构106的台阶高度E。

如图8-图9所示，当设定浅沟槽隔离结构106的台阶高度E之后，即可计算出需要刻蚀掉的隔离氧化层105的高度，由于隔离氧化层105和氮化层103的刻蚀速率是一定的，因此可以通过改变刻蚀时间来改变移除的隔离氧化层105的高度，也就是可以保证浅沟槽隔离结构106的台阶高度E的一致性。需要说明的是，该浅沟槽隔离结构106的台阶高度E为一固定值，例如为250埃，300埃或350埃，但是，当台阶高度E的变化范围较小时，也可以认为该台阶高度E为固定值，例如当台阶高度E为280埃时，另一台阶高度E为275埃时，则可将另一台阶高度E认为是280埃。在本实施例中，将半导体衬底101设置在刻蚀单元15内，从而对隔离氧化层105和氮化层103进行湿法刻蚀，由于隔离氧化层105的刻蚀高度是计算出来的，因此可以选择对应的刻蚀时间。

如图9-图11，并结合表1所示，图10表示台阶高度的均值变化曲线，图11表示台阶高度的标准差变化曲线，从图10中可以看出，台阶高度越靠近中心线17则表示台阶高度越稳定，从图11中可以看出，标准差变化曲线越低，则表示同一晶圆内的台阶高度的均匀性更好。当形成浅沟槽隔离结构106之后，对所有的浅沟槽隔离结构106的台阶高度进行检验。同时通过检验单元16设定固定值和预设范围，固定值时预设范围的中心值，例如从图10中可以看出，中心线17表示固定值的直线，固定值例如为520埃，下直线18表示台阶高度的变化下限，上直线19表示台阶高度的变化上限。下直线18和上直线19即可形成台阶高度的预设范围。如果台阶高度的变化范围超出上限或下限，则给出警示信号。工作人员即可根据表1中刻蚀掉的隔离氧化层的高度重新确定选取值。

如图9-图11，并结合表1所示，当台阶高度的变化曲线在中心线17的上方持续上升或在中心线17的下方持续下降，检验单元16则给出警示信号。当然，在本实施例中，在检验过程中，如果连续多个台阶高度在中心线17一侧时，例如连续7个台阶高度的在中心线17的一侧时，检验单元16则给出警示信号。又例如当连续多个台阶高度在任意两个台阶高度的变化超过2倍的标准差时，检验单元16则给出警示信号。

如表1所示，表1显示为隔离氧化层的刻蚀时间表，当计算出需要刻蚀掉的隔离氧化层的高度时，***即可根据表1来选择相应的刻蚀时间。如表1所述，当需要刻蚀的隔离氧化层的高度在G1-G2之间时，对应的刻蚀时间为T1；当需要刻蚀的隔离氧化层的高度在G2-G3之间时，对应的刻蚀时间为T2；当需要刻蚀的隔离氧化层的高度在G3-G4之间时，对应的刻蚀时间为T3。因此可以说明当需要刻蚀的隔离氧化层的高度不同时，刻蚀时间也不同。当检验单元16给出警示信号时，工作人员则可以根据表1的数据，来重新确定需要刻蚀的隔离氧化层的高度，并重现确定刻蚀时间。例如，当需要刻蚀的隔离氧化层的高度在G1-G2之间，则对应的刻蚀时间为T1，G1-G2例如为200-250埃，对应的刻蚀时间例如为200s。

表1 隔离氧化层的刻蚀时间表

综上所述，本发明提出一种半导体结构的制造方法，通过将浅沟槽隔离结构的台阶高度定义为固定值，在平坦化处理之后，在氮化层上还残留有隔离氧化层，同时将隔离氧化层的高度与氮化层的高度之和定义为层叠高度，由此可以计算出需要刻蚀的隔离氧化层的高度，由于湿法刻蚀的速率是固定的，因此可以计算出湿法刻蚀的时间，因此通过控制湿法刻蚀的时间，来使得浅沟槽隔离结构的台阶高度的一致性，从而防止漏电情况的发生。

综上所述，本发明还提出一种半导体结构的制造***，该制造***包括一检验单元，该检验单元设置有预设范围和固定值，固定值为预设范围的中心值。当浅沟槽隔离结构的高度超出该预设范围时，该检验单元会给出警示信号，工作人员根据警示信号来确认之前的制程的数据是否正常，并进行调整。同时当浅沟槽隔离结构的高度在固定值以上持续上升或在固定值以下持续下降时，同样会给出警示信号，工作人员根据警示信号来确认之前的制程的数据是否正常，并进行调整。

综上所述，本发明提出的半导体结构的制造方法还可以应用于在同一批次的晶圆的浅沟槽隔离结构的形成中，而不限于在同一晶圆上形成的多个浅沟槽隔离结构。

在整篇说明书中提到“一个实施例(one embodiment)”、“实施例(anembodiment)”或“具体实施例(a specific embodiment)”意指与结合实施例描述的特定特征、结构或特性包括在本发明的至少一个实施例中，并且不一定在所有实施例中。因而，在整篇说明书中不同地方的短语“在一个实施例中(in one embodiment)”、“在实施例中(inan embodiment)”或“在具体实施例中(in a specific embodiment)”的各个表象不一定是指相同的实施例。此外，本发明的任何具体实施例的特定特征、结构或特性可以按任何合适的方式与一个或多个其他实施例结合。应当理解本文所述和所示的发明实施例的其他变型和修改可能是根据本文教导的，并将被视作本发明精神和范围的一部分。

还应当理解还可以以更分离或更整合的方式实施附图所示元件中的一个或多个，或者甚至因为在某些情况下不能操作而被移除或因为可以根据特定应用是有用的而被提供。

另外，除非另外明确指明，附图中的任何标志箭头应当仅被视为示例性的，而并非限制。此外，除非另外指明，本文所用的术语“或”一般意在表示“和/或”。在术语因提供分离或组合能力是不清楚的而被预见的情况下，部件或步骤的组合也将视为已被指明。

如在本文的描述和在下面整篇权利要求书中所用，除非另外指明，“一个(a)”、“一个(an)”和“该(the)”包括复数参考物。同样，如在本文的描述和在下面整篇权利要求书中所用，除非另外指明，“在…中(in)”的意思包括“在…中(in)”和“在…上(on)”。

本发明所示实施例的上述描述(包括在说明书摘要中所述的内容)并非意在详尽列举或将本发明限制到本文所公开的精确形式。尽管在本文仅为说明的目的而描述了本发明的具体实施例和本发明的实例，但是正如本领域技术人员将认识和理解的，各种等效修改是可以在本发明的精神和范围内的。如所指出的，可以按照本发明所述实施例的上述描述来对本发明进行这些修改，并且这些修改将在本发明的精神和范围内。

本文已经在总体上将***和方法描述为有助于理解本发明的细节。此外，已经给出了各种具体细节以提供本发明实施例的总体理解。然而，相关领域的技术人员将会认识到，本发明的实施例可以在没有一个或多个具体细节的情况下进行实践，或者利用其它装置、***、配件、方法、组件、材料、部分等进行实践。在其它情况下，并未特别示出或详细描述公知结构、材料和/或操作以避免对本发明实施例的各方面造成混淆。

因而，尽管本发明在本文已参照其具体实施例进行描述，但是修改自由、各种改变和替换意在上述公开内，并且应当理解，在某些情况下，在未背离所提出发明的范围和精神的前提下，在没有对应使用其他特征的情况下将采用本发明的一些特征。因此，可以进行许多修改，以使特定环境或材料适应本发明的实质范围和精神。本发明并非意在限制到在下面权利要求书中使用的特定术语和/或作为设想用以执行本发明的最佳方式公开的具体实施例，但是本发明将包括落入所附权利要求书范围内的任何和所有实施例及等同物。因而，本发明的范围将只由所附的权利要求书进行确定。

以上描述仅为本申请的较佳实施例以及对所运用技术原理的说明，本领域技术人员应当理解，本申请中所涉及的发明范围，并不限于上述技术特征的特定组合而成的技术方案，同时也应涵盖在不脱离所述发明构思的情况下，由上述技术特征或其等同特征进行任意组合而形成的其它技术方案，例如上述特征与本申请中公开的(但不限于)具有类似功能的技术特征进行互相替换而形成的技术方案。

除说明书所述的技术特征外，其余技术特征为本领域技术人员的已知技术，为突出本发明的创新特点，其余技术特征在此不再赘述。

Claims (10)

1.一种半导体结构的制造方法，其特征在于，包括：

提供一半导体衬底，所述半导体衬底上设置有垫氧化层；

形成氮化层于所述垫氧化层上；

对所述氮化层，所述垫氧化层和所述半导体衬底进行刻蚀，以形成沟槽，所述沟槽从所述氮化层延伸至所述半导体衬底中；

形成隔离氧化层于所述沟槽中，所述隔离氧化层覆盖所述沟槽的侧壁和底部以及所述氮化层；

对所述隔离氧化层进行平坦化处理，以形成初始隔离结构；其中，在进行所述平坦化处理时，所述氮化层上残留有所述隔离氧化层；

设定所需的浅沟槽隔离结构的台阶高度；

通过湿法刻蚀移除部分所述隔离氧化层和所述氮化层，以形成所述浅沟槽隔离结构；

其中，在进行平坦化处理之后，测量所述初始隔离结构中所述隔离氧化层的高度，所述氮化层的高度以及残留的所述隔离氧化层的高度，并将所述氮化层的高度与残留的所述隔离氧化层的高度之和定义为层叠高度；

其中，通过所述湿法刻蚀移除所述初始隔离结构内的部分所述隔离氧化层的高度等于所述层叠高度与所述浅沟槽隔离结构的台阶高度的差值。

2.根据权利要求1所述的制造方法，其特征在于，所述浅沟槽隔离结构的台阶高度等于所述浅沟槽隔离结构的顶部至所述垫氧化层顶部的高度。

3.根据权利要求1所述的制造方法，其特征在于，通过化学机械研磨的方法对所述隔离氧化层进行平坦化处理。

4.根据权利要求1所述的制造方法，其特征在于，所述初始隔离结构的高度大于所述浅沟槽隔离结构的高度。

5.根据权利要求1所述的制造方法，其特征在于，通过所述湿法刻蚀移除所述初始隔离结构内的部分所述隔离氧化层的高度等于所述初始隔离结构的高度与所述浅沟槽隔离结构的高度的差值。

6.根据权利要求1所述的制造方法，其特征在于，在形成所述浅沟槽隔离结构之后，还包括检验步骤，所述检验步骤用于检验所述浅沟槽隔离结构的台阶高度是否在预设范围内。

7.根据权利要求6所述的制造方法，其特征在于，所述检验步骤设置预设范围和固定值，所述固定值是所述预设范围的中心值；如果所述浅沟槽隔离结构的台阶高度超出所述预设范围，或者所述浅沟槽隔离结构的台阶高度在固定值以上持续上升或在所述固定值以下持续下降，则给出警示信号。

8.根据权利要求1所述的制造方法，其特征在于，通过氢氟酸移除所述初始隔离结构内的部分所述隔离氧化层。

9.根据权利要求1所述的制造方法，其特征在于，所述湿法刻蚀以所述垫氧化层为停止层。

10.一种使用权利要求1-9任一所述制造方法的制造***，其特征在于，包括：

沟槽形成单元，用于在半导体衬底中形成一沟槽，其中，所述半导体衬底上设置有氧化层和氮化层，所述沟槽从所述氮化层延伸至所述半导体衬底中；

沉积单元，用于向所述沟槽内沉积隔离氧化层，所述隔离氧化层覆盖所述沟槽的侧壁和底部以及所述氮化层；

研磨单元，用于对所述隔离氧化层进行平坦化处理，以形成初始隔离结构；其中，在进行所述平坦化处理时，所述氮化层上残留有所述隔离氧化层；其中，在进行平坦化处理之后，还测量所述初始隔离结构的高度，所述氮化层的高度以及残留的所述隔离氧化层的高度，并将所述氮化层的高度与残留的所述隔离氧化层的高度之和定义为层叠高度；

设定单元，用于设定所述浅沟槽隔离结构的台阶高度；

刻蚀单元，用于通过湿法刻蚀移除部分所述隔离氧化层和所述氮化层，以形成所述浅沟槽隔离结构，其中，通过所述湿法刻蚀移除所述初始隔离结构内的部分所述隔离氧化层的高度等于所述层叠高度与所述浅沟槽隔离结构的台阶高度的差值；

检验单元，设置有预设范围及固定值，所述固定值是所述预设范围的中心值；如果所述浅沟槽隔离结构的台阶高度超出所述预设范围，或者所述浅沟槽隔离结构的台阶高度在固定值以上持续上升或在所述固定值以下持续下降，所述检验单元则给出警示信号。

Images