KR100305145B1 - 반도체장치의 ｓｔｉ형 소자분리막 형성방법 - Google Patents

반도체장치의 ｓｔｉ형 소자분리막 형성방법 Download PDF

Info

Publication number
KR100305145B1
KR100305145B1 KR1019990032006A KR19990032006A KR100305145B1 KR 100305145 B1 KR100305145 B1 KR 100305145B1 KR 1019990032006 A KR1019990032006 A KR 1019990032006A KR 19990032006 A KR19990032006 A KR 19990032006A KR 100305145 B1 KR100305145 B1 KR 100305145B1
Authority
KR
South Korea
Prior art keywords
film
trench
oxidation process
oxide
device isolation
Prior art date
Application number
KR1019990032006A
Other languages
English (en)
Other versions
KR20010016837A (ko
Inventor
김형균
이근일
윤영식
손용선
Original Assignee
박종섭
주식회사 하이닉스반도체
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by 박종섭, 주식회사 하이닉스반도체 filed Critical 박종섭
Priority to KR1019990032006A priority Critical patent/KR100305145B1/ko
Publication of KR20010016837A publication Critical patent/KR20010016837A/ko
Application granted granted Critical
Publication of KR100305145B1 publication Critical patent/KR100305145B1/ko

Links

Classifications

    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/70—Manufacture or treatment of devices consisting of a plurality of solid state components formed in or on a common substrate or of parts thereof; Manufacture of integrated circuit devices or of parts thereof
    • H01L21/71—Manufacture of specific parts of devices defined in group H01L21/70
    • H01L21/76—Making of isolation regions between components
    • H01L21/762—Dielectric regions, e.g. EPIC dielectric isolation, LOCOS; Trench refilling techniques, SOI technology, use of channel stoppers
    • H01L21/76224—Dielectric regions, e.g. EPIC dielectric isolation, LOCOS; Trench refilling techniques, SOI technology, use of channel stoppers using trench refilling with dielectric materials
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/02104—Forming layers
    • H01L21/02107—Forming insulating materials on a substrate
    • H01L21/02225—Forming insulating materials on a substrate characterised by the process for the formation of the insulating layer
    • H01L21/0226—Forming insulating materials on a substrate characterised by the process for the formation of the insulating layer formation by a deposition process
    • H01L21/02263—Forming insulating materials on a substrate characterised by the process for the formation of the insulating layer formation by a deposition process deposition from the gas or vapour phase
    • H01L21/02271—Forming insulating materials on a substrate characterised by the process for the formation of the insulating layer formation by a deposition process deposition from the gas or vapour phase deposition by decomposition or reaction of gaseous or vapour phase compounds, i.e. chemical vapour deposition
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/04—Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer
    • H01L21/18—Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer the devices having semiconductor bodies comprising elements of Group IV of the Periodic Table or AIIIBV compounds with or without impurities, e.g. doping materials
    • H01L21/30—Treatment of semiconductor bodies using processes or apparatus not provided for in groups H01L21/20 - H01L21/26
    • H01L21/31—Treatment of semiconductor bodies using processes or apparatus not provided for in groups H01L21/20 - H01L21/26 to form insulating layers thereon, e.g. for masking or by using photolithographic techniques; After treatment of these layers; Selection of materials for these layers
    • H01L21/3105—After-treatment
    • H01L21/31051—Planarisation of the insulating layers
    • H01L21/31053—Planarisation of the insulating layers involving a dielectric removal step
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/70—Manufacture or treatment of devices consisting of a plurality of solid state components formed in or on a common substrate or of parts thereof; Manufacture of integrated circuit devices or of parts thereof
    • H01L21/77—Manufacture or treatment of devices consisting of a plurality of solid state components or integrated circuits formed in, or on, a common substrate
    • H01L21/78—Manufacture or treatment of devices consisting of a plurality of solid state components or integrated circuits formed in, or on, a common substrate with subsequent division of the substrate into plural individual devices
    • H01L21/82—Manufacture or treatment of devices consisting of a plurality of solid state components or integrated circuits formed in, or on, a common substrate with subsequent division of the substrate into plural individual devices to produce devices, e.g. integrated circuits, each consisting of a plurality of components
    • H01L21/822—Manufacture or treatment of devices consisting of a plurality of solid state components or integrated circuits formed in, or on, a common substrate with subsequent division of the substrate into plural individual devices to produce devices, e.g. integrated circuits, each consisting of a plurality of components the substrate being a semiconductor, using silicon technology
    • H01L21/8232—Field-effect technology
    • H01L21/8234—MIS technology, i.e. integration processes of field effect transistors of the conductor-insulator-semiconductor type
    • H01L21/823481—MIS technology, i.e. integration processes of field effect transistors of the conductor-insulator-semiconductor type isolation region manufacturing related aspects, e.g. to avoid interaction of isolation region with adjacent structure

Landscapes

  • Engineering & Computer Science (AREA)
  • Physics & Mathematics (AREA)
  • Condensed Matter Physics & Semiconductors (AREA)
  • General Physics & Mathematics (AREA)
  • Manufacturing & Machinery (AREA)
  • Computer Hardware Design (AREA)
  • Microelectronics & Electronic Packaging (AREA)
  • Power Engineering (AREA)
  • Chemical & Material Sciences (AREA)
  • Chemical Kinetics & Catalysis (AREA)
  • Element Separation (AREA)

Abstract

반도체장치의 셀로우 트렌치(shallow trench)형 소자분리막 형성방법에 대해 개시한다. 본 발명의 소자분리 공정은 반도체기판에 순차적으로 산화막 및 질화막을 적층하고, 질화막과 산화막을 패터닝한 후에 기판의 소정 깊이까지 트렌치를 형성한다. 이어서, 고온에서 건식 산화공정을 실시하여 트렌치 내측에 제 1산화박막을 형성하고, 습식 식각공정으로 제 1산화박막을 제거한다. 그리고, 저온에서 습식 산화공정을 실시하여 트렌치 내측에 제 2산화박막을 형성한 후에, 트렌치에 갭필 산화막을 채워넣고 이를 평탄화하고 질화막을 제거하여 기판에 소자분리막을 형성한다. 이에 따라 본 발명은 트렌치 식각 손상을 보상하기 위한 열산화 공정시 건식 산화공정 및 습식 산화공정을 이용하여 트렌치의 기판 표면에 발생하는 피트형 결함 부위를 제거한다.

Description

반도체장치의 ＳＴＩ형 소자분리막 형성방법{Method of forming shallow trench isolation layer in semiconductor device}
본 발명은 반도체장치의 소자분리막 형성방법에 관한 것으로서, 특히 고집적반도체장치에서 소자분리 영역과 활성 영역을 정의하기 위한 STI(Shallow Trench Isolation) 공정시 기판의 트렌치 식각 손상을 보상하여 소자분리 특성을 향상시킬 수 있는 반도체장치의 STI형 소자분리막 형성방법에 관한 것이다.
최근 반도체장치의 제조기술의 발달과 메모리소자의 응용분야가 확장되어 감에 따라 대용량의 메모리소자의 개발이 진척되고 있는데, 이러한 메모리소자의 대용량화는 각 세대마다 2배로 진행하는 미세공정기술을 기본으로 한 메모리셀 연구에 의해 추진되어 오고 있다. 특히 소자간을 분리하는 소자분리막의 축소는 메모리소자의 미세화 기술에 있어서 중요한 항목중의 하나로 대두되고 있다.
종래의 소자분리기술로는 반도체기판상에 두꺼운 산화막을 선택적으로 성장시켜 소자분리막을 형성하는 로커스(LOCal Oxidation of Silicon: 이하 LOCOS라 함) 기술이 최근까지 주종을 이루었다. 그러나, 상기 LOCOS 기술은 소자분리막의 측면확산 및 버즈비크(bird's beak)에 의해 소자분리영역의 폭을 감소시킬 수 없었다. 따라서, 소자설계치수가 서브미크론(submicron) 이하로 줄어드는 대용량의 메모리소자에 있어서는 LOCOS 기술의 적용이 불가능하기 때문에 새로운 소자분리 기술이 필요하게 되었다.
이에 따라, 새로운 소자분리기술의 필요성과 식각(etching) 기술의 발달로 반도체기판에 폭 1Å이하, 깊이가 수십 내지 수백Å 정도의 트렌치를 형성하여 소자간을 전기적으로 분리할 수 있는 트렌치(trench) 구조의 소자분리 기술이 나오게 되었다. 이 트렌치를 이용한 소자분리기술은 종래의 LOCOS 기술에 비해 80%에 가까운 소자분리영역의 축소가 가능해졌다.
더욱이, 최근에는 웨이퍼기판에 가해지는 스트레스를 크게 줄이면서 트렌치 소자분리막의 문제점을 개선한 STI(Shallow Trench Isolation) 공정이 등장하게 되었다. 즉, STI 공정은 반도체기판에 일정한 깊이를 갖는 트렌치를 형성하고 이 트렌치에 화학기상증착법으로 산화막을 증착하고서 화학적기계적연마(Chemical Mechanical Polishing) 공정으로 불필요한 산화막을 식각하여 소자분리막을 형성하는 기술이다.
그러나, STI 공정은 접합 누설 전류 특성이 양호해지도록 트렌치 내부면에 존재하는 식각 손상을 제거해야만 한다. 즉, 기판내의 트렌치 식각시 발생되는 손상을 보상하면서 안정적인 식각 표면과 소자 분리막간 계면의 프로파일을 얻기 위해서는 대개 두 번의 고온 산화 공정(희생 산화막 형성과 사이드월 산화막 증착)을 실시하게 된다.
하지만, 플라즈마로 인한 트렌치의 식각 손상을 보상하는 고온 공정은 기판 표면의 피트(pit)형 결함을 해결하지 못하고 오히려 결함 부위의 소자분리막에서 누설전류를 증가시켜 소자의 전기적 특성을 저하시킨다.
본 발명의 목적은 상기 종래기술의 문제점을 해결하기 위하여 트렌치 식각 손상을 보상하기 위한 산화 공정시 고온의 건식 산화공정으로 트렌치에 식각 손상 부위를 완화시켜주는 산화막을 형성하고 이를 제거한 후에 다시 저온에서 습식 산화공정을 실시하여 트렌치 내측에 산화막을 형성함으로써 트렌치의 기판 표면에 발생하는 피트형 결함 부위를 제거하여 소자분리 공정의 수율을 높일 수 있는 반도체장치의 STI형 소자분리막 형성방법을 제공하는데 있다.
도 1 내지 도 8은 본 발명에 따른 STI형 소자분리막 형성 방법을 설명하기 위한 공정 순서도.
*도면의 주요 부분에 대한 부호의 설명*
10 : 실리콘기판 12 : 산화막
14 : 질화막 16 : 트렌치
18 : 제 1산화박막 20: 제 2산화박막
22 : 산화막 24 : 갭필 산화막
ISO : 소자분리막
상기 목적을 달성하기 위해 본 발명은 반도체기판에 소자의 활성 영역 및 분리 영역을 정의하기 위한 트렌치 구조의 소자분리막을 형성함에 있어서, 반도체기판에 순차적으로 산화막 및 질화막을 적층하는 단계와, 소자분리마스크를 이용한 사진 및 식각 공정을 진행하여 질화막과 산화막을 패터닝한 후에 기판의 소정 깊이까지 트렌치를 형성하는 단계와, 고온에서 건식 산화공정을 실시하여 트렌치 내측에 제 1산화박막을 형성하는 단계와, 습식 식각공정으로 제 1산화박막을 제거하는 단계와, 저온에서 습식 산화공정을 실시하여 트렌치 내측에 제 2산화박막을 형성하는 단계와, 트렌치에 갭필 산화막을 채워넣고 이를 평탄화한 후에 질화막을 제거하여 기판에 소자분리막을 형성하는 단계를 포함한다.
이하, 첨부한 도면을 참조하여 본 발명의 바람직한 실시예에 대해 상세하게 설명하고자 한다.
도 1 내지 도 8은 본 발명에 따른 STI형 소자분리막 형성 방법을 설명하기 위한 공정 순서도로서, 이를 참조하면 본 발명의 STI형 소자분리막 형성 공정은 다음과 같다.
도 1 및 도 2에 도시된 바와 같이, 반도체기판인 실리콘기판(10)에 순차적으로 30∼100Å정도의 얇은 산화막(12) 및 500∼2000Å두께의 질화막(14)을 적층한다. 그 위에 소자분리마스크용 감광막(도시하지 않음)을 도포한 후에 건식 식각 공정을 실시하여 질화막(14)과 산화막(12)을 패터닝하고, 패터닝된 막에 의해 노출된 기판(10) 내에 트렌치(16)를 형성한다. 이때, 트렌치(16) 식각 깊이는 적용 디바이스의 디자인 룰에 따라 차이가 있으나 약 2000∼4000Å정도로 한다.
또한, 상기 트렌치 식각 공정시 정확한 패터닝을 위해서 상기 질화막(14) 상부에 비반사막을 200∼500Å정도 추가 적층시킬 수도 있다.
그 다음 감광막을 제거하고, 본 발명에 따른 트렌치 식각 손상을 보상하기 위한 열산화공정을 진행한다.
우선, 도 3에 도시된 바와 같이 1000℃이상의 고온에서 산화공정을 실시하여 트렌치(16) 내측에 50∼150Å 두께의 제 1산화박막(18)을 형성한다. 이때, 산화 공정은 N2와 O2가스를 이용한 건식산화 공정이다. 그러면, 상기 건식산화 공정에 의해 트렌치(16) 상부면이 완만하게 되어 이후 트렌치 모서리에 집중되는 전기장을 분산시킨다.
이어서, 도 4에 도시된 바와 같이 습식 식각공정으로 상기 제 1산화박막(18)을 제거한다. 이때, 식각 용액은 HF, BOE를 이용한다.
그 다음, 도 5에 도시된 바와 같이 반응 챔버의 온도를 900℃이하로 낮추어 저온에서 습식 산화공정을 실시하여 트렌치(16) 내측에 50∼300Å두께의 제 2산화박막(20)을 형성한다. 여기서, 습식 산화공정은 전기적 특성 측면과 결함 발생 억제측면에서 건식 산화공정에 비해 양호한 특성을 갖고 있으므로 트렌치 표면과 소자분리막의 안정적인 프로파일을 확보할 수 있다.
이어서, 도 6에 도시된 바와 같이, 상기 제 2산화박막(20)이 형성된 구조물 전면에 고온 화학기상증착(high temperature chemical vapor deposition)으로 100∼300Å 두께의 산화막(22)을 형성한다. 이때, 산화막(22)의 증착 조건은 반응 가스로서 사일렌(SiH4)과 N2O 또는 다이클로 사일렌(SiCl2H2)과 N2O를 이용한다. 그리고, 사일렌 가스를 이용할 경우 반응챔버의 온도는 780∼900℃로 하고, 챔버 압력은 상압(1torr)이하로 한다. 반면에 다이클로 사일렌 가스를 이용할 경우에는 반응챔버의 온도는 830∼900℃로 하고, 챔버 압력은 상압(1torr)이하로 한다.
여기서, 산화막(22)은 이후 트렌치 내부를 채우는 갭필 산화막의 매립 특성을 양호하게 하는 역할을 한다.
계속해서, 도 7에 도시된 바와 같이, HDP(High Density Plasma) 방법을 이용하여 상기 트렌치에 갭필 산화막(24)을 채워넣는다.
그리고, 도 8에 도시된 바와 같이, 질화막(14)을 정지막으로 삼아 CMP 공정을 실시하여 갭필 산화막(24')을 연마하고, 인산 용액으로 질화막(14)을 제거한 후에 세정공정을 실시하여 본 발명에 따른 STI형 소자분리막(ISO)을 형성한다.
그러므로, 본 발명은 트렌치 플라즈마 식각후 식각된 기판 표면의 손상을 완화시키기 위해서 건식산화 방법으로 1000∼1100℃의 온도로 50∼150Å의 산화막을 성장시켜 주고 다시 이 산화막을 습식식각으로 제거한다. 그러면, 트렌치 식각공정으로 손상을 입은 75Å정도의 기판이 함께 제거되어 결합상태가 양호한 트렌치 기판 표면을 얻을 수 있다. 그 다음, 습식산화공정으로 트렌치내측에 산화막을 형성함으로써 트렌치 표면과 소자분리막의 안정적인 프로파일을 확보하면서 인터페이스 전하를 제거할 수 있다.
상술한 바와 같이, 본 발명은 건식 산화공정 및 습식 산화공정을 이용하여 트렌치의 기판 표면에 발생하는 피트형 결함 부위를 제거하여 소자분리 공정의 수율을 높일 수 있다.

Claims (4)

  1. 반도체기판에 소자의 활성 영역 및 분리 영역을 정의하기 위한 트렌치 구조의 소자분리막을 형성함에 있어서,
    반도체기판에 순차적으로 산화막 및 질화막을 적층하는 단계;
    소자분리마스크를 이용한 사진 및 식각 공정을 진행하여 상기 질화막과 산화막을 패터닝한 후에 기판의 소정 깊이까지 트렌치를 형성하는 단계;
    고온에서 건식 산화공정을 실시하여 트렌치 내측에 제 1산화박막을 형성하는 단계;
    습식 식각공정으로 상기 제 1산화박막을 제거하는 단계;
    저온에서 습식 산화공정을 실시하여 상기 트렌치 내측에 제 2산화박막을 형성하는 단계; 및
    상기 트렌치에 갭필 산화막을 채워넣고 이를 평탄화한 후에 질화막을 제거하여 기판에 소자분리막을 형성하는 단계를 포함하여 이루어진 것을 특징으로 하는 반도체장치의 STI형 소자분리막 형성방법.
  2. 제 1항에 있어서, 상기 건식 산화공정은 1000℃이상에서 실시되며 제 1산화박막의 두께는 50∼150Å인 것을 특징으로 하는 반도체장치의 STI형 소자분리막 형성방법.
  3. 제 1항에 있어서, 상기 습식 산화공정은 900℃이하에서 실시되며 제 2산화박막의 두께는 50∼300Å인 것을 특징으로 하는 반도체장치의 STI형 소자분리막 형성방법.
  4. 제 1항에 있어서, 상기 제 2산화박막을 형성한 후에, 고온 화학기상증착으로 100∼300Å 두께의 산화막을 추가 형성하는 것을 특징으로 하는 반도체장치의 STI형 소자분리막 형성방법.
KR1019990032006A 1999-08-04 1999-08-04 반도체장치의 ｓｔｉ형 소자분리막 형성방법 KR100305145B1 (ko)

Priority Applications (1)

Application Number Priority Date Filing Date Title
KR1019990032006A KR100305145B1 (ko) 1999-08-04 1999-08-04 반도체장치의 ｓｔｉ형 소자분리막 형성방법

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
KR1019990032006A KR100305145B1 (ko) 1999-08-04 1999-08-04 반도체장치의 ｓｔｉ형 소자분리막 형성방법

Publications (2)

Publication Number Publication Date
KR20010016837A KR20010016837A (ko) 2001-03-05
KR100305145B1 true KR100305145B1 (ko) 2001-09-29

Family

ID=19606209

Family Applications (1)

Application Number Title Priority Date Filing Date
KR1019990032006A KR100305145B1 (ko) 1999-08-04 1999-08-04 반도체장치의 ｓｔｉ형 소자분리막 형성방법

Country Status (1)

Country Link
KR (1) KR100305145B1 (ko)

Families Citing this family (2)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
KR20030057905A (ko) * 2001-12-29 2003-07-07 주식회사 하이닉스반도체 반도체 소자의 소자 분리막 형성 방법
JP2006140408A (ja) * 2004-11-15 2006-06-01 Sharp Corp 半導体装置のトレンチ素子分離方法

Also Published As

Publication number Publication date
KR20010016837A (ko) 2001-03-05

Similar Documents

Publication Publication Date Title
US6140242A (en) Method of forming an isolation trench in a semiconductor device including annealing at an increased temperature
US6331472B1 (en) Method for forming shallow trench isolation
KR100567022B1 (ko) 반도체소자의 트렌치를 이용한 소자분리막 형성방법
KR20040103015A (ko) 반도체 소자의 소자분리막 형성방법
KR20010008579A (ko) 반도체장치의 ｓｔｉ형 소자분리막 형성방법
KR100305145B1 (ko) 반도체장치의 ｓｔｉ형 소자분리막 형성방법
KR20010046153A (ko) 반도체장치의 트렌치 구조의 소자분리막 형성방법
KR100305144B1 (ko) 반도체장치의 ｓｔｉ형 소자분리막 형성방법
KR20040070799A (ko) 에어갭을 갖는 셀로우 트렌치 소자 분리막 및 그 제조 방법
KR100359858B1 (ko) 반도체장치의소자분리막형성방법
KR100533380B1 (ko) 반도체장치의 ｓｔｉ형 소자분리막 형성방법
KR100305143B1 (ko) 반도체장치의 소자분리막 형성방법
KR20070002945A (ko) 반도체 소자의 트렌치형 소자분리막 형성방법
KR100422959B1 (ko) 반도체소자의 소자분리절연막 형성방법
KR100355608B1 (ko) 반도체장치의 소자분리막 형성방법
KR100363699B1 (ko) 반도체장치의 제조방법
KR100321174B1 (ko) 반도체장치의 소자분리막 형성방법
KR20000015466A (ko) 트렌치 격리의 제조 방법
KR100342861B1 (ko) 반도체장치의소자분리막형성방법
KR100327571B1 (ko) 반도체장치의 소자분리막 형성방법
KR100468681B1 (ko) 트랜치소자분리방법
KR20010008607A (ko) 반도체장치의 소자분리막 형성방법
KR100703841B1 (ko) 반도체 소자의 트렌치형 소자분리막 형성방법
US7067390B2 (en) Method for forming isolation layer of semiconductor device
KR100486875B1 (ko) 반도체 소자의 소자 분리막 및 그 형성 방법

Legal Events

Date Code Title Description
A201 Request for examination
E701 Decision to grant or registration of patent right
GRNT Written decision to grant
FPAY Annual fee payment

Payment date: 20090624

Year of fee payment: 9

LAPS Lapse due to unpaid annual fee