CN111883050A - 像素电路、显示面板、显示装置及其控制方法 - Google Patents
像素电路、显示面板、显示装置及其控制方法 Download PDFInfo
- Publication number
- CN111883050A CN111883050A CN202010816541.7A CN202010816541A CN111883050A CN 111883050 A CN111883050 A CN 111883050A CN 202010816541 A CN202010816541 A CN 202010816541A CN 111883050 A CN111883050 A CN 111883050A
- Authority
- CN
- China
- Prior art keywords
- circuit
- transistor
- control
- terminal
- capacitance
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Pending
Links
Images
Classifications
-
- G—PHYSICS
- G09—EDUCATION; CRYPTOGRAPHY; DISPLAY; ADVERTISING; SEALS
- G09G—ARRANGEMENTS OR CIRCUITS FOR CONTROL OF INDICATING DEVICES USING STATIC MEANS TO PRESENT VARIABLE INFORMATION
- G09G3/00—Control arrangements or circuits, of interest only in connection with visual indicators other than cathode-ray tubes
- G09G3/20—Control arrangements or circuits, of interest only in connection with visual indicators other than cathode-ray tubes for presentation of an assembly of a number of characters, e.g. a page, by composing the assembly by combination of individual elements arranged in a matrix no fixed position being assigned to or needed to be assigned to the individual characters or partial characters
- G09G3/22—Control arrangements or circuits, of interest only in connection with visual indicators other than cathode-ray tubes for presentation of an assembly of a number of characters, e.g. a page, by composing the assembly by combination of individual elements arranged in a matrix no fixed position being assigned to or needed to be assigned to the individual characters or partial characters using controlled light sources
- G09G3/30—Control arrangements or circuits, of interest only in connection with visual indicators other than cathode-ray tubes for presentation of an assembly of a number of characters, e.g. a page, by composing the assembly by combination of individual elements arranged in a matrix no fixed position being assigned to or needed to be assigned to the individual characters or partial characters using controlled light sources using electroluminescent panels
- G09G3/32—Control arrangements or circuits, of interest only in connection with visual indicators other than cathode-ray tubes for presentation of an assembly of a number of characters, e.g. a page, by composing the assembly by combination of individual elements arranged in a matrix no fixed position being assigned to or needed to be assigned to the individual characters or partial characters using controlled light sources using electroluminescent panels semiconductive, e.g. using light-emitting diodes [LED]
-
- G—PHYSICS
- G09—EDUCATION; CRYPTOGRAPHY; DISPLAY; ADVERTISING; SEALS
- G09G—ARRANGEMENTS OR CIRCUITS FOR CONTROL OF INDICATING DEVICES USING STATIC MEANS TO PRESENT VARIABLE INFORMATION
- G09G3/00—Control arrangements or circuits, of interest only in connection with visual indicators other than cathode-ray tubes
- G09G3/20—Control arrangements or circuits, of interest only in connection with visual indicators other than cathode-ray tubes for presentation of an assembly of a number of characters, e.g. a page, by composing the assembly by combination of individual elements arranged in a matrix no fixed position being assigned to or needed to be assigned to the individual characters or partial characters
- G09G3/22—Control arrangements or circuits, of interest only in connection with visual indicators other than cathode-ray tubes for presentation of an assembly of a number of characters, e.g. a page, by composing the assembly by combination of individual elements arranged in a matrix no fixed position being assigned to or needed to be assigned to the individual characters or partial characters using controlled light sources
- G09G3/30—Control arrangements or circuits, of interest only in connection with visual indicators other than cathode-ray tubes for presentation of an assembly of a number of characters, e.g. a page, by composing the assembly by combination of individual elements arranged in a matrix no fixed position being assigned to or needed to be assigned to the individual characters or partial characters using controlled light sources using electroluminescent panels
- G09G3/32—Control arrangements or circuits, of interest only in connection with visual indicators other than cathode-ray tubes for presentation of an assembly of a number of characters, e.g. a page, by composing the assembly by combination of individual elements arranged in a matrix no fixed position being assigned to or needed to be assigned to the individual characters or partial characters using controlled light sources using electroluminescent panels semiconductive, e.g. using light-emitting diodes [LED]
- G09G3/3208—Control arrangements or circuits, of interest only in connection with visual indicators other than cathode-ray tubes for presentation of an assembly of a number of characters, e.g. a page, by composing the assembly by combination of individual elements arranged in a matrix no fixed position being assigned to or needed to be assigned to the individual characters or partial characters using controlled light sources using electroluminescent panels semiconductive, e.g. using light-emitting diodes [LED] organic, e.g. using organic light-emitting diodes [OLED]
- G09G3/3225—Control arrangements or circuits, of interest only in connection with visual indicators other than cathode-ray tubes for presentation of an assembly of a number of characters, e.g. a page, by composing the assembly by combination of individual elements arranged in a matrix no fixed position being assigned to or needed to be assigned to the individual characters or partial characters using controlled light sources using electroluminescent panels semiconductive, e.g. using light-emitting diodes [LED] organic, e.g. using organic light-emitting diodes [OLED] using an active matrix
- G09G3/3233—Control arrangements or circuits, of interest only in connection with visual indicators other than cathode-ray tubes for presentation of an assembly of a number of characters, e.g. a page, by composing the assembly by combination of individual elements arranged in a matrix no fixed position being assigned to or needed to be assigned to the individual characters or partial characters using controlled light sources using electroluminescent panels semiconductive, e.g. using light-emitting diodes [LED] organic, e.g. using organic light-emitting diodes [OLED] using an active matrix with pixel circuitry controlling the current through the light-emitting element
-
- G—PHYSICS
- G09—EDUCATION; CRYPTOGRAPHY; DISPLAY; ADVERTISING; SEALS
- G09G—ARRANGEMENTS OR CIRCUITS FOR CONTROL OF INDICATING DEVICES USING STATIC MEANS TO PRESENT VARIABLE INFORMATION
- G09G3/00—Control arrangements or circuits, of interest only in connection with visual indicators other than cathode-ray tubes
- G09G3/20—Control arrangements or circuits, of interest only in connection with visual indicators other than cathode-ray tubes for presentation of an assembly of a number of characters, e.g. a page, by composing the assembly by combination of individual elements arranged in a matrix no fixed position being assigned to or needed to be assigned to the individual characters or partial characters
- G09G3/22—Control arrangements or circuits, of interest only in connection with visual indicators other than cathode-ray tubes for presentation of an assembly of a number of characters, e.g. a page, by composing the assembly by combination of individual elements arranged in a matrix no fixed position being assigned to or needed to be assigned to the individual characters or partial characters using controlled light sources
- G09G3/30—Control arrangements or circuits, of interest only in connection with visual indicators other than cathode-ray tubes for presentation of an assembly of a number of characters, e.g. a page, by composing the assembly by combination of individual elements arranged in a matrix no fixed position being assigned to or needed to be assigned to the individual characters or partial characters using controlled light sources using electroluminescent panels
- G09G3/32—Control arrangements or circuits, of interest only in connection with visual indicators other than cathode-ray tubes for presentation of an assembly of a number of characters, e.g. a page, by composing the assembly by combination of individual elements arranged in a matrix no fixed position being assigned to or needed to be assigned to the individual characters or partial characters using controlled light sources using electroluminescent panels semiconductive, e.g. using light-emitting diodes [LED]
- G09G3/3208—Control arrangements or circuits, of interest only in connection with visual indicators other than cathode-ray tubes for presentation of an assembly of a number of characters, e.g. a page, by composing the assembly by combination of individual elements arranged in a matrix no fixed position being assigned to or needed to be assigned to the individual characters or partial characters using controlled light sources using electroluminescent panels semiconductive, e.g. using light-emitting diodes [LED] organic, e.g. using organic light-emitting diodes [OLED]
-
- G—PHYSICS
- G09—EDUCATION; CRYPTOGRAPHY; DISPLAY; ADVERTISING; SEALS
- G09G—ARRANGEMENTS OR CIRCUITS FOR CONTROL OF INDICATING DEVICES USING STATIC MEANS TO PRESENT VARIABLE INFORMATION
- G09G2300/00—Aspects of the constitution of display devices
- G09G2300/08—Active matrix structure, i.e. with use of active elements, inclusive of non-linear two terminal elements, in the pixels together with light emitting or modulating elements
- G09G2300/0809—Several active elements per pixel in active matrix panels
- G09G2300/0819—Several active elements per pixel in active matrix panels used for counteracting undesired variations, e.g. feedback or autozeroing
-
- G—PHYSICS
- G09—EDUCATION; CRYPTOGRAPHY; DISPLAY; ADVERTISING; SEALS
- G09G—ARRANGEMENTS OR CIRCUITS FOR CONTROL OF INDICATING DEVICES USING STATIC MEANS TO PRESENT VARIABLE INFORMATION
- G09G2300/00—Aspects of the constitution of display devices
- G09G2300/08—Active matrix structure, i.e. with use of active elements, inclusive of non-linear two terminal elements, in the pixels together with light emitting or modulating elements
- G09G2300/0809—Several active elements per pixel in active matrix panels
- G09G2300/0842—Several active elements per pixel in active matrix panels forming a memory circuit, e.g. a dynamic memory with one capacitor
-
- G—PHYSICS
- G09—EDUCATION; CRYPTOGRAPHY; DISPLAY; ADVERTISING; SEALS
- G09G—ARRANGEMENTS OR CIRCUITS FOR CONTROL OF INDICATING DEVICES USING STATIC MEANS TO PRESENT VARIABLE INFORMATION
- G09G2300/00—Aspects of the constitution of display devices
- G09G2300/08—Active matrix structure, i.e. with use of active elements, inclusive of non-linear two terminal elements, in the pixels together with light emitting or modulating elements
- G09G2300/0809—Several active elements per pixel in active matrix panels
- G09G2300/0842—Several active elements per pixel in active matrix panels forming a memory circuit, e.g. a dynamic memory with one capacitor
- G09G2300/0852—Several active elements per pixel in active matrix panels forming a memory circuit, e.g. a dynamic memory with one capacitor being a dynamic memory with more than one capacitor
-
- G—PHYSICS
- G09—EDUCATION; CRYPTOGRAPHY; DISPLAY; ADVERTISING; SEALS
- G09G—ARRANGEMENTS OR CIRCUITS FOR CONTROL OF INDICATING DEVICES USING STATIC MEANS TO PRESENT VARIABLE INFORMATION
- G09G2300/00—Aspects of the constitution of display devices
- G09G2300/08—Active matrix structure, i.e. with use of active elements, inclusive of non-linear two terminal elements, in the pixels together with light emitting or modulating elements
- G09G2300/0809—Several active elements per pixel in active matrix panels
- G09G2300/0842—Several active elements per pixel in active matrix panels forming a memory circuit, e.g. a dynamic memory with one capacitor
- G09G2300/0861—Several active elements per pixel in active matrix panels forming a memory circuit, e.g. a dynamic memory with one capacitor with additional control of the display period without amending the charge stored in a pixel memory, e.g. by means of additional select electrodes
-
- G—PHYSICS
- G09—EDUCATION; CRYPTOGRAPHY; DISPLAY; ADVERTISING; SEALS
- G09G—ARRANGEMENTS OR CIRCUITS FOR CONTROL OF INDICATING DEVICES USING STATIC MEANS TO PRESENT VARIABLE INFORMATION
- G09G2310/00—Command of the display device
- G09G2310/02—Addressing, scanning or driving the display screen or processing steps related thereto
- G09G2310/0264—Details of driving circuits
- G09G2310/0278—Details of driving circuits arranged to drive both scan and data electrodes
Landscapes
- Engineering & Computer Science (AREA)
- Physics & Mathematics (AREA)
- Computer Hardware Design (AREA)
- General Physics & Mathematics (AREA)
- Theoretical Computer Science (AREA)
- Control Of Indicators Other Than Cathode Ray Tubes (AREA)
Abstract
本发明实施例提供一种像素电路、显示面板、显示装置及其控制方法,涉及显示技术领域,可以在不同的刷新频率下,改变电容可调电路的电容大小。该像素电路包括驱动电路,驱动电路被配置为控制流经第一端和第二端的驱动电流;数据写入电路被配置为在第一扫描信号端的控制下,向驱动电路写入数据信号;电容可调电路的一端连接第一电压端、第二电压端和发光器件的阳极中的一个,另一端连接驱动电路的控制端,被配置为存储经驱动电路传输的数据信号;电容可调电路包括:m个第一电容器以及n个开关元件;开关元件与电容控制端连接,被配置为在电容控制端的控制下打开或关闭;i个开关元件在电容控制端的控制下打开时,将j个第一电容器并联在一起。
Description
技术领域
本发明涉及显示技术领域,尤其涉及一种像素电路、显示面板、显示装置及其控制方法。
背景技术
随着低温多晶氧化物(Low Temperature Polycrystalline Oxide,LTPO)等低漏电薄膜晶体管(Thin Film Transistor,TFT)技术的发展和人们对显示效果要求的不断提高,显示装置越来越多的需要在跨度较大的不同刷屏频率下工作。例如,用户在看视频或玩游戏时,为了确保显示装置显示的动态画面更流畅,可以将显示装置的刷新频率设置的较高,如120Hz。用户在看静态画面或不使用显示装置时,为了降低显示装置的功耗,可以将显示装置的刷新频率设置的较低,例如1Hz。
发明内容
本发明的实施例提供一种像素电路、显示装置及其控制方法,可以在不同的刷新频率下,改变电容可调电路的电容大小。
为达到上述目的,本发明的实施例采用如下技术方案:
第一方面,提供一种像素电路,包括:驱动电路,所述驱动电路包括控制端、第一端和第二端,所述驱动电路被配置为控制流经所述第一端和所述第二端的驱动电流,所述驱动电流用于驱动发光器件发光;数据写入电路,所述数据写入电路与第一扫描信号端、数据电压端以及所述驱动电路的第一端连接,被配置为在所述第一扫描信号端的控制下,向所述驱动电路写入数据信号;电容可调电路,所述电容可调电路的一端连接第一电压端、第二电压端和所述发光器件的阳极中的一个,另一端连接所述驱动电路的控制端,被配置为存储经所述驱动电路传输的所述数据信号;所述电容可调电路包括:m个第一电容器以及n个开关元件;所述开关元件与电容控制端连接,被配置为在所述电容控制端的控制下打开或关闭;其中,i个所述开关元件在所述电容控制端的控制下打开时,将j个所述第一电容器并联在一起;i≤n,2≤j≤m,m,n,i,j均为正整数。
在一些实施例中,所述电容可调电路包括连接在所述电容可调电路的两端之间的第一支路以及至少一条第二支路;所述第一支路包括第一电容器,所述第二支路包括相互串联的第一电容器和开关元件;在所述电容可调电路包括一条第二支路的情况下,所述第二支路与所述第一支路中的所述第一电容器并联;在所述电容可调电路包括多条第二支路的情况下,后一所述第二支路与前一第二支路中的所述第一电容器并联,且第一个所述第二支路与所述第一支路中的所述第一电容器并联。
在一些实施例中,所述电容可调电路包括连接在所述电容可调电路的两端之间的第一支路以及与所述第一支路并联的至少一条第二支路;所述第一支路包括第一电容器,所述第二支路包括相互串联的第一电容器和开关元件。
在一些实施例中,所述开关元件为氧化物薄膜晶体管或非晶硅薄膜晶体管。
在一些实施例中,所述第一支路还包括与所述第一电容器串联的所述开关元件。
在一些实施例中,所述像素电路还包括补偿电路、第一重置电路、第二重置电路以及第一发光控制电路中的至少一个;所述补偿电路与第二扫描信号端、所述驱动电路的控制端以及所述驱动电路的第二端连接,被配置为在所述第二扫描信号端的控制下,配合所述数据写入电路将数据信号写入所述驱动电路的控制端,以对所述驱动电路进行补偿;所述第一重置电路与第一重置信号端、初始电压端以及所述驱动电路的控制端连接,被配置为在所述第一重置信号端的控制下,将所述初始电压端的初始电压输入至所述驱动电路的控制端;所述第二重置电路与第二重置信号端、初始电压端以及发光器件的阳极连接,被配置为在所述第二重置信号端的控制下,将所述初始电压端的初始电压输入至所述发光器件的阳极;所述第一发光控制电路与发光控制端、所述第一电压端、所述驱动电路的第一端和第二端、以及所述发光器件的阳极连接,所述发光器件的阴极与所述第二电压端连接,所述第一发光控制电路被配置为在所述发光控制端的控制下,将所述第一电压端和所述第二电压端之间的电流通路导通。
在一些实施例中,所述像素电路还包括第二发光控制电路和第二电容器;或者,所述像素电路还包括第二发光控制电路、第二电容器和第三重置电路;所述第二电容器的第一端与所述驱动电路的控制端连接,第二端与第二发光控制电路连接;所述第二发光控制电路与第一电压端和发光控制端连接,被配置为在所述发光控制端的控制下,将所述第一电压端提供的电压传输至所述第二电容器的第二端;所述第三重置电路与第三重置信号端、初始电压端和所述第二电容器的第二端连接,被配置为在所述第三重置信号端的控制下,将所述初始电压端的初始电压传输至所述第二电容器的第二端。
在一些实施例中,所述驱动电路包括第一晶体管,所述第一晶体管的栅极与所述控制端连接,第一极与所述第一端连接,第二极与所述第二端连接;所述数据写入电路包括第二晶体管,所述第二晶体管的栅极与所述第一扫描信号端连接,第一极与所述数据电压端连接,第二极与所述驱动电路的第一端连接;所述补偿电路包括第三晶体管,所述第三晶体管的栅极与所述第二扫描信号端连接,第一极与所述驱动电路的第二端连接,第二极与所述驱动电路的控制端;所述第一重置电路包括第四晶体管,所述第四晶体管的栅极与所述第一重置信号端电连接,第一极与所述初始电压端连接,第二极与所述驱动电路的控制端连接;所述第二重置电路包括第五晶体管,所述第五晶体管的栅极与所述第二重置信号端连接,第一极与初始电压端连接,第二极与所述发光器件的阳极连接;所述第一发光控制电路包括第六晶体管和第七晶体管,所述第六晶体管的栅极与所述发光控制端连接,第一极与所述第一电压端连接,第二极与所述驱动电路的第一端连接;所述第七晶体管的栅极与所述发光控制端连接,第一极与所述驱动电路的第二端连接,第二极与所述发光器件的阳极连接。
在一些实施例中,所述第三晶体管和/或所述第四晶体管为氧化物薄膜晶体管或非晶硅薄膜晶体管。
在一些实施例中,所述第二发光控制电路包括第八晶体管,所述第八晶体管的栅极与所述发光控制端连接,第一极与所述第一电压端连接,第二极与所述第二电容器的第二端连接;所述第三重置电路包括第九晶体管,所述第九晶体管的栅极与所述第三重置信号端连接,第一端与所述初始电压端连接,第二端与所述第二电容器的第二端连接。
第二方面,提供一种显示面板,包括多个亚像素,每个所述亚像素包括上述的像素电路。
第三方面,提供一种显示装置,所述显示装置包括上述的显示面板;所述显示装置还包括:控制器件;所述控制器件被配置为根据所述显示面板的刷新频率,向电容可调电路中的电容控制端输入信号,以控制开关元件的打开或关闭。
第四方面,提供一种显示装置的控制方法,所述显示装置包括显示面板和控制器件;所述显示面板包括多个亚像素,每个所述亚像素包括上述的像素电路;所述显示装置的控制方法包括:所述控制器件根据所述显示面板的刷新频率,向电容可调电路中的电容控制端输入信号,以控制开关元件的打开或关闭。
本发明实施例提供一种像素电路、显示面板、显示装置及其控制方法,该像素电路包括电容可调电路,电容可调电路包括:m个第一电容器以及n个开关元件;每个开关元件与一个电容控制端连接,被配置为在该电容控制端输出的信号的控制下打开或关闭。i个开关元件在电容控制端输出的信号的控制下打开时,将j个第一电容器并联在一起。由于电容可调电路的电容可以通过开关元件的打开或关闭来调节,因而当像素电路在不同频率下工作时,可以通过控制开关元件的打开或关闭,来调节各个频率对应的电容可调电路的等效电容,以满足不同频率显示对充电率和第一晶体管的栅极电压变化率的要求,大大提高了显示面板在不同刷新频率下的显示效果。当像素电路在较高刷新频率下工作时,可以通过开关元件的打开或关闭使电容可调电路的等效电容较小,以提高数据写入过程中的充电率;当像素电路在较低刷新频率下工作时,可以通过开关元件的打开或关闭使电容可调电路的等效电容较大,以降低第一晶体管的栅极电压变化率,从而使得显示面板在低频显示时具有较低的亮度变化。基于此,通过电容可调电路中开关元件的打开或关闭,调节电容可调电路中的电容的大小,从而使得像素电路可以兼顾高频和低频显示,极大的缓解了栅极电压变化率与充电率之间的矛盾。
附图说明
为了更清楚地说明本发明实施例或相关技术中的技术方案,下面将对实施例或相关技术描述中所需要使用的附图作简单地介绍,显而易见地,下面描述中的附图仅仅是本发明的一些实施例,对于本领域普通技术人员来讲,在不付出创造性劳动的前提下,还可以根据这些附图获得其他的附图。
图1为本发明实施例提供的一种显示装置的结构示意图;
图2为本发明实施例提供的一种显示面板的结构示意图;
图3为本发明实施例提供的一种像素电路的结构示意图一;
图4为本发明实施例提供的一种像素电路的结构示意图二;
图5为本发明实施例提供的一种像素电路的结构示意图三;
图6为本发明实施例提供的一种像素电路的结构示意图四;
图7为本发明实施例提供的一种像素电路的结构示意图五;
图8为本发明实施例提供的一种像素电路的结构示意图六;
图9为本发明实施例提供的一种像素电路的结构示意图七;
图10a为本发明实施例提供的一种像素电路的结构示意图八;
图10b为本发明实施例提供的一种像素电路的结构示意图九;
图10c为本发明实施例提供的一种像素电路的结构示意图十;
图11a为本发明实施例提供的一种像素电路的结构示意图十一;
图11b为本发明实施例提供的一种像素电路的结构示意图十二;
图11c为本发明实施例提供的一种像素电路的结构示意图十三;
图12为图11a所示的像素电路中各个信号端的信号时序图;
图13为相关技术提供的一种像素电路的结构示意图;
图14a为一种本发明实施例提供的像素电路和相关技术提供的像素电路在高频下的仿真结果图;
图14b为另一种本发明实施例提供的像素电路和相关技术提供的像素电路在高频下的仿真结果图;
图14c为一种本发明实施例提供的像素电路和相关技术提供的像素电路在低频下的仿真结果图;
图14d为另一种本发明实施例提供的像素电路和相关技术提供的像素电路在低频下的仿真结果图;
图15为本发明实施例提供的一种像素电路的结构示意图十四。
附图标记:
01-显示装置;1-驱动电路;2-数据写入电路;3-电容可调电路;4-补偿电路;5-第一重置电路;6-第二重置电路;7-第一发光控制电路;8-第二发光控制电路;9-第三重置电路;10-显示面板;11-中框;12-壳体;13-控制器件;20-亚像素;31-第一支路;32-第二支路;100-有效显示区;101-周边区;110-承载板;111-边框;201-像素电路。
具体实施方式
下面将结合本发明实施例中的附图,对本发明实施例中的技术方案进行清楚、完整地描述,显然,所描述的实施例仅仅是本发明一部分实施例,而不是全部的实施例。基于本发明中的实施例,本领域普通技术人员在没有做出创造性劳动前提下所获得的所有其他实施例,都属于本发明保护的范围。
除非另外定义,本发明实施例中使用的技术术语或者科学术语应当为本发明所属领域内具有一般技能的人士所理解的通常意义。本发明实施例中使用的“第一”、“第二”以及类似的词语并不表示任何顺序、数量或者重要性,而只是用来区分不同的组成部分。在本公开实施例的描述中,除非另有说明,“多个”的含义是两个或两个以上。“包括”或者“包含”等类似的词语意指出现该词前面的元件或者物件涵盖出现在该词后面列举的元件或者物件及其等同,而不排除其他元件或者物件。“连接”或者“相连”等类似的词语并非限定于物理的或者机械的连接,而是可以包括电性的连接,不管是直接的还是间接的。
“A、B和C中的至少一个”与“A、B或C中的至少一个”具有相同含义,均包括以下A、B和C的组合:仅A,仅B,仅C,A和B的组合,A和C的组合,B和C的组合,及A、B和C的组合。
“A和/或B”,包括以下三种组合:仅A,仅B,及A和B的组合。
本文中“被配置为”的使用意味着开放和包容性的语言,其不排除适用于或被配置为执行额外任务或步骤的设备。
另外,“基于”的使用意味着开放和包容性,因为“基于”一个或多个所述条件或值的过程、步骤、计算或其他动作在实践中可以基于额外条件或超出所述的值。
本发明实施例提供一种显示装置。该显示装置包括手机、平板电脑、个人数字助理(personal digital assistant,PDA)、车载电脑等。本发明实施例对上述显示装置的具体形式不做特殊限制。以下为了方便说明,是以显示装置01为如图1所示的手机为例进行的说明。
上述显示装置01的结构如图1所示,主要包括显示面板10、中框11以及壳体12。显示面板10和壳体12分别位于中框11的两侧,显示面板10的背面朝向壳体12,且该显示面板10和壳体12通过中框11相连接。其中,中框11包括承载板110以及绕承载板110一周的边框111。上述的显示装置01还包括控制器件13。该控制器件13可以设置于承载板110朝向壳体12的一侧。在本发明的一些实施例中,控制器件13为处理器。
在本发明的实施例中,上述的显示面板10可以为有机发光二极管(Organic LightEmitting Diode,OLED)显示面板、量子点发光二极管(Quantum Dot LightEmittingDiode,QLED)显示面板、微型发光二极管(Micro Light Emitting Diode,MicroLED)显示面板以及迷你发光二极管(Mini Light Emitting Diode,Mini LED)显示面板等自发光显示面板。
此外,如图2所示,显示面板10包括有效显示区(active area,AA)100和位于该AA区100周边的周边区101。
周边区101用于布线。此外,也可以将栅极驱动电路设置于周边区101。
有效显示区100用于显示画面。如图2所示,该有效显示区100包括多个亚像素20。为了方便说明,本发明中,上述多个亚像素20是以矩阵形式排列为例进行的说明。需要说明的是,本发明实施例中,沿水平方向X排列成一排的亚像素20称为同一行亚像素,沿竖直方向Y排列成一排的亚像素20称为同一列亚像素。
有效显示区100的每个亚像素20内,设置有发光器件以及用于驱动发光器件进行发光的像素电路(也可以称为像素驱动电路)201。此处,发光器件例如可以为有机发光二极管、微型发光二极管、迷你发光二极管或量子点发光二极管等。发光器件可以发出红光、绿光、蓝光或白光等,本发明的实施例对此不做限定。
本发明实施例还提供一种像素电路201,该像素电路201可以应用于上述的显示面板10中。
下面,将参考附图详细地说明本公开的一些实施例。应当注意的是,不同的附图中相同的附图标记将用于指代已描述的相同的元件。
在第一种可能的实现方式中,如图3所示,上述像素电路201包括驱动电路1、数据写入电路2和电容可调电路3。
在一些示例中,驱动电路1包括控制端a、第一端b和第二端c,驱动电路1被配置为控制流经第一端b和第二端c的驱动电流,驱动电流用于驱动发光器件L发光。
此处,以驱动电流由第一端b流向第二端c为例,发光器件L的阳极与第二端c连接,发光器件L的阴极与第二电压端Vss(例如低电平电压端或接地)连接,本发明的实施例包括但不限于此情形。在发光阶段,驱动电路1可以将驱动电流施加至发光器件L,以驱动发光器件L发光,并且可以使发光器件L根据需要的灰度进行发光。
在一些示例中,数据写入电路2与第一扫描信号端Gate1、数据电压端Vdata以及驱动电路1的第一端b连接,被配置为在第一扫描信号端Gate1的控制下,向驱动电路1写入数据信号。
此处,第一扫描信号端Gate1提供的第一扫描信号可以控制数据写入电路2打开或关闭。在数据写入阶段,第一扫描信号端Gate1输出的第一扫描信号控制数据写入电路2打开,以将数据信号写入到驱动电路1的第一端b。
另外,第一扫描信号端Gate1与显示面板10中的第一栅线连接,数据电压端Vdata与显示面板10中的数据线连接。
在一些示例中,电容可调电路3的一端连接第一电压端Vdd、第二电压端Vss和发光器件L的阳极中的一个,另一端连接驱动电路1的控制端a,被配置为存储经驱动电路1传输的数据信号。电容可调电路3包括:m个第一电容器C以及n个开关元件;每个开关元件与一个电容控制端Ccon连接,被配置为在该电容控制端Ccon输出的信号的控制下打开或关闭;其中,i个开关元件在电容控制端Ccon输出的信号的控制下打开时,将j个第一电容器C并联在一起;i≤n,2≤j≤m,m,n,i,j均为正整数。
此处,第一电压端Vdd为高电平电压端,第一电压端Vdd可以保持输入直流高电平信号,第二电压端Vss为低电平电压端或接地端,第二电压端Vss可以保持输入直流低电平信号。电容可调电路3的一端可以与第一电压端Vdd连接,也可以与第二电压端Vss连接,对此不做限定。本发明实施例的附图均以电容可调电路3的一端与第一电压端Vdd连接为例进行示意。
上述开关元件可以为薄膜晶体管(thin film transistor,TFT)或者MOS管等。以下为了方便说明,均是以开关元件为薄膜晶体管为例进行的说明。在此基础上,在开关元件为薄膜晶体管的情况下,开关元件包括但不限于氧化物薄膜晶体管(Oxide thin filmtransistor,Oxide TFT)、非晶硅薄膜晶体管(a-Si thin film transistor,a-SiTFT)、低温多晶硅薄膜晶体管(LowTemperature Poly-silicon Thin Film Transistor,LTPSTFT)。由于氧化物薄膜晶体管和非晶硅薄膜晶体管的漏电流较小,为了避免电容可调电路3因漏电流导致电压保持率降低,因此在本发明的一些实施例中,开关元件为氧化物薄膜晶体管或者非晶硅薄膜晶体管。
可以理解的是,在数据写入阶段,数据电压端Vdata提供的数据信号通过驱动电路1储存在电容可调电路3中。在发光阶段,可以利用电容可调电路3存储的数据信号对驱动电路1进行控制。
需要说明的是,电容可调电路3的电容值越大,在数据电压端Vdata提供的数据信号一定的情况下,在数据写入阶段,电容可调电路3的充电率越低。而电容可调电路3的电容值越小,由于存储的电量较少,因而电容可调电路3的电压保持率会越低。
此外,对于第一电容器C的数量m和开关元件的数量n不做限定,可以根据需要进行设置。例如,m为2,n为1。又例如,m为3,n为3。
另外,像素电路201在工作时,可以是电容可调电路3中的一个第一电容器C在像素电路201中起作用;也可以是电容可调电路3中的j个第一电容器C并联在一起共同在像素电路201中起作用。
应当理解的是,电容控制端Ccon输出的信号可以控制电容可调电路3中的开关元件打开或关闭。在开关元件将与其连接的第一电容器C并联在一起的情况下,电容可调电路3的电容值等于并联在一起的各个第一电容器C的电容之和。示例的,电容可调电路3中开关元件将第一电容器C1和第一电容器C2并联在一起,第一电容器C1的电容值为C1,第一电容器C2的电容值为C2,则电容可调电路3的电容值C=C1+C2。
上述每个开关元件都与一个电容控制端Ccon连接,在电容可调电路3包括多个开关元件的情况下,可以是不同的电容控制端Ccon与不同的电容控制线连接,即一条电容控制线控制一个开关元件的打开或关闭。也可以是部分电容控制端Ccon与同一电容控制线连接,即一条电容控制线可以控制与其连接的部分开关元件同时打开或关闭。
基于上述,对于电容可调电路3的具体结构不进行限定,以i个开关元件在电容控制端Ccon的控制下打开时,可以将j个第一电容器C并联在一起为准。以下对电容可调电路3的具体结构进行示例性介绍。
示例一
如图4、图5和图6所示,电容可调电路3包括连接在电容可调电路3的两端之间的第一支路31以及至少一条第二支路32;第一支路31包括第一电容器C,第二支路32包括相互串联的第一电容器C和开关元件T。
此处,对于电容可调电路3中第二支路32的个数不做限定。例如,如图4所示,电容可调电路3包括一条第二支路32。在此情况下,第二支路32与第一支路31中的第一电容器C1并联。
上述“第二支路32与第一支路31中的第一电容器C并联”,即指第二支路32的两端分别与第一支路31中的第一电容器C的两端连接。
又例如,如图5和图6所示,电容可调电路3包括两条或两条以上第二支路32。在此情况下,后一第二支路32与前一第二支路32中的第一电容器C并联,且第一个第二支路32与第一支路31中的第一电容器C并联。
上述“后一第二支路32与前一第二支路32中的第一电容器C并联”,即指后一第二支路32的两端分别与前一第二支路32中的第一电容器C的两端连接。上述“第一个第二支路32与第一支路31中的第一电容器C并联”,即指第一个第二支路32的两端分别与第一支路31中的第一电容器C的两端连接。
此处,对于任意两条第二支路32,将靠近第一支路31连接的第二支路32称为前一第二支路32,远离第一支路31连接的第二支路32称为后一第二支路32。
在电容可调电路3包括两条或两条以上第二支路32的情况下,第一个第二支路32与第一支路31中的第一电容器C并联,第二个第二支路32与第一个第二支路32中的第一电容器C并联,第三个第二支路32与第二个第二支路32中的第一电容器C并联,依次类推,此处不再赘述。对于第一个第二支路32和第二个第二支路32,第一个第二支路32为前一第二支路32,第二个第二支路32为后一第二支路32。
在本示例一中,对于第一支路31,可以是如图4和图5所示,第一支路31包括第一电容器C1,不包括开关元件T。也可以是如图6所示,第一支路31包括第一电容器C1以及与第一电容器C1串联的开关元件T1。
在电容可调电路3的结构为上述示例一所介绍的结构时,若第一支路31包括第一电容器C1以及与第一电容器C1串联的开关元件T1,则第一支路31中的开关元件T1只有在打开状态下,电容可调电路3中的第一电容器C才会与像素电路201中其它电路如驱动电路1导通。
在电容可调电路3包括一条第二支路32的情况下,第二支路32中的开关元件T打开,第二支路32中的第一电容器C和第一支路31中的第一电容器C并联在一起,电容可调电路3的电容值为第二支路32中第一电容器C的电容值与第一支路31中第一电容器C的电容值之和。
在电容可调电路3包括多条第二支路32的情况下,需要将该第二支路32以及该第二支路32之前的第二支路32中的开关元件T均打开,才可以将该第二支路32中的第一电容器C以及该第二支路32之前的第二支路32中的第一电容器C与第一支路31中的第一电容器C并联在一起,电容可调电路3的电容值为该第二支路32中第一电容器C的电容值、该第二支路32之前的第二支路32中第一电容器C的电容值以及第一支路31中第一电容器C的电容值之和。
示例的,电容可调电路3包括三条第二支路32,只有将第一个第二支路32、第二个第二支路32以及第三个第二支路32中的开关元件T均打开,才可以将第一个第二支路32、第二个第二支路32以及第三个第二支路32中的第一电容器C与第一支路31中的第一电容器并联在一起。此时,电容可调电路3的电容值C为第一个第二支路32中第一电容器C的电容值C2、第二个第二支路32中第一电容器C的电容值C3、第三个第二支路32中第一电容器C的电容值C4以及第一支路31中的第一电容器C的电容值C1之和,即C=C1+C2+C3+C4。
示例二
如图7、图8和图9所示,电容可调电路3包括连接在电容可调电路3的两端之间的第一支路31以及与第一支路31并联的至少一条第二支路32;第一支路31包括第一电容器C,第二支路32包括相互串联的第一电容器C和开关元件T。
上述“第二支路32与第一支路31”并联,即第二支路32的两端和第一支路31的两端分别连接。应当理解到,在电容可调电路3包括多个第二支路32的情况下,每个第二支路32都与第一支路21并联。
此处,对于电容可调电路3中第二支路32的个数不进行限定,可以是如图7所示,电容可调电路3包括一个第二支路32,也可以是如图8和图9所示,电容可调电路3包括两个或两个以上第二支路32。
在本示例二中,对于第一支路31,可以是如图8所示,第一支路31包括第一电容器C,不包括开关元件T。也可以是如图7和图9所示,第一支路31包括第一电容器C以及与第一电容器C串联的开关元件T。在电容可调电路3包括一条第二支路32,且第一支路31包括第一电容器C,不包括开关元件T的情况下,电容可调电路3的结构如图4所示。
在电容可调电路3的结构为上述示例二所介绍的结构时,在第一支路31不包括开关元件T的情况下,第一支路31中的第一电容器C与像素电路201中的其它电路如驱动电路1导通。在第一支路31包括开关元件T的情况下,只有第一支路31中的开关元件T打开,第一支路31中的第一电容器C才会与像素电路201中的其它电路如驱动电路1导通。对于任一第二支路32,只有该第二支路32中的开关元件T打开,该第二支路32中的第一电容器C才会与像素电路201中的其它电路如驱动电路1导通。
基于上述可知,可以将任意几个第二支路32中的第一电容器C并联在一起,在此情况下,电容可调电路3的电容值为开关元件T打开的多个第二支路32中的第一电容器C的电容值之和。或者,可以将任意至少一个第二支路32中的第一电容器C与第一支路31中的第一电容器C并联在一起,在此情况下,电容可调电路3的电容值为开关元件T打开的第二支路32中的第一电容器C的电容值和第一支路31中的第一电容器C的电容值之和。
对于本示例二提供的电容可调电路3的结构,电容可调电路3的电容值可以是任意一个第一电容器C的电容值,或者可以是任意几个第一电容器C的电容值之和。
本领域技术人员应该明白,电容可调电路3的具体结构包括但不限于上述示例一和示例二所描述的结构,还可以是其它的结构。此处不再一一列举。
在第二种可能的实现方式中,如图10a和图10b所示,上述像素电路201除包括驱动电路1、数据写入电路2和电容可调电路3外,像素电路201还可以进一步包括补偿电路4、第一重置电路5、第二重置电路6以及第一发光控制电路7中的至少一个。
如图10a和图10c所示,电容可调电路3的一端与第一电压端Vdd连接,另一端与驱动电路1的控制端a连接。如图10b所示,电容可调电路3的一端与发光器件L的阳极连接,另一端与驱动电路1的控制端a连接。
在本示例中,驱动电路1、数据写入电路2和电容可调电路3与上述第一种可能的实现方式中驱动电路1、数据写入电路2和电容可调电路3相同,此处不再赘述。
在一些示例中,如图10a和图10b所示,补偿电路4与第二扫描信号端Gate2、驱动电路1的控制端a以及驱动电路1的第二端c连接,被配置为在第二扫描信号端Gate2的控制下,配合数据写入电路2将数据信号写入驱动电路1的控制端a,以对驱动电路1进行补偿。
此处,第一扫描信号端Gate1和第二扫描信号端Gate2可以与同一条扫描信号线连接,也可以与不同条扫描信号线连接。第一扫描信号端Gate1和第二扫描信号端Gate2与不同的扫描信号线连接时,可以给第一扫描信号端Gate1提供第一扫描信号,给第二扫描信号端Gate2提供第二扫描信号,第一扫描信号和第二扫描信号的波形相同,相位相反。
另外,第二扫描信号端Gate2与显示面板10中的第二栅线连接。
在一些示例中,如图10a所示,第一重置电路5与第一重置信号端Reset1、初始电压端Vinit以及驱动电路1的控制端a连接,被配置为在第一重置信号端Reset1的控制下,将初始电压端Vinit的初始电压输入至驱动电路1的控制端a。
此处,第一重置信号端Reset1与显示面板10中的第一重置信号线连接。
在一些示例中,如图10a和图10b所示,第二重置电路6与第二重置信号端Reset2、初始电压端Vinit以及发光器件L的阳极连接,被配置为在第二重置信号端Reset2的控制下,将初始电压端Vinit的初始电压输入至发光器件L的阳极。
此处,第一重置信号端Reset1和第二重置信号端Reset2可以与同一条重置信号线连接,也可以与不同条重置信号线连接。在此基础上,第二重置信号端Reset2还可以和与第一扫描信号端Gate1连接的第一扫描信号线连接。
在一些示例中,如图10a和图10b所示,第一发光控制电路7与发光控制端EM、第一电压端Vdd、驱动电路1的第一端b和第二端c、以及发光器件L的阳极连接,第一发光控制电路7被配置为在发光控制端EM的控制下,将第一电压端Vdd和第二电压端Vss之间的电流通路导通。
此处,在发光阶段,第一发光控制电路7在发光控制端EM的控制下导通,从而可以将第一电压端Vdd提供的电压施加至驱动电路1的第一端b,使驱动电路1在导通时可以向发光器件L提供驱动电流,以驱动发光器件L发光。
另外,发光控制端EM与显示面板10中的发光控制线连接。
在第三种可能的实现方式中,如图10c所示,上述像素电路201除包括驱动电路1、数据写入电路2和电容可调电路3外,像素电路201还可以包括补偿电路4、第一重置电路5、第二重置电路6以及第一发光控制电路7中的至少一个。进一步地,上述像素电路201还可以包括第二发光控制电路8和第二电容器Ccom;或者,上述像素电路201还包括第二发光控制电路8、第二电容器Ccom和第三重置电路9。
在一些示例中,如图10c所示,上述第二电容器Ccom的第一端与驱动电路1的控制端a连接,第二端与第二发光控制电路8连接。
在一些示例中,如图10c所示,上述第二发光控制电路8与第一电压端Vdd和发光控制端EM连接,被配置为在发光控制端EM的控制下,将第一电压端Vdd提供的电压传输至第二电容器Ccom的第二端。
在一些示例中,如图10c所示,上述第三重置电路9与第三重置信号端Reset3、初始电压端Vinit和第二电容器Ccom的第二端连接,被配置为在第三重置信号端Reset3的控制下,将初始电压端Vinit的初始电压传输至第二电容器Ccom的第二端。此处,第一重置信号端Reset1和第三重置信号端Reset3可以与同一条重置信号线连接。
下面以图10a、图10b以及图10c所示的像素电路201的结构为例,对像素电路201的具体实现方式进行说明。
在一些实施例中,如图11a、图11b和图11c所示,驱动电路1包括第一晶体管M1,第一晶体管M1的栅极与控制端a连接,第一极与第一端b连接,第二极与第二端c连接。需要说明的是,本公开实施例不限于此,驱动电路1也可以是由其他的组件组成的电路。
在一些实施例中,如图11a、图11b和图11c所示,数据写入电路2包括第二晶体管M2,第二晶体管M2的栅极与第一扫描信号端Gate1连接,第一极与数据电压端Vdata连接,第二极与驱动电路1的第一端b连接。需要说明的是,本公开实施例不限于此,数据写入电路2也可以是由其他的组件组成的电路。
在一些实施例中,如图11a、图11b和图11c所示,补偿电路4包括第三晶体管M3,第三晶体管M3的栅极与第二扫描信号端Gate2连接,第一极与驱动电路1的第二端c连接,第二极与驱动电路1的控制端a连接。需要说明的是,本公开实施例不限于此,补偿电路4也可以是由其他的组件组成的电路。
在一些实施例中,如图11a和图11c所示,第一重置电路5包括第四晶体管M4,第四晶体管M4的栅极与第一重置信号端Reset1电连接,第一极与初始电压端Vinit连接,第二极与驱动电路1的控制端a连接。需要说明的是,本公开实施例不限于此,第一重置电路5也可以是由其他的组件组成的电路。
在一些实施例中,如图11a、图11b和图11c所示,第二重置电路6包括第五晶体管M5,第五晶体管M5的栅极与第二重置信号端Reset2连接,第一极与初始电压端Vinit连接,第二极与发光器件L的阳极连接。需要说明的是,本公开实施例不限于此,第二重置电路6也可以是由其他的组件组成的电路。
在一些实施例中,如图11a和图11c所示,第一发光控制电路7包括第六晶体管M6和第七晶体管M7,第六晶体管M6的栅极与发光控制端EM连接,第一极与第一电压端Vdd连接,第二极与驱动电路1的第一端b连接;第七晶体管M7的栅极与发光控制端EM连接,第一极与驱动电路1的第二端c连接,第二极与发光器件L的阳极连接。在另一些实施例中,如图11b所示,第一发光控制电路7包括第六晶体管M6和第七晶体管M7,第六晶体管M6的栅极与发光控制端EM连接,第一极与第一电压端Vdd连接,第二极与驱动电路1的第二端c连接;第七晶体管M7的栅极与发光控制端EM连接,第一极与驱动电路1的第一端b连接,第二极与发光器件L的阳极连接。需要说明的是,本公开实施例不限于此,第一发光控制电路7也可以是由其他的组件组成的电路。
在一些实施例中,如图11c所示,上述第二发光控制电路8包括第八晶体管M8,第八晶体管M8的栅极与发光控制端EM连接,第一极与第一电压端Vdd连接,第二极与第二电容器Ccom的第二端连接。
在一些实施例中,如图11c所示,上述第三重置电路9包括第九晶体管M9,第九晶体管M9的栅极与第三重置信号端Reset3连接,第一端与初始电压端Vinit连接,第二端与第二电容器Ccom的第二端连接。基于上述,在一些实施例中,第三晶体管M3和/或第四晶体管M4为氧化物薄膜晶体管或非晶硅薄膜晶体管。
本发明实施例中,由于第三晶体管M3和/或第四晶体管M4为氧化物薄膜晶体管或非晶硅薄膜晶体管,而氧化物薄膜晶体管或非晶硅薄膜晶体管的漏电流较小,因而可以避免因第三晶体管M3和/或第四晶体管M4的漏电流导致的电容可调电路3中的第一电容器存储的电压降低。
需要说明的是,上述第一晶体管M1、第二晶体管M2、第三晶体管M3、第四晶体管M4、第五晶体管M5、第六晶体管M6、第七晶体管M7、第八晶体管M8和第九晶体管M9可以均采用P型晶体管或均采用N型晶体管;也可以一部分晶体管采用N型晶体管,另一部分晶体管采用P型晶体管。若晶体管为P型晶体管,则晶体管响应于低电平信号开启。若晶体管为N型晶体管,则晶体管响应于高电平信号开启。
此外,本公开中的晶体管可以为增强型晶体管,也可以为耗尽型晶体管。另外,由于晶体管中的源极、漏极在结构和组成上通常是对称的,所以其源极、漏极是没有区别的。在本公开一些实施例中,为区分一个晶体管除栅极之外的两极,将其中一极称为源极,另一极称为漏极。基于此,对于上述任意一个晶体管,可以是第一极为源极,第二极为漏极;也可以是第一极为漏极,第二极为源极。
另外,上述像素电路201中的第一晶体管M1被用作驱动晶体管,上述像素电路201中的第二晶体管M2、第三晶体管M3、第四晶体管M4、第五晶体管M5、第六晶体管M6、第七晶体管M7、第八晶体管M8和第九晶体管M9被用作开关晶体管。
下面结合图12所示的信号时序图,对图11a所示的像素电路201的工作过程进行说明。其中,以第三晶体管M3、第四晶体管M4为N型晶体管,第二晶体管M2、第五晶体管M5、第六晶体管M6和第七晶体管M7为P型晶体管为例。
图11a所示的像素电路201的每一帧图像的显示过程包括如图12所示的三个阶段,分别为重置阶段t1、数据写入阶段t2以及发光阶段t3。图12示出了每个阶段中各个信号的时序波形。
在重置阶段t1,向第一重置信号端Reset1提供高电平,以使第四晶体管M4导通。初始电压端Vinit的初始电压通过第四晶体管M4,施加到第一晶体管M1的栅极,以使第一晶体管M1的栅极的电压值在每一帧数据写入阶段之前都可以被刷新为初始电压,从而使本帧的图像显示不受前一帧数据信号的影响。
如图11a和图12所示,第二晶体管M2被第一扫描信号端Gate1输入的高电平截止,第三晶体管M3被第二扫描信号端Gate2输入的低电平截止,第五晶体管M5被第二重置信号端Reset2输入的低电平截止,第六晶体管M6和第七晶体管M7被发光控制端EM输入的高电平截止。
在数据写入阶段t2,第二晶体管M2被第一扫描信号端Gate1输入的低电平信号导通,第三晶体管M3被第二扫描信号端Gate2输入的高电平信号导通。第三晶体管M3导通使得第一晶体管(即驱动晶体管)M1的栅极(控制端a)和第二极(第二端c)电连接,该第一晶体管M1成二极管导通状态。数据电压端Vdata的电压经过第二晶体管M2、第一晶体管M1以及第三晶体管M3后对节点N进行充电(即对电容可调电路3中的电容进行充电),使节点N的电位升高。可以理解的是,节点N的电位保持为Vdata,同时根据第一晶体管M1的自身特性,当节点N的电位增大至Vdata+Vth时,第一晶体管M1截止,充电结束。Vth表示第一晶体管M1的阈值电压。
经过数据写入阶段t2后,第一晶体管M1的栅极(节点N)和第二极的电位均为Vdata+Vth,即将带有数据信号Vdata和第一晶体管M1的阈值电压Vth的电压信息存储在了电容可调电路3的第一电容器中,以在后续发光阶段,向发光器件L提供灰度显示数据以及对第一晶体管M1自身的阈值电压Vth进行补偿。即,在数据写入阶段t2,数据信号Vdata经过第二晶体管M2、第一晶体管M1和第三晶体管M3写入到电容可调电路3的第一电容器C中。
在此阶段中,第五晶体管M5被第二重置信号端Reset2提供的低电平导通,初始电压端Vinit的电压经过第五晶体管M5施加到发光器件L的阳极,对阳极的电压进行重置,避免对发光阶段T3造成影响。
如图11a和图12所示,第四晶体管M4被第一重置信号端Reset1提供的低电平截止,第六晶体管M6和第七晶体管M7被发光控制端EM提供的高电平截止。
在发光阶段t3,第六晶体管M6和第七晶体管M7被发光控制端EM提供的低电平导通,第一电压端Vdd和第二电压端Vss之间的电流通路导通,第一晶体管M1产生的驱动电流Isd通过上述电流通路传输至发光器件L,以驱动发光器件L进行发光。
在此阶段中,由于节点N的电位为Vdata+Vth,第一晶体管M1的第一极(即第一端b)的电位为Vdd,因此在该阶段第一晶体管M1仍然保持导通。第二晶体管M2被第一扫描信号端Gate1输入的高电平信号截止,第三晶体管M3被第二扫描信号端Gate2输入的低电平信号截止,第四晶体管M4被第一重置信号端Reset1提供的低电平截止,第五晶体管M5被第二重置信号端Reset2提供的高电平截止。
此处,电容可调电路3中的第一电容器C在发光阶段t3可以保持第一晶体管M1栅极电压的稳定,从而保证流向发光器件L的驱动电流Isd的稳定。
相关技术提供一种像素电路,如图13所示,该像素电路201为7T1C像素电路,即包括7个TFT和1个第一电容器C。一方面,由于该像素电路201中第二晶体管M2和第三晶体管M3的长宽比有限,因此在数据写入阶段t2经过的电流有限,为保证数据写入充分,因此第一电容器C的电容不能太大。第一电容器C的电容若太大,则在数据写入阶段t2会出现充电率不足的情况,这样一来,在发光阶段t3,发光器件L发出光的灰阶会与预设灰阶有偏差。另一方面,由于第三晶体管M3和第四晶体管M4存在漏电流,因此第一电容器C在发光阶段t3会通过第三晶体管M3和第四晶体管M4会向外漏电,使得第一电容器C中存储的电压降低。而为了降低漏电流对第一晶体管M1的栅极电压的影响,因而像素电路201中往往会选择电容较大的第一电容器C,以降低第一晶体管M1的栅极电压的变化率,保证一帧内发光的稳定。基于上述,可以看出,由于充电率和电压变化率的矛盾,因而限制了第一电容器C的电容大小的选择范围。
当显示面板10分别在较高刷新频率(例如90Hz或者120Hz)和较低刷新频率(例如1Hz或者10Hz)下工作时,由于较高的刷新频率需要较小的电容以保证充电率,而较低的刷新频率又要求尽可能大的电容以降低第一晶体管M1的栅极电压变化率,这就导致像素电路充电率和电压保持率之间的矛盾更加突出。若选择电容较大的第一电容器C,则会导致充电率降低;若选择电容较小的第一电容器C,则会导致第一晶体管M1的栅极电压变化率升高。
本发明实施例提供一种像素电路201,该像素电路201包括电容可调电路3,电容可调电路3包括:m个第一电容器C以及n个开关元件;每个开关元件与一个电容控制端Ccon连接,被配置为在该电容控制端Ccon输出的信号的控制下打开或关闭。i个开关元件在电容控制端Ccon输出的信号的控制下打开时,将j个第一电容器C并联在一起。由于电容可调电路3的电容可以通过开关元件的打开或关闭来调节,因而当像素电路201在不同频率下工作时,可以通过控制开关元件的打开或关闭,来调节各个频率对应的电容可调电路3的等效电容,以满足不同频率显示对充电率和第一晶体管M1的栅极电压变化率的要求,大大提高了显示面板10在不同刷新频率下的显示效果。当像素电路201在较高刷新频率下工作时,可以通过开关元件的打开或关闭使电容可调电路3的等效电容较小,以提高数据写入过程中的充电率;当像素电路201在较低刷新频率下工作时,可以通过开关元件的打开或关闭使电容可调电路3的等效电容较大,以降低第一晶体管M1的栅极电压变化率,从而使得显示面板10在低频显示时具有较低的亮度变化。基于此,通过电容可调电路3中开关元件的打开或关闭,调节电容可调电路3中的电容的大小,从而使得像素电路201可以兼顾高频和低频显示,极大的缓解了栅极电压变化率与充电率之间的矛盾。
以像素电路201为如图4所示的像素电路为例,电容可调电路3包括第一电容器C1和C2,以及开关元件T1。以开关元件T1为N型晶体管为例。当像素电路201在高频下工作时,给与开关元件T1的栅极连接的电容控制端Ccon提供低电平信号,例如VGL,开关元件T1关闭。电容可调电路3的等效电容为C=C1。在此情况下,可以将C1设置为高频驱动常见较小的电容,例如0.05pF,以提高数据写入过程的充电率。
当像素电路201在低频下工作时,给与开关元件T1的栅极连接的电容控制端提供高电平信号,例如VGH,开关元件T1打开,第一电容器C1和第一电容器C2并联,电容可调电路3的等效电容为C=C1+C2。较大的电容使得显示面板10在低频显示时,第一晶体管M1的栅极电压变化率较低,进而使得显示面板10具有较低的亮度变化。
图14a、图14b、图14c以及图14d示出了本发明实施例提供的像素电路201(例如,图4所示的像素电路)和相关技术提供的像素电路201(例如,图13所示的像素电路)的电路仿真结果。比较了本发明实施例提供的像素电路201和相关技术提供的像素电路201在120Hz和1Hz刷新频率下的充电率和第一晶体管(即驱动晶体管)M1的栅极电压变化率。图14a、图14b、图14c以及图14d中横坐标Normal(0.05p)表示相关技术提供的像素电路201的第一电容器C的电容为0.05p,Normal design large Cst(0.1p)表示相关技术提供的像素电路201的第一电容器C的电容为0.1p,New design(0.05p)表示本发明实施例提供的像素电路201的电容可调电路3的电容为0.05p,New design(0.1p)表示本发明实施例提供的像素电路201的电容可调电路3的电容为0.1p。参考图14a和图14b,通过仿真结果发现,当像素电路201在高频(120Hz)下工作时,相关技术中,若像素电路201的第一电容器C的电容为0.05p,则充电率较高;若像素电路201的第一电容器C的电容为0.1p,则充电率降低。对比相关技术,通过调节本发明实施例的像素电路201中电容可调电路3的等效电容为0.05p,此时的充电率与相关技术中第一电容器C的电容为0.05p时的充电率相同。参考图14c和图14d,通过仿真结果发现,当像素电路201在低频(1Hz)下工作时,若像素电路201的第一电容器C的电容为0.1p,则栅极电压变化率低;若像素电路201的第一电容器C的电容为0.05p,则栅极电压变化率高。对比相关技术,通过调节本发明实施例的像素电路201中电容可调电路3的等效电容为0.1p,此时的栅极电压变化率较低,且低于相关技术中像素电路201的第一电容器C的电容为0.05p时的栅极电压变化率。由仿真结果可知,本发明实施例提供的像素电路201能够在高频显示下保持和相关技术中小电容电路相似的高充电率,也能在低频显示下保持和相关技术中大电容电路相似的低栅极电压变化率,因而本发明实施例提供的像素电路201可以在高频和低频下保证良好的显示效果。
基于上述,当像素电路201在多个频率段下工作时,可以设置电容可调电路3包括多个第一电容器C和开关元件,并通过控制开关元件的打开或关闭,使电容可调电路3的电容值可以调节成多个,以使每个频率段对应一个电容值。
示例的,如图15所示,电容可调电路3包括四个第一电容器C1、C2、C3、C4和三个开关元件T1、T2、T3。当像素电路201的工作频率在1Hz~30Hz范围内时,通过电容控制端C1con控制开关元件T1断开,通过电容控制端C2con控制开关元件T2断开,通过电容控制端C3con控制开关元件T3断开,此时电容可调电路3的电容为第一电容器C1的电容。当像素电路201的工作频率在30Hz~60Hz范围内时,通过电容控制端C1con控制开关元件T1打开,通过电容控制端C2con控制开关元件T2断开,通过电容控制端C3con控制开关元件T3断开,此时第一电容器C1和第一电容器C2并联在一起,电容可调电路3的等效电容C=C1+C2。当像素电路201的工作频率在60Hz~90Hz范围内时,通过电容控制端C1con控制开关元件T1打开,通过电容控制端C2con控制开关元件T2打开,通过电容控制端C3con控制开关元件T3断开,此时第一电容器C1、第一电容器C2和第一电容器C3并联在一起,电容可调电路3的等效电容C=C1+C2+C3。当像素电路201的工作频率在90Hz~120Hz范围内时,通过电容控制端C1con控制开关元件T1打开,通过电容控制端C2con控制开关元件T2打开,通过电容控制端C3con控制开关元件T3打开,此时第一电容器C1、第一电容器C2、第一电容器C3和第一电容器C4并联在一起,电容可调电路3的等效电容C=C1+C2+C3+C4。
由于本发明实施例在多个显示频率下,可以精细地调整电容可调电路3中等效电容的大小,因而优化了显示面板10在不同显示频率下的显示效果。
基于上述,本发明实施例可以使上述控制器件13被配置为根据显示面板10的刷新频率,向电容可调电路3中的电容控制端Ccon输入信号,以控制开关元件的打开或关闭。
本发明实施例还提供一种显示装置1的控制方法,显示装置为上述的显示装置01。显示装置01的控制方法包括:控制器件13根据显示面板10的刷新频率,向电容可调电路3中的电容控制端输入信号,以控制开关元件的打开或关闭。
此处,不同的刷新频率段对应不同的电容,可以根据需要的电容的大小,向电容可调电路3中的电容控制端输入信号,以控制相应的开关元件的打开或关闭。
以上所述,仅为本发明的具体实施方式,但本发明的保护范围并不局限于此,任何熟悉本技术领域的技术人员在本发明揭露的技术范围内,可轻易想到的变化或替换,都应涵盖在本发明的保护范围之内。因此,本发明的保护范围应以所述权利要求的保护范围为准。
Claims (13)
1.一种像素电路,其特征在于,包括:
驱动电路,所述驱动电路包括控制端、第一端和第二端,所述驱动电路被配置为控制流经所述第一端和所述第二端的驱动电流,所述驱动电流用于驱动发光器件发光;
数据写入电路,所述数据写入电路与第一扫描信号端、数据电压端以及所述驱动电路的第一端连接,被配置为在所述第一扫描信号端的控制下,向所述驱动电路写入数据信号;
电容可调电路,所述电容可调电路的一端连接第一电压端、第二电压端和所述发光器件的阳极中的一个,另一端连接所述驱动电路的控制端,被配置为存储经所述驱动电路传输的所述数据信号;所述电容可调电路包括:m个第一电容器以及n个开关元件;所述开关元件与电容控制端连接,被配置为在所述电容控制端的控制下打开或关闭;其中,i个所述开关元件在所述电容控制端的控制下打开时,将j个所述第一电容器并联在一起;i≤n,2≤j≤m,m,n,i,j均为正整数。
2.根据权利要求1所述的像素电路,其特征在于,所述电容可调电路包括连接在所述电容可调电路的两端之间的第一支路以及至少一条第二支路;所述第一支路包括第一电容器,所述第二支路包括相互串联的第一电容器和开关元件;
在所述电容可调电路包括一条第二支路的情况下,所述第二支路与所述第一支路中的所述第一电容器并联;
在所述电容可调电路包括多条第二支路的情况下,后一所述第二支路与前一第二支路中的所述第一电容器并联,且第一个所述第二支路与所述第一支路中的所述第一电容器并联。
3.根据权利要求1所述的像素电路,其特征在于,所述电容可调电路包括连接在所述电容可调电路的两端之间的第一支路以及与所述第一支路并联的至少一条第二支路;所述第一支路包括第一电容器,所述第二支路包括相互串联的第一电容器和开关元件。
4.根据权利要求1所述的像素电路,其特征在于,所述开关元件为氧化物薄膜晶体管或非晶硅薄膜晶体管。
5.根据权利要求2或3所述的像素电路,其特征在于,所述第一支路还包括与所述第一电容器串联的所述开关元件。
6.根据权利要求1所述的像素电路,其特征在于,所述像素电路还包括补偿电路、第一重置电路、第二重置电路以及第一发光控制电路中的至少一个;
所述补偿电路与第二扫描信号端、所述驱动电路的控制端以及所述驱动电路的第二端连接,被配置为在所述第二扫描信号端的控制下,配合所述数据写入电路将数据信号写入所述驱动电路的控制端,以对所述驱动电路进行补偿;
所述第一重置电路与第一重置信号端、初始电压端以及所述驱动电路的控制端连接,被配置为在所述第一重置信号端的控制下,将所述初始电压端的初始电压输入至所述驱动电路的控制端;
所述第二重置电路与第二重置信号端、初始电压端以及发光器件的阳极连接,被配置为在所述第二重置信号端的控制下,将所述初始电压端的初始电压输入至所述发光器件的阳极;
所述第一发光控制电路与发光控制端、所述第一电压端、所述驱动电路的第一端和第二端、以及所述发光器件的阳极连接,所述发光器件的阴极与所述第二电压端连接,所述第一发光控制电路被配置为在所述发光控制端的控制下,将所述第一电压端和所述第二电压端之间的电流通路导通。
7.根据权利要求6所述的像素电路,其特征在于,所述像素电路还包括第二发光控制电路和第二电容器;或者,所述像素电路还包括第二发光控制电路、第二电容器和第三重置电路;
所述第二电容器的第一端与所述驱动电路的控制端连接,第二端与第二发光控制电路连接;
所述第二发光控制电路与第一电压端和发光控制端连接,被配置为在所述发光控制端的控制下,将所述第一电压端提供的电压传输至所述第二电容器的第二端;
所述第三重置电路与第三重置信号端、初始电压端和所述第二电容器的第二端连接,被配置为在所述第三重置信号端的控制下,将所述初始电压端的初始电压传输至所述第二电容器的第二端。
8.根据权利要求6或7所述的像素电路,其特征在于,
所述驱动电路包括第一晶体管,所述第一晶体管的栅极与所述控制端连接,第一极与所述第一端连接,第二极与所述第二端连接;
所述数据写入电路包括第二晶体管,所述第二晶体管的栅极与所述第一扫描信号端连接,第一极与所述数据电压端连接,第二极与所述驱动电路的第一端连接;
所述补偿电路包括第三晶体管,所述第三晶体管的栅极与所述第二扫描信号端连接,第一极与所述驱动电路的第二端连接,第二极与所述驱动电路的控制端;
所述第一重置电路包括第四晶体管,所述第四晶体管的栅极与所述第一重置信号端电连接,第一极与所述初始电压端连接,第二极与所述驱动电路的控制端连接;
所述第二重置电路包括第五晶体管,所述第五晶体管的栅极与所述第二重置信号端连接,第一极与初始电压端连接,第二极与所述发光器件的阳极连接;
所述第一发光控制电路包括第六晶体管和第七晶体管,所述第六晶体管的栅极与所述发光控制端连接,第一极与所述第一电压端连接,第二极与所述驱动电路的第一端连接;所述第七晶体管的栅极与所述发光控制端连接,第一极与所述驱动电路的第二端连接,第二极与所述发光器件的阳极连接。
9.根据权利要求8所述的像素电路,其特征在于,所述第三晶体管和/或所述第四晶体管为氧化物薄膜晶体管或非晶硅薄膜晶体管。
10.根据权利要求7所述的像素电路,其特征在于,
所述第二发光控制电路包括第八晶体管,所述第八晶体管的栅极与所述发光控制端连接,第一极与所述第一电压端连接,第二极与所述第二电容器的第二端连接;
所述第三重置电路包括第九晶体管,所述第九晶体管的栅极与所述第三重置信号端连接,第一端与所述初始电压端连接,第二端与所述第二电容器的第二端连接。
11.一种显示面板,其特征在于,包括多个亚像素,每个所述亚像素包括如权利要求1-10任一项所述的像素电路。
12.一种显示装置,其特征在于,所述显示装置包括如权利要求11所述的显示面板;
所述显示装置还包括:控制器件;所述控制器件被配置为根据所述显示面板的刷新频率,向电容可调电路中的电容控制端输入信号,以控制开关元件的打开或关闭。
13.一种显示装置的控制方法,其特征在于,所述显示装置包括显示面板和控制器件;所述显示面板包括多个亚像素,每个所述亚像素包括如权利要求1-10任一项所述的像素电路;
所述显示装置的控制方法包括:
所述控制器件根据所述显示面板的刷新频率,向电容可调电路中的电容控制端输入信号,以控制开关元件的打开或关闭。
Priority Applications (2)
Application Number | Priority Date | Filing Date | Title |
---|---|---|---|
CN202010816541.7A CN111883050A (zh) | 2020-08-14 | 2020-08-14 | 像素电路、显示面板、显示装置及其控制方法 |
US17/389,430 US20220051613A1 (en) | 2020-08-14 | 2021-07-30 | Pixel circuit, display panel, display apparatus and control method thereof |
Applications Claiming Priority (1)
Application Number | Priority Date | Filing Date | Title |
---|---|---|---|
CN202010816541.7A CN111883050A (zh) | 2020-08-14 | 2020-08-14 | 像素电路、显示面板、显示装置及其控制方法 |
Publications (1)
Publication Number | Publication Date |
---|---|
CN111883050A true CN111883050A (zh) | 2020-11-03 |
Family
ID=73203737
Family Applications (1)
Application Number | Title | Priority Date | Filing Date |
---|---|---|---|
CN202010816541.7A Pending CN111883050A (zh) | 2020-08-14 | 2020-08-14 | 像素电路、显示面板、显示装置及其控制方法 |
Country Status (2)
Country | Link |
---|---|
US (1) | US20220051613A1 (zh) |
CN (1) | CN111883050A (zh) |
Cited By (4)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
CN113990242A (zh) * | 2021-11-04 | 2022-01-28 | 京东方科技集团股份有限公司 | 一种显示装置及其控制方法 |
CN115312003A (zh) * | 2022-08-19 | 2022-11-08 | 武汉天马微电子有限公司 | 显示面板和显示装置 |
WO2023231106A1 (zh) * | 2022-05-31 | 2023-12-07 | Tcl华星光电技术有限公司 | 像素驱动电路和显示面板 |
WO2024146494A1 (zh) * | 2023-01-03 | 2024-07-11 | 京东方科技集团股份有限公司 | 显示基板及其驱动方法、显示装置 |
Citations (5)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
CN101256732A (zh) * | 2007-03-02 | 2008-09-03 | 三星Sdi株式会社 | 有机发光显示器 |
CN108694905A (zh) * | 2017-04-04 | 2018-10-23 | 三星显示有限公司 | 有机发光显示装置及其驱动方法 |
CN110197644A (zh) * | 2019-06-10 | 2019-09-03 | 武汉华星光电半导体显示技术有限公司 | 像素驱动电路 |
CN111383600A (zh) * | 2020-04-28 | 2020-07-07 | 厦门天马微电子有限公司 | 像素驱动电路、驱动方法、显示面板及显示装置 |
CN111508429A (zh) * | 2020-04-27 | 2020-08-07 | 昆山国显光电有限公司 | 像素驱动电路、驱动方法和显示装置 |
-
2020
- 2020-08-14 CN CN202010816541.7A patent/CN111883050A/zh active Pending
-
2021
- 2021-07-30 US US17/389,430 patent/US20220051613A1/en not_active Abandoned
Patent Citations (5)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
CN101256732A (zh) * | 2007-03-02 | 2008-09-03 | 三星Sdi株式会社 | 有机发光显示器 |
CN108694905A (zh) * | 2017-04-04 | 2018-10-23 | 三星显示有限公司 | 有机发光显示装置及其驱动方法 |
CN110197644A (zh) * | 2019-06-10 | 2019-09-03 | 武汉华星光电半导体显示技术有限公司 | 像素驱动电路 |
CN111508429A (zh) * | 2020-04-27 | 2020-08-07 | 昆山国显光电有限公司 | 像素驱动电路、驱动方法和显示装置 |
CN111383600A (zh) * | 2020-04-28 | 2020-07-07 | 厦门天马微电子有限公司 | 像素驱动电路、驱动方法、显示面板及显示装置 |
Cited By (4)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
CN113990242A (zh) * | 2021-11-04 | 2022-01-28 | 京东方科技集团股份有限公司 | 一种显示装置及其控制方法 |
WO2023231106A1 (zh) * | 2022-05-31 | 2023-12-07 | Tcl华星光电技术有限公司 | 像素驱动电路和显示面板 |
CN115312003A (zh) * | 2022-08-19 | 2022-11-08 | 武汉天马微电子有限公司 | 显示面板和显示装置 |
WO2024146494A1 (zh) * | 2023-01-03 | 2024-07-11 | 京东方科技集团股份有限公司 | 显示基板及其驱动方法、显示装置 |
Also Published As
Publication number | Publication date |
---|---|
US20220051613A1 (en) | 2022-02-17 |
Similar Documents
Publication | Publication Date | Title |
---|---|---|
CN111179859B (zh) | 一种像素电路、显示面板及显示装置 | |
WO2023004818A1 (zh) | 像素驱动电路及其驱动方法、显示面板 | |
CN113906495B (zh) | 像素电路及其驱动方法、显示装置 | |
CN111883050A (zh) | 像素电路、显示面板、显示装置及其控制方法 | |
CN111508435B (zh) | 像素驱动电路、显示面板及终端设备 | |
US20240212598A1 (en) | Pixel circuit, driving method and display device | |
US20240169906A1 (en) | Pixel Circuit, Driving Method Therefor, and Display Apparatus | |
US20240169904A1 (en) | Pixel circuit, driving method and display device | |
CN113870789A (zh) | 一种像素驱动电路、其驱动方法及显示装置 | |
CN115023756B (zh) | 像素驱动电路及其驱动方法、显示面板 | |
CN112365843B (zh) | 像素驱动电路及其驱动方法、显示面板及装置 | |
CN111341245B (zh) | 像素驱动电路、显示面板及终端设备 | |
CN113658554B (zh) | 像素驱动电路、像素驱动方法及显示装置 | |
CN114023262A (zh) | 像素驱动电路及显示面板 | |
WO2024114093A1 (zh) | 像素电路、显示基板、显示装置和显示驱动方法 | |
CN114842806B (zh) | 像素驱动电路及其驱动方法、显示面板和显示装置 | |
CN115662328A (zh) | 显示装置 | |
WO2022110220A1 (zh) | 像素电路、其驱动方法及显示装置 | |
CN114898701A (zh) | 像素电路、其驱动方法及显示装置 | |
WO2024124414A1 (zh) | 驱动控制电路、栅极驱动电路及显示面板 | |
WO2024041217A1 (zh) | 像素电路及其驱动方法、显示面板、显示装置 | |
US20240212601A1 (en) | Pixel Circuit, Driving Method therefor, and Display Apparatus | |
WO2023201470A1 (zh) | 像素电路及其驱动方法、显示面板、显示装置 | |
CN114677957B (zh) | 一种像素电路、其驱动方法及显示装置 | |
US20230386409A1 (en) | Pixel and display device including pixel |
Legal Events
Date | Code | Title | Description |
---|---|---|---|
PB01 | Publication | ||
PB01 | Publication | ||
SE01 | Entry into force of request for substantive examination | ||
SE01 | Entry into force of request for substantive examination |