CN111865467A - 用于时延测试的分布式机箱板卡间时钟同步***及方法 - Google Patents
用于时延测试的分布式机箱板卡间时钟同步***及方法 Download PDFInfo
- Publication number
- CN111865467A CN111865467A CN202010698413.7A CN202010698413A CN111865467A CN 111865467 A CN111865467 A CN 111865467A CN 202010698413 A CN202010698413 A CN 202010698413A CN 111865467 A CN111865467 A CN 111865467A
- Authority
- CN
- China
- Prior art keywords
- clock
- slave
- card
- network card
- time stamp
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Pending
Links
- 238000000034 method Methods 0.000 title claims abstract description 30
- 238000012360 testing method Methods 0.000 title claims abstract description 26
- 230000005540 biological transmission Effects 0.000 claims description 3
- 230000000694 effects Effects 0.000 abstract description 6
- 230000001360 synchronised effect Effects 0.000 abstract description 5
- 230000026676 system process Effects 0.000 abstract description 3
- 230000009286 beneficial effect Effects 0.000 description 6
- 108700009949 PTP protocol Proteins 0.000 description 3
- 230000003993 interaction Effects 0.000 description 2
- 230000007812 deficiency Effects 0.000 description 1
- 238000010586 diagram Methods 0.000 description 1
Images
Classifications
-
- H—ELECTRICITY
- H04—ELECTRIC COMMUNICATION TECHNIQUE
- H04J—MULTIPLEX COMMUNICATION
- H04J3/00—Time-division multiplex systems
- H04J3/02—Details
- H04J3/06—Synchronising arrangements
- H04J3/0635—Clock or time synchronisation in a network
- H04J3/0638—Clock or time synchronisation among nodes; Internode synchronisation
- H04J3/0658—Clock or time synchronisation among packet nodes
- H04J3/0661—Clock or time synchronisation among packet nodes using timestamps
- H04J3/0667—Bidirectional timestamps, e.g. NTP or PTP for compensation of clock drift and for compensation of propagation delays
-
- H—ELECTRICITY
- H04—ELECTRIC COMMUNICATION TECHNIQUE
- H04J—MULTIPLEX COMMUNICATION
- H04J3/00—Time-division multiplex systems
- H04J3/02—Details
- H04J3/06—Synchronising arrangements
- H04J3/0635—Clock or time synchronisation in a network
- H04J3/0638—Clock or time synchronisation among nodes; Internode synchronisation
Landscapes
- Engineering & Computer Science (AREA)
- Computer Networks & Wireless Communication (AREA)
- Signal Processing (AREA)
- Synchronisation In Digital Transmission Systems (AREA)
Abstract
本发明公开了一种用于时延测试的分布式机箱板卡间时钟同步***及方法，其时钟同步***包括n块板卡、机箱交换网络和SEDERS；n块板卡通过SEDERS和机箱交换网络通信连接；每块板卡之间均通过分布式机箱内部网络通信连接。本分布式机箱结构支持时钟校准功能，为分布式机箱中的各个板卡提供高精度的同步时钟，为网络设备时延测试提供精度保障。本发明提出的时钟同步方法消除了采用软件时钟同步方法时网络的不平稳性、网卡对信息包的缓存效应以及操作***进程调度等对时钟同步精度的影响，为网络设备时延测试提供了十微妙级别的高精度时钟。
Description
技术领域
本发明属于数据网络通信技术领域，具体涉及一种用于时延测试的分布式机箱板卡间时钟同步***及方法。
背景技术
网络设备时延测试时将发送时间减去接受时间的计算时间间隔，存储转发或直通交换的时延单位数量级都很小，实际测试时对测试设备的时钟要求较高，因此要求发送端和接收端必须有精确的时钟同步。对于单板卡的机箱，发送和接收可以使用相同的时钟源，不需要进行时钟同步。在分布式机箱中，发送端和接收端可能位于不同的板卡中，因此就需要不同的板卡必须要精确的时钟同步。
PTP(Precision Time Protocol)协议是IEEE-1588中定义的一种精密时钟同步协议，PTP协议主要针对于相对本地化和网络化的***，子网较好，内部组件相对稳定的环境设计的。由于PTP协议实现简单，占用的网络和计算资源少等优点使其广泛应用于分布式***中。
PTP协议可以采用硬件实现，也可以采用软件实现。当采用硬件实现时可以达到纳秒级的精度，采用软件实现时通常可以达到毫秒级的精度。当在网络中采用软件实现亚毫秒的精度时，存在多种因素的影响造成了时间同步的不可靠。包括网络的不平稳性、网卡对信息包的缓存效应以及操作***进程调度的影响，这些因素通常不可预测并且无法控制，造成时钟同步最终的失效，从而导致测试出的时延误差较大。
发明内容
本发明的目的是为了解决现有时钟同步方法不足的问题，提出了一种用于时延测试的分布式机箱板卡间时钟同步***及方法。
本发明的技术方案是：一种用于时延测试的分布式机箱板卡间时钟同步***包括n块板卡、机箱交换网络和SEDERS；
n块板卡通过SEDERS和机箱交换网络通信连接；每块板卡之间均通过分布式机箱内部网络通信连接。
本发明的有益效果是：本分布式机箱结构包括多块板卡，板卡间通过机箱内部交换网络互联，板卡和机箱交换网络之间通过SEDERS相连。网卡芯片中包含精度大于微秒级的网卡时钟，同时该时钟支持时钟校准功能，为分布式机箱中的各个板卡提供高精度的同步时钟，为网络设备时延测试提供精度保障。
进一步地，每块板卡的内部结构相同，均包括CPU和网卡芯片；CPU内置CPU时钟；网卡芯片支持IEEE1588协议且内置网卡时钟；
CPU和网卡芯片通信连接；网卡芯片通过SEDERS和机箱交换网络通信连接。
上述进一步方案的有益效果是：在本发明中，分布式机箱中各个板卡的CPU上可运行时钟同步程序，主板卡和从板卡之间用于进行时钟同步。
基于以上***，本发明还提出一种用于时延测试的分布式机箱板卡间时钟同步方法，包括以下步骤：
S1：对各个板卡的时钟同步程序进行协商，确定主板卡和从板卡；
S2：对主CPU时钟和主网卡时钟进行校准；
S3：将校准后的主CPU时钟和主网卡时钟进行同步；
S4：对主网卡时钟和从网卡时钟进行校准；
S5：将校准后的主网卡时钟和从网卡时钟进行同步；
S6：对主CPU时钟和从CPU时钟进行同步，完成分布式机箱板卡间时钟同步。
本发明的有益效果是：本发明提出的时钟同步方法消除了采用软件时钟同步方法时网络的不平稳性、网卡对信息包的缓存效应以及操作***进程调度等对时钟同步精度的影响，为网络设备时延测试提供了十微妙级别的高精度时钟。
进一步地，步骤S1中，主板卡内设置有主CPU时钟和主网卡时钟，从板卡内设置有从CPU时钟和从网卡时钟。
进一步地，步骤S2包括以下子步骤：
S21：将主网卡的时钟计数器清零，完成主网卡时钟的初始化；
S22：通过汇编指令读取主CPU时钟的第一时间戳T1和初始化后主网卡时钟的第一时间戳T2；
S23：在间隔10μs后，通过汇编指令再次读取主CPU时钟的第二时间戳T3和主网卡时钟的第二时间戳T4；
S23：根据主CPU时钟的第一时间戳为T1、主网卡时钟的第一时间戳为T2、主CPU时钟的第二时间戳为T3和主网卡时钟的第二时间戳为T4计算主CPU时钟和主网卡时钟的偏差值T，其计算公式为：
T＝[(T3－T1)－(T4－T2)]/(T3-T1)；
S24：将主CPU时钟和主网卡时钟的偏差值T写入校准寄存器，完成主CPU时钟和主网卡时钟的校准。
进一步地步骤S3中，同步校准后的主CPU时钟和主网卡时钟的方法为：读取主CPU的时间戳，并将其写入主网卡时钟计数器中，完成主CPU时钟和主网卡时钟的同步。
上述进一步方案的有益效果是：在本发明中，使用CPU上的软件时钟同步程序读取主CPU的时间戳，主CPU时钟和主网卡时钟对于时钟同步程序来说都是可以直接访问的，便于完成其同步。
进一步地，步骤S4包括以下子步骤：
S41：利用主板卡向从板卡发送PTP SYNC报文，并记录第一发送时间戳T5；
S42：利用从板卡接收PTP SYNC报文，并记录第一接收时间戳T6；
S43：利用主板卡向从板卡发送携带有第一发送时间戳T5的PTP FOLLOW_UP报文；
S44：利用从板卡接收PTP FOLLOW_UP报文，并保存PTP FOLLOW_UP报文的第一发送时间戳T5；
S45：利用主板卡再次向从板卡发送PTP SYNC报文，并记录再次发送时间戳T7；
S46：利用从板卡再次接收PTP SYNC报文，并记录再次接收时间戳T8；
S47：利用主板卡再次向从板卡发送携带有再次发送时间戳T7的PTP FOLLOW_UP报文；
S48：利用从板卡再次接收PTP FOLLOW_UP报文，并保存PTP FOLLOW_UP报文的再次接收时间戳T8；
S49：根据第一发送时间戳T5、第一接收时间戳T6、再次发送时间戳T7和再次接收时间戳T8计算主从网卡时钟的第一偏差值T′，其计算公式为：
T′＝[(T7－T5)－(T8－T6)]/(T7-T5)；
S410：将主从网卡时钟的第一偏差值T′写入从网卡校准寄存器，完成主网卡时钟和从网卡时钟的校准。
上述进一步方案的有益效果是：在本发明中，从板卡得到了T1、T2、T3和T4四个时间戳，(T3–T1)–(T4–T2)即为从网卡时钟在(T3–T1)时间内与主网卡时钟的偏差值，便于完成主从网卡时钟的校准。本发明中设计主从板卡进行报文交互时，报文的收发时间戳都是在网卡芯片中记录的，这样做消除了网卡对信息包的缓存效应以及操作***进程调度的影响，极大的提升了时钟同步的精度。
进一步地，步骤S5包括以下子步骤：
S51：利用主板卡向从板卡发送PTP SYNC报文，并记录第二发送时间戳T9；
S52：利用从板卡接收PTP SYNC报文，并记录第二接收时间戳T10；
S53：利用主板卡向从板卡发送携带了第二发送时间戳T9的PTP FOLLOW_UP报文；
S54：利用从板卡接收PTP FOLLOW_UP报文，并保存PTP FOLLOW_UP报文的第发送二时间戳T9；
S55：利用从板卡发送PTP DELAY报文，并记录第三发送时间戳T11；
S56：利用主板卡接收PTP DELAY报文，并记录第三接收时间戳T12；
S57：利用主板卡向从板卡发送携带了第三接收时间戳T12的PTP DELAY_REQ报文；
S58：利用从板卡接收PTP DELAY_REQ报文，保存PTP DELAY_REQ报文中的第三接收时间戳T12；
S59：根据第二发送时间戳T9、第二接收时间戳T10、第三发送时间戳T11和第三接收时间戳T12计算主从网卡时钟的第二偏移值T＇＇，其计算公式为：
T＇＇＝[(T10－T9)－(T11－T12)]/2；
S510：将主从网卡时钟的第二偏移值T＇＇写入从网卡时钟，完成主网卡时钟和从网卡时钟的同步。
进一步地，步骤S6包括以下子步骤：
S61：利用从板卡同时读取从CPU时钟戳T13和从网卡时钟戳T14；
S62：根据CPU时钟戳T13和从网卡时钟戳T14计算主从CPU时钟的偏差值T＇＇＇，完成主CPU时钟和从CPU时钟的同步，其计算公式为：
T″＇＝T13－T14。
附图说明
图1为分布式机箱板卡间时钟同步***的结构图；
图2为分布式机箱板卡间时钟同步方法的流程图；
图3为主从时钟校准的流程图；
图4为主从时钟同步的流程图；
图中，1、板卡；2、机箱交换网络；3、SEDERS。
具体实施方式
下面结合附图对本发明的实施例作进一步的说明。
如图1所示，本发明提供了一种用于时延测试的分布式机箱板卡间时钟同步***n块板卡1、机箱交换网络2和SEDERS3；
n块板卡1通过SEDERS3和机箱交换网络2通信连接；每块板卡1之间均通过分布式机箱内部网络通信连接。
在本发明实施例中，如图1所示，每块板卡1的内部结构相同，均包括CPU和网卡芯片；CPU内置CPU时钟；网卡芯片支持IEEE1588协议且内置网卡时钟；
CPU和网卡芯片通信连接；网卡芯片通过SEDERS3和机箱交换网络2通信连接。分布式机箱中各个板卡的CPU上可运行时钟同步程序，主板卡和从板卡之间用于进行时钟同步。
CPU为通用处理器，可以采用Intel的志强系列处理器或飞腾FT1500a处理器，CPU上包含精度大于微秒级的CPU时钟，可以采用2Ghz的志强处理器，其CPU时钟的精度为0.5纳秒级别。网卡芯片为支持IEEE1588和SEDERS接口的千兆以太网网卡芯片，网卡芯片中包含精度大于微秒级的网卡时钟，可以采用Intel I350或Intel 82580等网卡芯片，同时该时钟支持时钟校准功能。机箱中各个板卡的CPU上运行时钟同步程序，首先各个板卡上的时钟同步程序进行协商，其中一块板卡协商为主板卡，其余板卡协商为从板卡。主板卡分别与所有从板卡进行时钟同步，同步完成后，所有的板卡时钟即为同步的时钟。所有板卡使用板卡上的CPU时钟为板卡时钟。
基于以上***，本发明还提出一种用于时延测试的分布式机箱板卡间时钟同步方法，如图2所示，包括以下步骤：
S1：对各个板卡的时钟同步程序进行协商，确定主板卡和从板卡；
S2：对主CPU时钟和主网卡时钟进行校准；
S3：将校准后的主CPU时钟和主网卡时钟进行同步；
S4：对主网卡时钟和从网卡时钟进行校准；
S5：将校准后的主网卡时钟和从网卡时钟进行同步；
S6：对主CPU时钟和从CPU时钟进行同步，完成分布式机箱板卡间时钟同步。
在本发明实施例中，如图3所示，步骤S1中，主板卡内设置有主CPU时钟和主网卡时钟，从板卡内设置有从CPU时钟和从网卡时钟。
在本发明实施例中，如图3所示，步骤S2包括以下子步骤：
S21：将主网卡的时钟计数器清零，完成主网卡时钟的初始化；
S22：通过汇编指令读取主CPU时钟的第一时间戳T1和初始化后主网卡时钟的第一时间戳T2；
S23：在间隔10μs后，通过汇编指令再次读取主CPU时钟的第二时间戳T3和主网卡时钟的第二时间戳T4；
S23：根据主CPU时钟的第一时间戳为T1、主网卡时钟的第一时间戳为T2、主CPU时钟的第二时间戳为T3和主网卡时钟的第二时间戳为T4计算主CPU时钟和主网卡时钟的偏差值T，其计算公式为：
T＝[(T3－T1)－(T4－T2)]/(T3-T1)；
S24：将主CPU时钟和主网卡时钟的偏差值T写入校准寄存器，完成主CPU时钟和主网卡时钟的校准。
在本发明实施例中，如图4所示，步骤S3中，同步校准后的主CPU时钟和主网卡时钟的方法为：读取主CPU的时间戳，并将其写入主网卡时钟计数器中，完成主CPU时钟和主网卡时钟的同步。在本发明中，使用CPU上的软件时钟同步程序读取主CPU的时间戳，主CPU时钟和主网卡时钟对于时钟同步程序来说都是可以直接访问的，便于完成其同步。
在本发明实施例中，如图2所示，步骤S4包括以下子步骤：
S41：利用主板卡向从板卡发送PTP SYNC报文，并记录第一发送时间戳T5；
S42：利用从板卡接收PTP SYNC报文，并记录第一接收时间戳T6；
S43：利用主板卡向从板卡发送携带有第一发送时间戳T5的PTP FOLLOW_UP报文；
S44：利用从板卡接收PTP FOLLOW_UP报文，并保存PTP FOLLOW_UP报文的第一发送时间戳T5；
S45：利用主板卡再次向从板卡发送PTP SYNC报文，并记录再次发送时间戳T7；
S46：利用从板卡再次接收PTP SYNC报文，并记录再次接收时间戳T8；
S47：利用主板卡再次向从板卡发送携带有再次发送时间戳T7的PTP FOLLOW_UP报文；
S48：利用从板卡再次接收PTP FOLLOW_UP报文，并保存PTP FOLLOW_UP报文的再次接收时间戳T8；
S49：根据第一发送时间戳T5、第一接收时间戳T6、再次发送时间戳T7和再次接收时间戳T8计算主从网卡时钟的第一偏差值T′，其计算公式为：
T′＝[(T7－T5)－(T8－T6)]/(T7-T5)；
S410：将主从网卡时钟的第一偏差值T′写入从网卡校准寄存器，完成主网卡时钟和从网卡时钟的校准。
在本发明中，从板卡得到了T1、T2、T3和T4四个时间戳，(T3–T1)－(T4–T2)即为从网卡时钟在(T3–T1)时间内与主网卡时钟的偏差值，便于完成主从网卡时钟的校准。本发明中设计主从板卡进行报文交互时，报文的收发时间戳都是在网卡芯片中记录的，这样做消除了网卡对信息包的缓存效应以及操作***进程调度的影响，极大的提升了时钟同步的精度。
在本发明实施例中，如图2所示，步骤S5包括以下子步骤：
S51：利用主板卡向从板卡发送PTP SYNC报文，并记录第二发送时间戳T9；
S52：利用从板卡接收PTP SYNC报文，并记录第二接收时间戳T10；
S53：利用主板卡向从板卡发送携带了第二发送时间戳T9的PTP FOLLOW_UP报文；
S54：利用从板卡接收PTP FOLLOW_UP报文，并保存PTP FOLLOW_UP报文的第发送二时间戳T9；
S55：利用从板卡发送PTP DELAY报文，并记录第三发送时间戳T11；
S56：利用主板卡接收PTP DELAY报文，并记录第三接收时间戳T12；
S57：利用主板卡向从板卡发送携带了第三接收时间戳T12的PTP DELAY_REQ报文；
S58：利用从板卡接收PTP DELAY_REQ报文，保存PTP DELAY_REQ报文中的第三接收时间戳T12；
S59：根据第二发送时间戳T9、第二接收时间戳T10、第三发送时间戳T11和第三接收时间戳T12计算主从网卡时钟的第二偏移值T＇＇，其计算公式为：
T＇＇＝[(T10－T9)－(T11－T12)]/2；
S510：将主从网卡时钟的第二偏移值T＇＇写入从网卡时钟，完成主网卡时钟和从网卡时钟的同步。
在本发明实施例中，如图2所示，步骤S6包括以下子步骤：
S61：利用从板卡同时读取从CPU时钟戳T13和从网卡时钟戳T14；
S62：根据CPU时钟戳T13和从网卡时钟戳T14计算主从CPU时钟的偏差值T＇＇＇，完成主CPU时钟和从CPU时钟的同步，其计算公式为：
T″＇＝T13－T14。
本发明的工作原理及过程为：分布式机箱中各个板卡的CPU上运行时钟同步程序，首先各个板卡上的时钟同步程序进行协商，其中一块板卡协商为主板卡，其余板卡协商为从板卡。主板卡分别与所有从板卡进行时钟同步，同步完成后，所有的板卡时钟即为同步的时钟。所有板卡使用板卡上的CPU时钟为板卡时钟。主从板卡时钟同步流程主要为：首先对主CPU时钟和主网卡时钟校准，并将主CPU时钟和主网卡时钟进行同步；然后对主网卡时钟和从网卡时钟进行校准，并将主网卡时钟和从网卡时钟进行同步，最后从板卡通过计算从CPU时钟和从网卡时钟的偏移，完成主从CPU时钟的同步。因为CPU时钟频率和标称频率可能存在一定偏差，所以时钟同步需要在一定时间间隔内重复的进行来消除偏差。
本发明的有益效果为：本分布式机箱结构包括多块板卡，板卡间通过机箱内部交换网络互联，板卡和机箱交换网络之间通过SEDERS相连。网卡芯片中包含精度大于微秒级的网卡时钟，同时该时钟支持时钟校准功能，为分布式机箱中的各个板卡提供高精度的同步时钟，为网络设备时延测试提供精度保障。本发明提出的时钟同步方法消除了采用软件时钟同步方法时网络的不平稳性、网卡对信息包的缓存效应以及操作***进程调度等对时钟同步精度的影响，为网络设备时延测试提供了十微妙级别的高精度时钟。
本领域的普通技术人员将会意识到，这里所述的实施例是为了帮助读者理解本发明的原理，应被理解为本发明的保护范围并不局限于这样的特别陈述和实施例。本领域的普通技术人员可以根据本发明公开的这些技术启示做出各种不脱离本发明实质的其它各种具体变形和组合，这些变形和组合仍然在本发明的保护范围内。
Claims (9)
1.一种用于时延测试的分布式机箱板卡间时钟同步***，其特征在于，包括n块板卡(1)、机箱交换网络(2)和SEDERS(3)；
所述n块板卡(1)通过SEDERS(3)和机箱交换网络(2)通信连接；每块所述板卡(1)之间均通过分布式机箱内部网络通信连接。
2.根据权利要求1所述的用于时延测试的分布式机箱板卡间时钟同步***，其特征在于，每块所述板卡(1)的内部结构相同，均包括CPU和网卡芯片；所述CPU内置CPU时钟；所述网卡芯片支持IEEE1588协议且内置网卡时钟；
所述CPU和网卡芯片通信连接；所述网卡芯片通过SEDERS(3)和机箱交换网络(2)通信连接。
3.一种用于时延测试的分布式机箱板卡间时钟同步方法，其特征在于，包括以下步骤：
S1：对各个板卡的时钟同步程序进行协商，确定主板卡和从板卡；
S2：对主CPU时钟和主网卡时钟进行校准；
S3：将校准后的主CPU时钟和主网卡时钟进行同步；
S4：对主网卡时钟和从网卡时钟进行校准；
S5：将校准后的主网卡时钟和从网卡时钟进行同步；
S6：对主CPU时钟和从CPU时钟进行同步，完成分布式机箱板卡间时钟同步。
4.根据权利要求3所述的用于时延测试的分布式机箱板卡间时钟同步方法，其特征在于，所述步骤S1中，主板卡内设置有主CPU时钟和主网卡时钟，从板卡内设置有从CPU时钟和从网卡时钟。
5.根据权利要求3所述的用于时延测试的分布式机箱板卡间时钟同步方法，其特征在于，所述步骤S2包括以下子步骤：
S21：将主网卡的时钟计数器清零，完成主网卡时钟的初始化；
S22：通过汇编指令读取主CPU时钟的第一时间戳T1和初始化后主网卡时钟的第一时间戳T2；
S23：在间隔10μs后，通过汇编指令再次读取主CPU时钟的第二时间戳T3和主网卡时钟的第二时间戳T4；
S23：根据主CPU时钟的第一时间戳为T1、主网卡时钟的第一时间戳为T2、主CPU时钟的第二时间戳为T3和主网卡时钟的第二时间戳为T4计算主CPU时钟和主网卡时钟的偏差值T，其计算公式为：
T＝[(T3－T1)－(T4－T2)]/(T3-T1)；
S24：将主CPU时钟和主网卡时钟的偏差值T写入校准寄存器，完成主CPU时钟和主网卡时钟的校准。
6.根据权利要求3所述的用于时延测试的分布式机箱板卡间时钟同步方法，其特征在于，所述步骤S3中，同步校准后的主CPU时钟和主网卡时钟的方法为：读取主CPU的时间戳，并将其写入主网卡时钟计数器中，完成主CPU时钟和主网卡时钟的同步。
7.根据权利要求3所述的用于时延测试的分布式机箱板卡间时钟同步方法，其特征在于，所述步骤S4包括以下子步骤：
S41：利用主板卡向从板卡发送PTP SYNC报文，并记录第一发送时间戳T5；
S42：利用从板卡接收PTP SYNC报文，并记录第一接收时间戳T6；
S43：利用主板卡向从板卡发送携带有第一发送时间戳T5的PTP FOLLOW_UP报文；
S44：利用从板卡接收PTP FOLLOW_UP报文，并保存PTP FOLLOW_UP报文的第一发送时间戳T5；
S45：利用主板卡再次向从板卡发送PTP SYNC报文，并记录再次发送时间戳T7；
S46：利用从板卡再次接收PTP SYNC报文，并记录再次接收时间戳T8；
S47：利用主板卡再次向从板卡发送携带有再次发送时间戳T7的PTP FOLLOW_UP报文；
S48：利用从板卡再次接收PTP FOLLOW_UP报文，并保存PTP FOLLOW_UP报文的再次接收时间戳T8；
S49：根据第一发送时间戳T5、第一接收时间戳T6、再次发送时间戳T7和再次接收时间戳T8计算主从网卡时钟的第一偏差值T′，其计算公式为：
T′＝[(T7－T5)－(T8－T6)]/(T7-T5)；
S410：将主从网卡时钟的第一偏差值T′写入从网卡校准寄存器，完成主网卡时钟和从网卡时钟的校准。
8.根据权利要求3所述的用于时延测试的分布式机箱板卡间时钟同步方法，其特征在于，所述步骤S5包括以下子步骤：
S51：利用主板卡向从板卡发送PTP SYNC报文，并记录第二发送时间戳T9；
S52：利用从板卡接收PTP SYNC报文，并记录第二接收时间戳T10；
S53：利用主板卡向从板卡发送携带了第二发送时间戳T9的PTP FOLLOW_UP报文；
S54：利用从板卡接收PTP FOLLOW_UP报文，并保存PTP FOLLOW_UP报文的第发送二时间戳T9；
S55：利用从板卡发送PTP DELAY报文，并记录第三发送时间戳T11；
S56：利用主板卡接收PTP DELAY报文，并记录第三接收时间戳T12；
S57：利用主板卡向从板卡发送携带了第三接收时间戳T12的PTP DELAY_REQ报文；
S58：利用从板卡接收PTP DELAY_REQ报文，保存PTP DELAY_REQ报文中的第三接收时间戳T12；
S59：根据第二发送时间戳T9、第二接收时间戳T10、第三发送时间戳T11和第三接收时间戳T12计算主从网卡时钟的第二偏移值T″，其计算公式为：
T″＝[(T10－T9)－(T11－T12)]/2；
S510：将主从网卡时钟的第二偏移值T″写入从网卡时钟，完成主网卡时钟和从网卡时钟的同步。
9.根据权利要求3所述的用于时延测试的分布式机箱板卡间时钟同步方法，其特征在于，所述步骤S6包括以下子步骤：
S61：利用从板卡同时读取从CPU时钟戳T13和从网卡时钟戳T14；
S62：根据CPU时钟戳T13和从网卡时钟戳T14计算主从CPU时钟的偏差值T″＇，完成主CPU时钟和从CPU时钟的同步，其计算公式为：
T″＇＝T13－T14。
Priority Applications (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| CN202010698413.7A CN111865467A (zh) | 2020-07-20 | 2020-07-20 | 用于时延测试的分布式机箱板卡间时钟同步***及方法 |
Applications Claiming Priority (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| CN202010698413.7A CN111865467A (zh) | 2020-07-20 | 2020-07-20 | 用于时延测试的分布式机箱板卡间时钟同步***及方法 |
Publications (1)
| Publication Number | Publication Date |
|---|---|
| CN111865467A true CN111865467A (zh) | 2020-10-30 |
Family
ID=73002116
Family Applications (1)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| CN202010698413.7A Pending CN111865467A (zh) | 2020-07-20 | 2020-07-20 | 用于时延测试的分布式机箱板卡间时钟同步***及方法 |
Country Status (1)
| Country | Link |
|---|---|
| CN (1) | CN111865467A (zh) |
Cited By (1)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| CN113534887A (zh) * | 2021-05-25 | 2021-10-22 | 交控科技股份有限公司 | 基于实时总线的板卡间时间同步方法、装置和电子设备 |
Citations (6)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| CN104156036A (zh) * | 2014-07-08 | 2014-11-19 | 北京中科泛华测控技术有限公司 | 多板卡同步互连方法和主板卡、从板卡 |
| WO2018099248A1 (zh) * | 2016-11-30 | 2018-06-07 | 中兴通讯股份有限公司 | 背板设备、信号互联方法及装置 |
| CN207835468U (zh) * | 2018-03-12 | 2018-09-07 | 广州海格通信集团股份有限公司 | 时频统一装置、机箱和服务器 |
| CN109104260A (zh) * | 2018-07-26 | 2018-12-28 | 电子科技大学 | 板卡式多通道数据采集***的同步方法 |
| CN110968000A (zh) * | 2019-11-28 | 2020-04-07 | 中国科学院微电子研究所 | 基于OpenVPX架构的测控***同步控制*** |
| CN211015495U (zh) * | 2020-02-12 | 2020-07-14 | 北京东方振动和噪声技术研究所 | 总线架构及具有其的机箱式采集仪 |
-
2020
- 2020-07-20 CN CN202010698413.7A patent/CN111865467A/zh active Pending
Patent Citations (6)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| CN104156036A (zh) * | 2014-07-08 | 2014-11-19 | 北京中科泛华测控技术有限公司 | 多板卡同步互连方法和主板卡、从板卡 |
| WO2018099248A1 (zh) * | 2016-11-30 | 2018-06-07 | 中兴通讯股份有限公司 | 背板设备、信号互联方法及装置 |
| CN207835468U (zh) * | 2018-03-12 | 2018-09-07 | 广州海格通信集团股份有限公司 | 时频统一装置、机箱和服务器 |
| CN109104260A (zh) * | 2018-07-26 | 2018-12-28 | 电子科技大学 | 板卡式多通道数据采集***的同步方法 |
| CN110968000A (zh) * | 2019-11-28 | 2020-04-07 | 中国科学院微电子研究所 | 基于OpenVPX架构的测控***同步控制*** |
| CN211015495U (zh) * | 2020-02-12 | 2020-07-14 | 北京东方振动和噪声技术研究所 | 总线架构及具有其的机箱式采集仪 |
Cited By (1)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| CN113534887A (zh) * | 2021-05-25 | 2021-10-22 | 交控科技股份有限公司 | 基于实时总线的板卡间时间同步方法、装置和电子设备 |
Similar Documents
| Publication | Publication Date | Title |
|---|---|---|
| US8335861B2 (en) | Method and system for processing correction field information | |
| US8370675B2 (en) | Precise clock synchronization | |
| WO2020135332A1 (zh) | 一种时间同步方法及电子设备 | |
| CN102244603B (zh) | 传输承载时间的报文的方法、设备及*** | |
| CN101820500A (zh) | 从装置、从装置的时刻同步化方法、主装置以及电子设备*** | |
| CN101103278A (zh) | 具有同步仪器的自动测试*** | |
| CN110995388B (zh) | 一种分布式的共享时钟触发调延*** | |
| KR20120035199A (ko) | 광 전송 네트워크에서 시간 동기화 프로토콜을 베어링하는 방법 및 시스템 | |
| CN203596827U (zh) | 时间同步***、交换机、嵌入式接口板 | |
| CN110719135A (zh) | 时间校准方法、***及电子装置 | |
| CN110572230A (zh) | 一种用于实现时间同步的修正方法及装置 | |
| Dong et al. | The design and implementation of ieee 1588v2 clock synchronization system by generating hardware timestamps in mac layer | |
| CN115801175A (zh) | 时间频率同步方法、***、存储介质及电子设备 | |
| CN111447031A (zh) | 一种具有时钟同步功能的片上网络路由器结构 | |
| CN107636627B (zh) | 时刻同步装置、时刻同步***及时刻同步方法 | |
| CN111865467A (zh) | 用于时延测试的分布式机箱板卡间时钟同步***及方法 | |
| CN111628914B (zh) | 一种周期通信网络的链路延时测量方法、***及fpga | |
| TWI726448B (zh) | 利用對準標記實現時間戳記的奈秒精度及其形成方法 | |
| CN111181679A (zh) | 基于ieee1588的高速流媒体总线精确时钟同步*** | |
| WO2023213080A1 (zh) | 基于fpga实现网络节点时间同步的方法 | |
| CN116125782A (zh) | 用于fpga的多通道纳秒级时间同步装置及使用方法 | |
| CN113381832B (zh) | 一种基于fpga平台的精确时间同步方法 | |
| CN113228564B (zh) | 一种打戳处理方法及装置 | |
| CN110492966B (zh) | 一种分布式继电保护装置的时间同步方法 | |
| CN116192354A (zh) | 工业控制***的校时方法、工业控制***和存储介质 |
Legal Events
| Date | Code | Title | Description |
|---|---|---|---|
| PB01 | Publication | ||
| PB01 | Publication | ||
| SE01 | Entry into force of request for substantive examination | ||
| SE01 | Entry into force of request for substantive examination | ||
| TA01 | Transfer of patent application right | ||
| TA01 | Transfer of patent application right |
Effective date of registration: 20211222 Address after: 100083 No. 226 middle Fourth Ring Road, Haidian District, Beijing Applicant after: 32802 troops of the people's Liberation Army of China Applicant after: SHENZHEN FORWARD INDUSTRIAL Co.,Ltd. Address before: 5b2, 3B2, 4b1, Tianji building, Tianan Industrial Zone, chegongmiao, Futian District, Shenzhen City, Guangdong Province Applicant before: SHENZHEN FORWARD INDUSTRIAL Co.,Ltd. |
|
| RJ01 | Rejection of invention patent application after publication | ||
| RJ01 | Rejection of invention patent application after publication |
Application publication date: 20201030 |