CN111864018A - 一种正极性led芯片及其制作方法 - Google Patents

一种正极性led芯片及其制作方法 Download PDF

Info

Publication number
CN111864018A
CN111864018A CN202010759320.0A CN202010759320A CN111864018A CN 111864018 A CN111864018 A CN 111864018A CN 202010759320 A CN202010759320 A CN 202010759320A CN 111864018 A CN111864018 A CN 111864018A
Authority
CN
China
Prior art keywords
structure layer
layer
epitaxial structure
electrode
side wall
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Pending
Application number
CN202010759320.0A
Other languages
English (en)
Inventor
徐洲
王洪占
杭伟
吴奇隆
蔡和勋
蔡端俊
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Xiamen Changelight Co Ltd
Yangzhou Changelight Co Ltd
Original Assignee
Xiamen Changelight Co Ltd
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Xiamen Changelight Co Ltd filed Critical Xiamen Changelight Co Ltd
Priority to CN202010759320.0A priority Critical patent/CN111864018A/zh
Publication of CN111864018A publication Critical patent/CN111864018A/zh
Pending legal-status Critical Current

Links

Images

Classifications

    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L33/00—Semiconductor devices having potential barriers specially adapted for light emission; Processes or apparatus specially adapted for the manufacture or treatment thereof or of parts thereof; Details thereof
    • H01L33/02—Semiconductor devices having potential barriers specially adapted for light emission; Processes or apparatus specially adapted for the manufacture or treatment thereof or of parts thereof; Details thereof characterised by the semiconductor bodies
    • H01L33/04—Semiconductor devices having potential barriers specially adapted for light emission; Processes or apparatus specially adapted for the manufacture or treatment thereof or of parts thereof; Details thereof characterised by the semiconductor bodies with a quantum effect structure or superlattice, e.g. tunnel junction
    • H01L33/06—Semiconductor devices having potential barriers specially adapted for light emission; Processes or apparatus specially adapted for the manufacture or treatment thereof or of parts thereof; Details thereof characterised by the semiconductor bodies with a quantum effect structure or superlattice, e.g. tunnel junction within the light emitting region, e.g. quantum confinement structure or tunnel barrier
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L33/00—Semiconductor devices having potential barriers specially adapted for light emission; Processes or apparatus specially adapted for the manufacture or treatment thereof or of parts thereof; Details thereof
    • H01L33/005—Processes
    • H01L33/0062—Processes for devices with an active region comprising only III-V compounds
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L33/00—Semiconductor devices having potential barriers specially adapted for light emission; Processes or apparatus specially adapted for the manufacture or treatment thereof or of parts thereof; Details thereof
    • H01L33/02—Semiconductor devices having potential barriers specially adapted for light emission; Processes or apparatus specially adapted for the manufacture or treatment thereof or of parts thereof; Details thereof characterised by the semiconductor bodies
    • H01L33/12—Semiconductor devices having potential barriers specially adapted for light emission; Processes or apparatus specially adapted for the manufacture or treatment thereof or of parts thereof; Details thereof characterised by the semiconductor bodies with a stress relaxation structure, e.g. buffer layer
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L33/00—Semiconductor devices having potential barriers specially adapted for light emission; Processes or apparatus specially adapted for the manufacture or treatment thereof or of parts thereof; Details thereof
    • H01L33/02—Semiconductor devices having potential barriers specially adapted for light emission; Processes or apparatus specially adapted for the manufacture or treatment thereof or of parts thereof; Details thereof characterised by the semiconductor bodies
    • H01L33/20—Semiconductor devices having potential barriers specially adapted for light emission; Processes or apparatus specially adapted for the manufacture or treatment thereof or of parts thereof; Details thereof characterised by the semiconductor bodies with a particular shape, e.g. curved or truncated substrate
    • H01L33/24—Semiconductor devices having potential barriers specially adapted for light emission; Processes or apparatus specially adapted for the manufacture or treatment thereof or of parts thereof; Details thereof characterised by the semiconductor bodies with a particular shape, e.g. curved or truncated substrate of the light emitting region, e.g. non-planar junction
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L33/00—Semiconductor devices having potential barriers specially adapted for light emission; Processes or apparatus specially adapted for the manufacture or treatment thereof or of parts thereof; Details thereof
    • H01L33/36—Semiconductor devices having potential barriers specially adapted for light emission; Processes or apparatus specially adapted for the manufacture or treatment thereof or of parts thereof; Details thereof characterised by the electrodes
    • H01L33/38—Semiconductor devices having potential barriers specially adapted for light emission; Processes or apparatus specially adapted for the manufacture or treatment thereof or of parts thereof; Details thereof characterised by the electrodes with a particular shape
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L33/00—Semiconductor devices having potential barriers specially adapted for light emission; Processes or apparatus specially adapted for the manufacture or treatment thereof or of parts thereof; Details thereof
    • H01L33/36—Semiconductor devices having potential barriers specially adapted for light emission; Processes or apparatus specially adapted for the manufacture or treatment thereof or of parts thereof; Details thereof characterised by the electrodes
    • H01L33/38—Semiconductor devices having potential barriers specially adapted for light emission; Processes or apparatus specially adapted for the manufacture or treatment thereof or of parts thereof; Details thereof characterised by the electrodes with a particular shape
    • H01L33/385—Semiconductor devices having potential barriers specially adapted for light emission; Processes or apparatus specially adapted for the manufacture or treatment thereof or of parts thereof; Details thereof characterised by the electrodes with a particular shape the electrode extending at least partially onto a side surface of the semiconductor body
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L33/00—Semiconductor devices having potential barriers specially adapted for light emission; Processes or apparatus specially adapted for the manufacture or treatment thereof or of parts thereof; Details thereof
    • H01L33/44—Semiconductor devices having potential barriers specially adapted for light emission; Processes or apparatus specially adapted for the manufacture or treatment thereof or of parts thereof; Details thereof characterised by the coatings, e.g. passivation layer or anti-reflective coating
    • H01L33/46—Reflective coating, e.g. dielectric Bragg reflector
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2933/00—Details relating to devices covered by the group H01L33/00 but not provided for in its subgroups
    • H01L2933/0008—Processes
    • H01L2933/0016—Processes relating to electrodes
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2933/00—Details relating to devices covered by the group H01L33/00 but not provided for in its subgroups
    • H01L2933/0008—Processes
    • H01L2933/0025—Processes relating to coatings

Landscapes

  • Engineering & Computer Science (AREA)
  • Manufacturing & Machinery (AREA)
  • Computer Hardware Design (AREA)
  • Microelectronics & Electronic Packaging (AREA)
  • Power Engineering (AREA)
  • Led Devices (AREA)

Abstract

本发明提供了一种正极性LED芯片及其制作方法，外延结构层的四周侧壁为倾斜侧壁，倾斜侧壁与外延结构层底面的夹角为锐角，且覆盖外延结构层四周侧壁和顶面的第一电极具有第一镂空区域，第一镂空区域暴露出外延结构层顶面的部分区域，因此，发光结构层发出的光线可以从第一镂空区域出射，并且，由于第一电极与覆盖外延结构层四周侧壁的绝缘层构成ODR层，因此，会对发光结构层发射到四周侧壁的光线进行反射，此外，外延结构层中位于其底面的DBR反射层也会对发光结构层发出的光线进行反射，从而使得发光结构层发出的光线仅从第一镂空区域出射，进而使得LED芯片的出光角度较小，能够满足精密的对射式光电开关等特殊领域的要求。

Description

一种正极性LED芯片及其制作方法
技术领域
本发明涉及半导体制造技术领域，更具体地说，涉及一种正极性LED芯片及其制作方法。
背景技术
常规的正极性LED芯片的出光面包括芯片的正面和四个侧壁，也就是说，常规的正极性LED芯片为五面出光的芯片。但是，在精密的对射式光电开关等特殊领域，要求LED芯片的发光角度很小，且侧壁无杂散光出射，这就导致常规的正极性LED芯片无法满足其使用要求。
发明内容
有鉴于此，本发明提供了一种正极性LED芯片及其制作方法，以减小正极性LED芯片的发光角度，使其满足精密的对射式光电开关等特殊领域的要求。
为实现上述目的，本发明提供如下技术方案：
一种正极性LED芯片，包括：
衬底；
位于所述衬底正面的外延结构层，所述外延结构层包括依次位于所述衬底表面的缓冲层、发光结构层和窗口层，所述外延结构层的四周侧壁为倾斜侧壁，所述倾斜侧壁与所述外延结构层底面的夹角为锐角；
覆盖所述外延结构层四周侧壁的绝缘层；
覆盖所述外延结构层四周侧壁和顶面的第一电极，所述第一电极与所述外延结构层的顶面欧姆接触，所述第一电极与所述绝缘层构成ODR层，所述第一电极具有第一镂空区域，所述第一镂空区域暴露出所述外延结构层顶面的部分区域，以使所述发光结构层发出的光线从所述第一镂空区域出射；
位于所述衬底背面的第二电极。
可选地，所述倾斜侧壁与所述外延结构层底面的夹角的范围为大于5°、小于或等于85°。
可选地，所述LED芯片具有切割沟道，所述切割沟道延伸至所述衬底，并使所述外延结构层形成倾斜侧壁；所述绝缘层完全覆盖所述切割沟道的底部及所述倾斜侧壁、部分覆盖所述外延结构层的顶面；所述外延结构层的顶面与倾斜侧壁交界处的边缘至少1微米宽度的区域完全被所述绝缘层覆盖。
可选地，所述镂空区域的形状为圆形、多边形或不连续的圆环形。
可选地，所述第一电极与所述外延结构层的顶面欧姆接触的区域为第一区域，所述第一区域与焊线电连接。
可选地，还包括位于所述第一区域的电极加厚层，所述电极加厚层位于所述第一电极和所述焊线之间，且所述电极加厚层与所述第一电极和所述焊线电连接。
一种正极性LED芯片的制作方法，包括：
在衬底正面形成外延结构层，所述外延结构层包括依次形成在所述衬底表面的缓冲层、发光结构层和窗口层；
沿预设切割沟道对所述外延结构层进行刻蚀，使不同芯片区域的外延结构层之间形成切割沟道，并使所述外延结构层的四周侧壁成为倾斜侧壁，所述倾斜侧壁与所述外延结构层底面的夹角为锐角；
在所述外延结构层的四周侧壁形成绝缘层；
在所述外延结构层的四周侧壁和顶面形成第一电极，并使所述第一电极与所述外延结构层的顶面形成欧姆接触，使所述第一电极与所述绝缘层形成ODR层，其中，所述第一电极具有第一镂空区域，所述第一镂空区域暴露出所述外延结构层顶面的部分区域，以使所述发光结构层发出的光线从所述第一镂空区域出射；
在所述衬底背面形成第二电极；
沿所述切割沟道对所述衬底进行切割，以形成一个个独立的LED芯片。
可选地，所述倾斜侧壁与所述外延结构层底面的夹角的范围为大于5°、小于或等于85°。
可选地，所述切割沟道延伸至所述衬底；所述绝缘层完全覆盖所述切割沟道的底部及所述倾斜侧壁、部分覆盖所述外延结构层的顶面；所述外延结构层的顶面与倾斜侧壁交界处的边缘至少1微米宽度的区域完全被所述绝缘层覆盖。
可选地，所述第一电极还具有第二镂空区域，所述第二镂空区域与所述切割沟道对应设置，以使所述第一电极暴露出所述切割沟道。
可选地，形成第一电极之后，还包括：
在第一区域表面形成焊线，所述第一区域为所述第一电极与所述外延结构层的顶面形成欧姆接触的区域。
可选地，在形成焊线之前，还包括：
在所述第一区域表面形成电极加厚层，以在所述电极加厚层表面形成焊线。
与现有技术相比，本发明所提供的技术方案具有以下优点：
本发明所提供的正极性LED芯片及其制作方法，由于外延结构层的四周侧壁为倾斜侧壁，倾斜侧壁与外延结构层底面的夹角为锐角，且覆盖外延结构层四周侧壁和顶面的第一电极具有第一镂空区域，第一镂空区域暴露出外延结构层顶面的部分区域，因此，发光结构层发出的光线可以从第一镂空区域出射，并且，由于第一电极与覆盖外延结构层四周侧壁的绝缘层构成ODR层，因此，会对发光结构层发射到四周侧壁的光线进行反射，此外，外延结构层中位于其底面的DBR反射层也会对发光结构层发出的光线进行反射，从而使得发光结构层发出的光线仅从第一镂空区域出射，进而使得LED芯片的出光角度较小，能够满足精密的对射式光电开关等特殊领域的要求。
附图说明
为了更清楚地说明本发明实施例或现有技术中的技术方案，下面将对实施例或现有技术描述中所需要使用的附图作简单地介绍，显而易见地，下面描述中的附图仅仅是本发明的实施例，对于本领域普通技术人员来讲，在不付出创造性劳动的前提下，还可以根据提供的附图获得其他的附图。
图1为本发明实施例提供的一种正极性LED芯片的剖面结构示意图；
图2为本发明实施例提供的一种正极性LED芯片的第一电极的俯视示意图；
图3为本发明实施例提供的另一种正极性LED芯片的第一电极的俯视示意图；
图4为本发明实施例提供的另一种正极性LED芯片的剖面结构示意图；
图5为本发明实施例提供的另一种正极性LED芯片的剖面结构示意图；
图6为本发明实施例提供的一种正极性LED芯片的制作方法的流程图；
图7～图9为本发明实施例提供的一种正极性LED芯片的制作流程中的部分结构示意图。
具体实施方式
以上是本发明的核心思想，为使本发明的上述目的、特征和优点能够更加明显易懂，下面将结合本发明实施例中的附图，对本发明实施例中的技术方案进行清楚、完整地描述，显然，所描述的实施例仅仅是本发明一部分实施例，而不是全部的实施例。基于本发明中的实施例，本领域普通技术人员在没有做出创造性劳动前提下所获得的所有其他实施例，都属于本发明保护的范围。
本发明实施例提供了一种正极性LED芯片，如图1所示，包括衬底1、位于衬底1正面的外延结构层2、覆盖外延结构层2四周侧壁的绝缘层3、覆盖外延结构层2四周侧壁和顶面的第一电极4、位于衬底1背面的第二电极5。
其中，衬底1为导电型衬底，以将衬底1背面的第二电极5上的电压传输到衬底1正面的外延结构层2上，驱动发光结构层发光。可选地，衬底1为GaAs衬底。
外延结构层2包括依次位于衬底1表面的缓冲层20、DBR(Distributed BraggReflection，分布式布拉格反射)反射层21、发光结构层和窗口层25，其中，发光结构层包括n型限制层22、MQW(多量子阱)有源层23和p型限制层24。
可选地，缓冲层20为n型GaAs缓冲层，n型限制层22为n型AlGaInP限制层，p型限制层24为p型AlGaInP限制层，窗口层25为p型窗口层。进一步可选地，p型窗口层的厚度为0.1um～10um，优选厚度为3um，p型窗口层主体部分的掺杂浓度为1E18/cm3以上。其中，AlGaInP是指AlxGayIn(1-x-y)P材料，各AlxGayIn(1-x-y)P功能层的组分可以根据需要分别进行调整。此外，当对LED芯片的亮度要求较低时，可省略DBR反射层21。
本发明实施例中，如图1所示，外延结构层2的四周侧壁为倾斜侧壁，倾斜侧壁与外延结构层2底面的夹角θ为锐角，以减小LED芯片发出的光线的出光角度。
绝缘层3覆盖外延结构层2四周侧壁，因此，在形成第一电极4之后，第一电极4形成在绝缘层3表面以及外延结构层2顶面，从而使得第一电极4与外延结构层2的顶面欧姆接触，第一电极4与绝缘层3构成ODR(Omni-Directional Reflector，全角反射)层。
由于第一电极4与外延结构层2的顶面欧姆接触，因此，第一电极4与外延结构层2的顶面欧姆接触的区域可以作为电流从LED芯片正面注入的通道。
本发明实施例中，第一电极4具有第一镂空区域41，第一镂空区域41暴露出外延结构层2顶面的部分区域，以使发光结构层发出的光线从第一镂空区域41出射。如图2所示，第一镂空区域41的形状可以为圆形，如图3所示，第一镂空区域41的形状还可以为不连续的圆环形，当然，本发明并不仅限于此，在其他实施例中，第一镂空区域41的形状还可以为多边形等。
需要说明的是，本发明实施例中的第一镂空区域41可以位于外延结构层2顶面的中间区域，也可以位于边缘区域。本发明实施例中，可以根据实际需要对第一镂空区域41的位置、数量、大小和形状进行设定。
由于第一电极4与绝缘层3构成ODR层，因此，ODR层会对发光结构层发射到四周侧壁的光线进行反射，此外，外延结构层中的DBR反射层21也会对发光结构层发出的光线进行反射，从而使得发光结构层发出的光线仅从第一镂空区域41出射，进而使得LED芯片的出光角度较小，能够满足精密的对射式光电开关等特殊领域的要求。
可选地，本发明实施例中，倾斜侧壁与外延结构层2底面的夹角θ的范围为大于5°、小于或等于85°，以使光线经四周侧壁以及第二电极5反射后能够从第一镂空区域41出射，进而增加第一镂空区域41出射的光的亮度。
本发明实施例中，LED芯片具有切割沟道11，切割沟道11延伸至衬底1，并使外延结构层2形成倾斜侧壁。可选地，本发明的一些实施例中，绝缘层3完全覆盖切割沟道11的底部及倾斜侧壁、部分覆盖外延结构层2的顶面，当然，本发明并不仅限于此，在其他实施例中，绝缘层3也可以部分覆盖切割沟道11的底部。进一步可选地，外延结构层2的顶面与倾斜侧壁交界处的边缘至少1微米宽度的区域完全被绝缘层3覆盖。
本发明实施例中，如图4所示，第一电极4与外延结构层2的顶面欧姆接触的区域为第一区域A，第一区域A与焊线6电连接。由于第一电极4与外延结构层2的顶面的窗口层25欧姆接触时，其粘附力较强，可承受焊线6的推力和拉力，而位于绝缘层3表面的第一电极4，粘附力较弱，焊线6可能导致第一电极4从绝缘层3上脱落，因此，优选将焊线6设置在第一区域A。
本发明的另一实施例中，如图5所示，LED芯片还包括位于第一区域A的电极加厚层7，电极加厚层7位于第一电极4和焊线6之间，且电极加厚层7与第一电极4和焊线6电连接。本发明实施例中，在焊线6位置处需要加厚的电极时，不需要增加第一电极4的整体厚度，只需在第一区域A的第一电极4表面形成电极加厚层7即可，从而可以减少电极材料的消耗，降低制作成本。
本发明实施例还提供了一种正极性LED芯片的制作方法，如图6所示，包括：
S101：在衬底正面形成外延结构层，外延结构层包括依次形成在衬底表面的缓冲层、发光结构层和窗口层。
如图7所示，提供衬底1之后，采用MOCVD(Metal-organic Chemical VaporDeposition，金属有机化合物化学气相沉淀)等工艺在衬底1正面依次形成缓冲层20、DBR层21、n型限制层22、MQW(多量子阱)有源层23、p型限制层24和窗口层25，其中，发光结构层包括n型限制层22、MQW(多量子阱)有源层23和p型限制层24，外延结构层2包括缓冲层20、DBR层21、n型限制层22、MQW(多量子阱)有源层23、p型限制层24和窗口层25。
可选地，缓冲层20为n型GaAs缓冲层，n型限制层22为n型AlGaInP限制层，p型限制层24为p型AlGaInP限制层，窗口层25为p型窗口层。进一步可选地，p型窗口层的厚度为0.1um～10um，优选厚度为3um，p型窗口层主体部分的掺杂浓度为1E18/cm3以上。其中，AlGaInP是指AlxGayIn(1-x-y)P材料，各AlxGayIn(1-x-y)P功能层的组分可以根据需要分别进行调整。
S102：沿预设切割沟道对外延结构层进行刻蚀，使不同芯片区域的外延结构层之间形成切割沟道，并使外延结构层的四周侧壁成为倾斜侧壁，倾斜侧壁与外延结构层底面的夹角为锐角；
在形成外延结构层2之后，在外延结构层2表面旋涂光刻胶，曝光显影后定义出预设的切割沟道区域。其中，发光区有光刻胶保护，切割沟道无光刻胶保护，采用干法蚀刻等工艺切割预设切割沟道区域，如图8所示，形成贯穿外延结构层2且深度直达衬底1的切割沟道11。其中，通过调节干法蚀刻工艺中的气体流量、腔室压力、射频功率等参数，可以使外延结构层2的侧壁被蚀刻成倾斜侧壁，可选地，倾斜侧壁与外延结构层2底面的夹角θ的范围为大于5°、小于或等于85°，优选为45°至75°。
需要说明的是，本发明实施例中，在形成切割沟道11时，会使切割沟道11深入衬底1至少1微米，以确保外延结构层2的四周侧壁完全被绝缘层3覆盖，减少漏电的风险。
S103：在外延结构层的四周侧壁形成绝缘层；
如图9所示，在已经形成切割沟道11的外延结构层2以及衬底1表面形成绝缘层3，可选地，绝缘层3的材料为SiNx、SiO2、Al2O3、MgF2等，然后对绝缘层3进行刻蚀，使得绝缘层3暴露出外延结构层2顶面的区域，以使第一电极4与外延结构层2顶面的p型窗口层25形成欧姆接触。
S104：在外延结构层2的四周侧壁和顶面形成第一电极，并使第一电极与外延结构层2的顶面形成欧姆接触，使第一电极与绝缘层形成ODR层，其中，第一电极具有第一镂空区域，第一镂空区域暴露出外延结构层2顶面的部分区域，以使外延结构层2发出的光线从第一镂空区域出射；
形成暴露出外延结构层2顶面的区域的绝缘层3之后，采用光刻、蒸镀、剥离等工艺，在外延结构层2的四周侧壁和顶面形成第一电极4，由于第一电极4直接形成在外延结构层2顶面的p型窗口层25表面，因此，第一电极4与外延结构层2的顶面形成欧姆接触，而第一电极4与外延结构层2侧壁之间的绝缘层3可以形成ODR层。
由于第一电极4与绝缘层3构成ODR层，因此，ODR层会对发光结构层发射到四周侧壁的光线进行反射，此外，衬底及其背面的第二电极也会对发光结构层发出的光线进行反射，从而使得发光结构层发出的光线仅从第一镂空区域41出射，进而使得LED芯片的出光角度较小，能够满足精密的对射式光电开关等特殊领域的要求。
由于第一电极4与外延结构层2的顶面的窗口层25欧姆接触时，其粘附力较强，可承受焊线6的推力和拉力，因此，可以将焊线6设置在第一电极4与外延结构层2的顶面欧姆接触的区域即第一区域A。
基于此，本发明实施例中，在需要对第一电极4进行加厚时，可以仅在第一区域A的第一电极4进行加厚。即本发明实施例提供的制作方法：在形成第一电极之后，还包括：在第一区域A表面形成焊线，第一区域A为第一电极4与外延结构层2的顶面形成欧姆接触的区域。
而在本发明的另一实施例中，在形成焊线之前，还包括：在第一区域A表面形成电极加厚层，以在电极加厚层表面形成焊线。
具体地，可以再次通过光刻、蒸镀、剥离等工艺，在第一区域A表面形成电极加厚层。退火工艺可以在制作电极加厚层之前或之后进行。
需要说明的是，本发明实施例中，如图9所示，第一电极4还具有第二镂空区域42，第二镂空区域42与切割沟道11对应设置，以使第二镂空区域42暴露出切割沟道11，便于后续切割工艺的进行。
S105：在衬底背面形成第二电极；
先将衬底1背面研磨减薄，然后经过蒸镀、退火等工艺，完成第二电极5的制作。可选地，本发明实施例中的第一电极4和第二电极5都为金属电极，可选地，第一电极4为p型电极，第二电极5为n型电极。
S106：沿切割沟道对衬底进行切割，以形成一个个独立的LED芯片。
在衬底1背面形成第二电极5之后，还需经过切割以及裂片工序，将制成完成的芯片结构切割成一个个独立的LED芯片。
本说明书中各个实施例采用递进的方式描述，每个实施例重点说明的都是与其他实施例的不同之处，各个实施例之间相同相似部分互相参见即可。对于实施例公开的装置而言，由于其与实施例公开的方法相对应，所以描述的比较简单，相关之处参见方法部分说明即可。
对所公开的实施例的上述说明，使本领域专业技术人员能够实现或使用本发明。对这些实施例的多种修改对本领域的专业技术人员来说将是显而易见的，本文中所定义的一般原理可以在不脱离本发明的精神或范围的情况下，在其它实施例中实现。因此，本发明将不会被限制于本文所示的这些实施例，而是要符合与本文所公开的原理和新颖特点相一致的最宽的范围。

Claims (12)

1.一种正极性LED芯片，其特征在于，包括：
衬底；
位于所述衬底正面的外延结构层，所述外延结构层包括依次位于所述衬底表面的缓冲层、发光结构层和窗口层，所述外延结构层的四周侧壁为倾斜侧壁，所述倾斜侧壁与所述外延结构层底面的夹角为锐角；
覆盖所述外延结构层四周侧壁的绝缘层；
覆盖所述外延结构层四周侧壁和顶面的第一电极，所述第一电极与所述外延结构层的顶面欧姆接触，所述第一电极与所述绝缘层构成ODR层，所述第一电极具有第一镂空区域，所述第一镂空区域暴露出所述外延结构层顶面的部分区域，以使所述发光结构层发出的光线从所述第一镂空区域出射；
位于所述衬底背面的第二电极。
2.根据权利要求1所述的LED芯片，其特征在于，所述倾斜侧壁与所述外延结构层底面的夹角的范围为大于5°、小于或等于85°。
3.根据权利要求1所述的LED芯片，其特征在于，所述LED芯片具有切割沟道，所述切割沟道延伸至所述衬底，并使所述外延结构层形成倾斜侧壁；所述绝缘层完全覆盖所述切割沟道的底部及所述倾斜侧壁、部分覆盖所述外延结构层的顶面；所述外延结构层的顶面与倾斜侧壁交界处的边缘至少1微米宽度的区域完全被所述绝缘层覆盖。
4.根据权利要求1所述的LED芯片，其特征在于，所述镂空区域的形状为圆形、多边形或不连续的圆环形。
5.根据权利要求1所述的LED芯片，其特征在于，所述第一电极与所述外延结构层的顶面欧姆接触的区域为第一区域，所述第一区域与焊线电连接。
6.根据权利要求5所述的LED芯片，其特征在于，还包括位于所述第一区域的电极加厚层，所述电极加厚层位于所述第一电极和所述焊线之间，且所述电极加厚层与所述第一电极和所述焊线电连接。
7.一种正极性LED芯片的制作方法，其特征在于，包括：
在衬底正面形成外延结构层，所述外延结构层包括依次形成在所述衬底表面的缓冲层、发光结构层和窗口层；
沿预设切割沟道对所述外延结构层进行刻蚀，使不同芯片区域的外延结构层之间形成切割沟道，并使所述外延结构层的四周侧壁成为倾斜侧壁，所述倾斜侧壁与所述外延结构层底面的夹角为锐角；
在所述外延结构层的四周侧壁形成绝缘层；
在所述外延结构层的四周侧壁和顶面形成第一电极，并使所述第一电极与所述外延结构层的顶面形成欧姆接触，使所述第一电极与所述绝缘层形成ODR层，其中，所述第一电极具有第一镂空区域，所述第一镂空区域暴露出所述外延结构层顶面的部分区域，以使所述发光结构层发出的光线从所述第一镂空区域出射；
在所述衬底背面形成第二电极；
沿所述切割沟道对所述衬底进行切割，以形成一个个独立的LED芯片。
8.根据权利要求7所述的方法，其特征在于，所述倾斜侧壁与所述外延结构层底面的夹角的范围为大于5°、小于或等于85°。
9.根据权利要求7所述的方法，其特征在于，所述切割沟道延伸至所述衬底；所述绝缘层完全覆盖所述切割沟道的底部及所述倾斜侧壁、部分覆盖所述外延结构层的顶面；所述外延结构层的顶面与倾斜侧壁交界处的边缘至少1微米宽度的区域完全被所述绝缘层覆盖。
10.根据权利要求7所述的方法，其特征在于，所述第一电极还具有第二镂空区域，所述第二镂空区域与所述切割沟道对应设置，以使所述第一电极暴露出所述切割沟道。
11.根据权利要求7所述的方法，其特征在于，形成第一电极之后，还包括：
在第一区域表面形成焊线，所述第一区域为所述第一电极与所述外延结构层的顶面形成欧姆接触的区域。
12.根据权利要求11所述的方法，其特征在于，在形成焊线之前，还包括：
在所述第一区域表面形成电极加厚层，以在所述电极加厚层表面形成焊线。
CN202010759320.0A 2020-07-31 2020-07-31 一种正极性led芯片及其制作方法 Pending CN111864018A (zh)

Priority Applications (1)

Application Number Priority Date Filing Date Title
CN202010759320.0A CN111864018A (zh) 2020-07-31 2020-07-31 一种正极性led芯片及其制作方法

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
CN202010759320.0A CN111864018A (zh) 2020-07-31 2020-07-31 一种正极性led芯片及其制作方法

Publications (1)

Publication Number Publication Date
CN111864018A true CN111864018A (zh) 2020-10-30

Family

ID=72953882

Family Applications (1)

Application Number Title Priority Date Filing Date
CN202010759320.0A Pending CN111864018A (zh) 2020-07-31 2020-07-31 一种正极性led芯片及其制作方法

Country Status (1)

Country Link
CN (1) CN111864018A (zh)

Cited By (2)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
CN113745380A (zh) * 2021-08-16 2021-12-03 泉州三安半导体科技有限公司 一种发光二极管以及照明或显示装置
EP4089746A1 (en) * 2021-05-11 2022-11-16 Excellence Opto. Inc. Vertical light-emitting diode structure with metal layer capable of testing and protecting sidewalls

Citations (6)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
WO2013084867A1 (ja) * 2011-12-05 2013-06-13 昭和電工株式会社 発光ダイオード及びその製造方法
US20160276538A1 (en) * 2015-03-17 2016-09-22 Toshiba Corporation Light Emitting Diodes With Current Spreading Material Over Perimetric Sidewalls
CN106129206A (zh) * 2016-07-29 2016-11-16 天津三安光电有限公司 具有全镜面结构的发光二极管及其制作方法
CN106169531A (zh) * 2016-07-15 2016-11-30 厦门乾照光电股份有限公司 一种odr结构的倒装发光二极管及制备方法、倒装高压led
CN107546303A (zh) * 2017-08-25 2018-01-05 扬州乾照光电有限公司 一种AlGaInP基发光二极管及其制造方法
CN109244205A (zh) * 2018-09-12 2019-01-18 肖和平 一种倒装结构AlGaInP红光Micro-LED及其制备方法

Patent Citations (6)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
WO2013084867A1 (ja) * 2011-12-05 2013-06-13 昭和電工株式会社 発光ダイオード及びその製造方法
US20160276538A1 (en) * 2015-03-17 2016-09-22 Toshiba Corporation Light Emitting Diodes With Current Spreading Material Over Perimetric Sidewalls
CN106169531A (zh) * 2016-07-15 2016-11-30 厦门乾照光电股份有限公司 一种odr结构的倒装发光二极管及制备方法、倒装高压led
CN106129206A (zh) * 2016-07-29 2016-11-16 天津三安光电有限公司 具有全镜面结构的发光二极管及其制作方法
CN107546303A (zh) * 2017-08-25 2018-01-05 扬州乾照光电有限公司 一种AlGaInP基发光二极管及其制造方法
CN109244205A (zh) * 2018-09-12 2019-01-18 肖和平 一种倒装结构AlGaInP红光Micro-LED及其制备方法

Cited By (2)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
EP4089746A1 (en) * 2021-05-11 2022-11-16 Excellence Opto. Inc. Vertical light-emitting diode structure with metal layer capable of testing and protecting sidewalls
CN113745380A (zh) * 2021-08-16 2021-12-03 泉州三安半导体科技有限公司 一种发光二极管以及照明或显示装置

Similar Documents

Publication Publication Date Title
US10559717B2 (en) Light-emitting device and manufacturing method thereof
KR100386543B1 (ko) 반도체발광소자
CN108922950B (zh) 一种高亮度倒装led芯片及其制作方法
JP5379434B2 (ja) 発光素子用サファイア基板の製造方法
JP2005513787A (ja) 平面全方位リフレクタを有する発光ダイオード
TW200423218A (en) Methods of forming semiconductor devices having self aligned semiconductor mesas and contact layers and related devices
CN114649322A (zh) Micro LED显示器件及制备方法
KR100345452B1 (ko) 상부거울층 양단부에 확산영역을 구비하는 장파장표면방출 레이저 소자 및 그 제조 방법
CN111864018A (zh) 一种正极性led芯片及其制作方法
US20220393433A1 (en) Surface emission laser, surface emission laser array, electronic equipment, and surface emission laser manufacturing method
JP2003086838A (ja) 発光素子
US20180198029A1 (en) Semiconductor light emitting device including reflective element and method of making same
JP2009065109A (ja) 半導体発光素子及びその製造方法
CN108879325B (zh) 一种vcsel阵列芯片及制作方法
JP2013540365A (ja) オプトエレクトロニクス素子及びその製造方法
US6882672B2 (en) Point emission type light emitting element and concentrating point emission type light emitting element
US10615309B2 (en) Light emitting diode
CN115692575A (zh) 一种反极性小孔发光的led芯片及其制造方法
JP2021009999A (ja) 面発光レーザおよびその製造方法
CN110574175B (zh) 一种半导体发光元件
JPH09213996A (ja) 半導体発光素子及びその製造方法
CN216980601U (zh) 反极性led芯片
KR100413808B1 (ko) ＧａＮ계열 Ⅲ-Ⅴ족 질화물 반도체 발광 소자 및 그 제조방법
CN115663079A (zh) 一种发光二极管及其制备方法
CN213692647U (zh) 一种半导体激光器集成芯片

Legal Events

Date Code Title Description
PB01 Publication
PB01 Publication
SE01 Entry into force of request for substantive examination
SE01 Entry into force of request for substantive examination
RJ01 Rejection of invention patent application after publication
RJ01 Rejection of invention patent application after publication

Application publication date: 20201030