CN108879325B - 一种vcsel阵列芯片及制作方法 - Google Patents

一种vcsel阵列芯片及制作方法 Download PDF

Info

Publication number
CN108879325B
CN108879325B CN201810731832.9A CN201810731832A CN108879325B CN 108879325 B CN108879325 B CN 108879325B CN 201810731832 A CN201810731832 A CN 201810731832A CN 108879325 B CN108879325 B CN 108879325B
Authority
CN
China
Prior art keywords
layer
semiconductor layer
grating
forming
grooves
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Active
Application number
CN201810731832.9A
Other languages
English (en)
Other versions
CN108879325A (zh
Inventor
贾钊
赵炆兼
马祥柱
张国庆
陈凯轩
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Xiamen Changelight Co Ltd
Original Assignee
Xiamen Changelight Co Ltd
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Xiamen Changelight Co Ltd filed Critical Xiamen Changelight Co Ltd
Priority to CN201810731832.9A priority Critical patent/CN108879325B/zh
Publication of CN108879325A publication Critical patent/CN108879325A/zh
Application granted granted Critical
Publication of CN108879325B publication Critical patent/CN108879325B/zh
Active legal-status Critical Current
Anticipated expiration legal-status Critical

Links

Images

Classifications

    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01S—DEVICES USING THE PROCESS OF LIGHT AMPLIFICATION BY STIMULATED EMISSION OF RADIATION [LASER] TO AMPLIFY OR GENERATE LIGHT; DEVICES USING STIMULATED EMISSION OF ELECTROMAGNETIC RADIATION IN WAVE RANGES OTHER THAN OPTICAL
    • H01S5/00—Semiconductor lasers
    • H01S5/10—Construction or shape of the optical resonator, e.g. extended or external cavity, coupled cavities, bent-guide, varying width, thickness or composition of the active region
    • H01S5/18—Surface-emitting [SE] lasers, e.g. having both horizontal and vertical cavities
    • H01S5/183—Surface-emitting [SE] lasers, e.g. having both horizontal and vertical cavities having only vertical cavities, e.g. vertical cavity surface-emitting lasers [VCSEL]
    • H01S5/18305—Surface-emitting [SE] lasers, e.g. having both horizontal and vertical cavities having only vertical cavities, e.g. vertical cavity surface-emitting lasers [VCSEL] with emission through the substrate, i.e. bottom emission
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01S—DEVICES USING THE PROCESS OF LIGHT AMPLIFICATION BY STIMULATED EMISSION OF RADIATION [LASER] TO AMPLIFY OR GENERATE LIGHT; DEVICES USING STIMULATED EMISSION OF ELECTROMAGNETIC RADIATION IN WAVE RANGES OTHER THAN OPTICAL
    • H01S5/00—Semiconductor lasers
    • H01S5/10—Construction or shape of the optical resonator, e.g. extended or external cavity, coupled cavities, bent-guide, varying width, thickness or composition of the active region
    • H01S5/18—Surface-emitting [SE] lasers, e.g. having both horizontal and vertical cavities
    • H01S5/183—Surface-emitting [SE] lasers, e.g. having both horizontal and vertical cavities having only vertical cavities, e.g. vertical cavity surface-emitting lasers [VCSEL]
    • H01S5/18361—Structure of the reflectors, e.g. hybrid mirrors
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01S—DEVICES USING THE PROCESS OF LIGHT AMPLIFICATION BY STIMULATED EMISSION OF RADIATION [LASER] TO AMPLIFY OR GENERATE LIGHT; DEVICES USING STIMULATED EMISSION OF ELECTROMAGNETIC RADIATION IN WAVE RANGES OTHER THAN OPTICAL
    • H01S5/00—Semiconductor lasers
    • H01S5/30—Structure or shape of the active region; Materials used for the active region
    • H01S5/34—Structure or shape of the active region; Materials used for the active region comprising quantum well or superlattice structures, e.g. single quantum well [SQW] lasers, multiple quantum well [MQW] lasers or graded index separate confinement heterostructure [GRINSCH] lasers
    • H01S5/343—Structure or shape of the active region; Materials used for the active region comprising quantum well or superlattice structures, e.g. single quantum well [SQW] lasers, multiple quantum well [MQW] lasers or graded index separate confinement heterostructure [GRINSCH] lasers in AIIIBV compounds, e.g. AlGaAs-laser, InP-based laser
    • H01S5/34346—Structure or shape of the active region; Materials used for the active region comprising quantum well or superlattice structures, e.g. single quantum well [SQW] lasers, multiple quantum well [MQW] lasers or graded index separate confinement heterostructure [GRINSCH] lasers in AIIIBV compounds, e.g. AlGaAs-laser, InP-based laser characterised by the materials of the barrier layers
    • H01S5/34353—Structure or shape of the active region; Materials used for the active region comprising quantum well or superlattice structures, e.g. single quantum well [SQW] lasers, multiple quantum well [MQW] lasers or graded index separate confinement heterostructure [GRINSCH] lasers in AIIIBV compounds, e.g. AlGaAs-laser, InP-based laser characterised by the materials of the barrier layers based on (AI)GaAs

Landscapes

  • Physics & Mathematics (AREA)
  • Condensed Matter Physics & Semiconductors (AREA)
  • General Physics & Mathematics (AREA)
  • Electromagnetism (AREA)
  • Optics & Photonics (AREA)
  • Semiconductor Lasers (AREA)

Abstract

本发明公开了一种VCSEL阵列芯片及制作方法，该制作方法包括：提供一衬底；在衬底上生长第一半导体层，第一半导体层包括至少两个凹槽；在第一半导体层背离衬底的一侧形成第一光栅层，第一光栅层覆盖第一半导体层的侧壁；在第一光栅层背离第一半导体层的一侧形成MQW多量子阱层；在MQW多量子阱层背离第一光栅层的一侧形成第二光栅层，第二光栅层覆盖MQW多量子阱层的侧壁；在第二光栅层背离MQW多量子阱层的一侧形成第二半导体层；在第二半导体层背离第二光栅层的一侧第一保护层，第一保护层覆盖第二半导体层和第一光栅层和第二光栅层的侧壁；在多个凹槽内形成DBR反射镜结构，制作正面电极。该制作方法提高了芯片的出光效率。

Description

一种VCSEL阵列芯片及制作方法
技术领域
本发明涉及VCSEL芯片技术领域，更具体地说，尤其涉及一种VCSEL阵列芯片及制作方法。
背景技术
随着科学技术的不断发展，各种各样的VCSEL芯片已广泛应用于人们的日常生活、工作以及工业中，为人们的生活带来了极大的便利。
垂直腔面发射激光器(VerticalCavity Surface Emitting Laser，VCSEL)有别于LED(Light Emitting Diode，发光二极管)和LD(Laser Diode，激光二极管)等其他光源，具有体积小、圆形输出光斑、单纵模输出、阈值电流小、价格低廉且易集成大面积阵列等优点，广泛应用于光通信、光互连和光存储等领域。
但是，目前VCSEL芯片工艺制作难度大，主要表现为在对外延层进行的ICP刻蚀(Inductively Couple Plasma Etch，感应耦合等离子体刻蚀)和氧化处理的均匀性均无法准确控制，导致各个工序的精度要求很高，使ICP刻蚀的均匀性和氧化均匀性较差，并且，MQW多量子阱层的对数不能做太多，导致VCSEL芯片的内量子效率较低。
发明内容
为解决上述问题，本发明提供了一种VCSEL阵列芯片及制作方法，该制作方法简化了VCSEL芯片工艺制作难度，且VCSEL阵列芯片所有阵列是同一光源出光，MQW多量子阱层的对数可以制作多对，使得出光效率更高。
为实现上述目的，本发明提供如下技术方案：
一种VCSEL阵列芯片的制作方法，所述制作方法包括：
提供一衬底；
在所述衬底上生长第一半导体层，所述第一半导体层包括至少两个贯穿所述第一半导体层的凹槽；
在所述第一半导体层背离所述衬底的一侧形成第一光栅层，且所述第一光栅层覆盖所述第一半导体层相邻所述凹槽的侧壁；
在所述第一光栅层背离所述第一半导体层的一侧形成MQW多量子阱层；
在所述MQW多量子阱层背离所述第一光栅层的一侧形成第二光栅层，且所述第二光栅层覆盖所述MQW多量子阱层的侧壁；
在所述第二光栅层背离所述MQW多量子阱层的一侧形成第二半导体层；
在所述第二半导体层背离所述第二光栅层的一侧形成第一保护层，且所述第一保护层覆盖所述第二半导体层的侧壁以及覆盖所述第一光栅层和所述第二光栅层的侧壁；
在多个所述凹槽内形成DBR反射镜结构，以构成谐振腔体；
制作正面电极。
优选的，在上述制作方法中，所述在所述衬底上生长第一半导体层，所述第一半导体层包括至少两个贯穿所述第一半导体层的凹槽包括：
在所述衬底上形成第二保护层；
对所述第二保护层进行图形化光刻以暴露出所述衬底，形成至少两条相对的所述第二保护层，且均位于所述衬底的中间区域；
在暴露出的所述衬底上生长第一半导体层；
去除所述第二保护层，以使形成的第一半导体层具有至少两个贯穿所述第一半导体层的凹槽。
优选的，在上述制作方法中，所述在所述衬底上生长第一半导体层，所述第一半导体层包括至少两个贯穿所述第一半导体层的凹槽包括：
在所述衬底上生长第一半导体层；
对所述第一半导体层进行刻蚀处理，形成至少两个贯穿所述第一半导体层的凹槽，且所述凹槽均位于所述衬底的中间区域。
优选的，在上述制作方法中，所述在所述第一光栅层背离所述第一半导体层的一侧形成MQW多量子阱层包括：
在多个所述凹槽内形成第三保护层，所述第三保护层完全填充所述凹槽，用于保护所述凹槽的底部和侧壁；
在所述第一光栅层背离所述第一半导体层的一侧形成MQW多量子阱层。
优选的，在上述制作方法中，所述在所述MQW多量子阱层背离所述第一光栅层的一侧形成第二光栅层，且所述第二光栅层覆盖所述MQW多量子阱层的侧壁包括：
去除所述第三保护层；
在所述MQW多量子阱层背离所述第一光栅层的一侧形成第二光栅层，且所述第二光栅层覆盖所述MQW多量子阱层相邻所述凹槽的侧壁。
优选的，在上述制作方法中，所述在所述第二光栅层背离所述MQW多量子阱层的一侧形成第二半导体层包括：
在多个所述凹槽内形成第四保护层，所述第四保护层完全填充所述凹槽，用于保护所述凹槽的底部和侧壁；
在所述第二光栅层背离所述MQW多量子阱层的一侧形成第二半导体层。
优选的，在上述制作方法中，所述制作正面电极包括：
去除位于所述第二半导体层背离所述第二光栅层的一侧的第一保护层；
在所述第二半导体层背离所述第二光栅层的一侧形成正面电极。
优选的，在上述制作方法中，所述第一半导体层为N型半导体层；
所述第二半导体层为P型半导体层。
优选的，在上述制作方法中，所述第一光栅层的材料为AlAs材料或AlGaAs材料；
所述第二光栅层的材料为AlAs材料或AlGaAs材料。
本发明还提供了一种VCSEL阵列芯片，由上述任一项所述的制作方法制作，所述VCSEL阵列芯片包括：
衬底；
设置在所述衬底上的第一半导体层，所述第一半导体层包括至少两个贯穿所述第一半导体层的凹槽；
设置在所述第一半导体层背离所述衬底一侧的第一光栅层，且所述第一光栅层覆盖所述第一半导体层相邻所述凹槽的侧壁；
设置在所述第一光栅层背离所述第一半导体层一侧的MQW多量子阱层；
设置在所述MQW多量子阱层背离所述第一光栅层一侧的第二光栅层，且所述第二光栅层覆盖所述MQW多量子阱层的侧壁；
设置在所述第二光栅层背离所述MQW多量子阱层一侧的第二半导体层；
设置在所述凹槽内，用于覆盖所述第二半导体层的侧壁以及覆盖所述第一光栅层和所述第二光栅层的侧壁的第一保护层；
设置在多个所述凹槽内的DBR反射镜结构，以构成谐振腔体；
设置在所述第二半导体层背离所述第二光栅层一侧的正面电极。
通过上述描述可知，本发明提供的一种VCSEL阵列芯片的制作方法包括：提供一衬底；在所述衬底上生长第一半导体层，所述第一半导体层包括至少两个贯穿所述第一半导体层的凹槽；在所述第一半导体层背离所述衬底的一侧形成第一光栅层，且所述第一光栅层覆盖所述第一半导体层相邻所述凹槽的侧壁；在所述第一光栅层背离所述第一半导体层的一侧形成MQW多量子阱层；在所述MQW多量子阱层背离所述第一光栅层的一侧形成第二光栅层，且所述第二光栅层覆盖所述MQW多量子阱层的侧壁；在所述第二光栅层背离所述MQW多量子阱层的一侧形成第二半导体层；在所述第二半导体层背离所述第二光栅层的一侧形成第一保护层，且所述保护层覆盖所述第二半导体层的侧壁以及覆盖所述第一光栅层和所述第二光栅层的侧壁；在多个所述凹槽内形成DBR反射镜结构，以构成谐振腔体；制作正面电极。
通过上述描述可知，该制作方法在多个凹槽内形成DBR反射镜结构，以构成谐振腔体，并且MQW多量子阱层的对数可以制作多对，该结构使得VCSEL阵列芯片出光波长相比较氧化更容易控制，且所有阵列是同一光源出光，由于MQW多量子阱层的对数可以制作多对也进一步提高了出光效率。
附图说明
为了更清楚地说明本发明实施例或现有技术中的技术方案，下面将对实施例或现有技术描述中所需要使用的附图作简单地介绍，显而易见地，下面描述中的附图仅仅是本发明的实施例，对于本领域普通技术人员来讲，在不付出创造性劳动的前提下，还可以根据提供的附图获得其他的附图。
图1为本发明实施例提供的一种VCSEL阵列芯片的制作方法的流程示意图；
图2-图19为图1所示的制作方法的流程示意图相对应的工艺结构示意图。
具体实施方式
下面将结合本发明实施例中的附图，对本发明实施例中的技术方案进行清楚、完整地描述，显然，所描述的实施例仅仅是本发明一部分实施例，而不是全部的实施例。基于本发明中的实施例，本领域普通技术人员在没有做出创造性劳动前提下所获得的所有其他实施例，都属于本发明保护的范围。
为使本发明的上述目的、特征和优点能够更加明显易懂，下面结合附图和具体实施方式对本发明作进一步详细的说明。
参考图1，图1为本发明实施例提供的一种VCSEL阵列芯片的制作方法的流程示意图，所述制作方法包括：
S101：如图2所示，提供一衬底11。
具体的，所述衬底11包括但不限定于GaAs衬底，用于在其表面生长外延层结构。
S102：如图6所示，在所述衬底11上生长第一半导体层13，所述第一半导体层13包括至少两个贯穿所述第一半导体层13的凹槽14。
具体的，在生长所述第一半导体层13时，包括但不限定于本发明公开的两种方式，具体方式如下：
第一种生长方式：
A1：如图3所示，在所述衬底11上形成第二保护层12。
具体的，所述第二保护层12包括但不限定于SiO2层或SiN层等。
B1：如图4所示，对所述第二保护层12进行图形化光刻以暴露出所述衬底11，形成至少两条相对的所述第二保护层12，且均位于所述衬底11的中间区域。
需要说明的是，图4中仅仅以两条相对的所述第二保护层12进行示例说明，在本发明实施例中并不作限定。
C1：如图5所示，在暴露出的所述衬底11上生长第一半导体层13。
具体的，所述第一半导体层13为N型半导体层。
D1：如图6所示，去除所述第二保护层12，以使形成的第一半导体层13具有至少两个贯穿所述第一半导体层13的凹槽14。
具体的，采用包括但不限定于超声剥离的方式去除所述第二保护层12，当去除所述第二保护层12之后，即实现了在所述衬底11上制作第一半导体层13的工艺。
第二种生长方式：
A2：如图7所述，在所述衬底11上生长第一半导体层13。
具体的，所述第一半导体层13全覆盖所述衬底11。
B2：如图6所示，对所述第一半导体层13进行刻蚀处理，形成至少两个贯穿所述第一半导体层13的凹槽14，且所述凹槽14均位于所述衬底11的中间区域。
具体的，对所述第一半导体层13进行ICP刻蚀处理，刻蚀深度与所述第一半导体层13在第一方向上的厚度相同，当刻蚀处理完成后，所述凹槽14均位于所述衬底11的中间区域。
其中，所述第一方向为垂直于所述衬底11，且由所述衬底11指向所述第一半导体层13的方向。
S103：如图8所示，在所述第一半导体层13背离所述衬底11的一侧形成第一光栅层15，且所述第一光栅层15覆盖所述第一半导体层13相邻所述凹槽14的侧壁。
具体的，将分离的第一半导体层13上均生长第一光栅层15，且第一光栅层15覆盖所述第一半导体层13相邻所述凹槽14的侧壁，该第一光栅层15并没有覆盖凹槽15的底部。
可选的，所述第一光栅层15的材料为AlAs材料或AlGaAs材料。
S104：如图10所示，在所述第一光栅层15背离所述第一半导体层13的一侧形成MQW多量子阱层17。
具体的，在形成所述MQW多量子阱层17的工艺方式包括但不限定于为：
A3：如图9所示，在多个所述凹槽14内形成第三保护层16，所述第三保护层16完全填充所述凹槽，用于保护所述凹槽14的底部和侧壁。
具体的，为了保证在第二方向上，MQW多量子阱层17的宽度与所述第一半导体层13的宽度相同，使所述第三保护层16背离所述凹槽14底部的一端部分覆盖所述第一光栅层15。
其中，第三保护层16覆盖所述第一光栅层15的宽度为第一光栅层15覆盖所述第一半导体层13侧壁的宽度。
所述第二方向为平行于所述衬底11，且垂直于所述衬底11相对两侧的方向。
可选的，所述第三保护层16包括但不限定于SiO2层或SiN层等。
B3：如图10所示，在所述第一光栅层15背离所述第一半导体层13的一侧形成MQW多量子阱层17。
S105：如图12所示，在所述MQW多量子阱层17背离所述第一光栅层15的一侧形成第二光栅层18，且所述第二光栅层18覆盖所述MQW多量子阱层15的侧壁。
具体的，在形成所述第二光栅层18的工艺方式包括但不限定于为：
A4：如图11所示，去除所述第三保护层16。
B4：如图12所示，在所述MQW多量子阱层17背离所述第一光栅层15的一侧形成第二光栅层18，且所述第二光栅层18覆盖所述MQW多量子阱层17相邻所述凹槽14的侧壁，该第二光栅层18并没有覆盖凹槽14的底部。
可选的，所述第二光栅层18的材料为AlAs材料或AlGaAs材料。
S106：如图15所示，在所述第二光栅层18背离所述MQW多量子阱层17的一侧形成第二半导体层20。
具体的，所述第二半导体层20为P型半导体层，在形成所述第二半导体层20的工艺方式包括但不限定于为：
A5：如图13所示，在多个所述凹槽14内形成第四保护层19，所述第四保护层19完全填充所述凹槽，用于保护所述凹槽14的底部和侧壁。
具体的，为了保证在第二方向上，第二半导体层20的宽度与所述第一半导体层13的宽度相同，使所述第四保护层19背离所述凹槽14底部的一端部分覆盖所述第二光栅层18。
其中，第四保护层19覆盖所述第二光栅层18的宽度为第二光栅层18覆盖所述MQW多量子阱层17侧壁的宽度。
可选的，所述第四保护层19包括但不限定于SiO2层或SiN层等。
B5：如图14所示，在所述第二光栅层18背离所述MQW多量子阱层17的一侧形成第二半导体层20。
C5：如图15所示，去除所述第四保护层19。
S107：如图16所示，在所述第二半导体层20背离所述第二光栅层18的一侧形成第一保护层21，且所述第一保护层21覆盖所述第二半导体层20的侧壁以及覆盖所述第一光栅层18和所述第二光栅层15的侧壁。
S108：如图17所示，在多个所述凹槽14内形成DBR反射镜结构22，以构成谐振腔体。
S109：如图19所示，制作正面电极23。
具体的，如图18所示，首先去除位于所述第二半导体层20背离所述第二光栅层18的一侧的第一保护层21；其次，在所述第二半导体层20背离所述第二光栅层18的一侧形成正面电极23，形成如图19所示的结构。
通过上述描述可知，该制作方法在多个凹槽内形成DBR反射镜结构，以构成谐振腔体，并且MQW多量子阱层的对数可以制作多对，该结构使得VCSEL阵列芯片出光波长相比较氧化更容易控制，且所有阵列是同一光源出光，由于MQW多量子阱层的对数可以制作多对也进一步提高了出光效率。
基于本发明上述提供的一种VCSEL阵列芯片的制作方法，在本发明另一实施例中还提供了一种VCSEL阵列芯片，如图19所示，所述VCSEL阵列芯片包括：
衬底11；
设置在所述衬底11上的第一半导体层13，所述第一半导体层13包括至少两个贯穿所述第一半导体层13的凹槽14；
设置在所述第一半导体层13背离所述衬底11一侧的第一光栅层15，且所述第一光栅层15覆盖所述第一半导体层11相邻所述凹槽14的侧壁；
设置在所述第一光栅层15背离所述第一半导体层13一侧的MQW多量子阱层17；
设置在所述MQW多量子阱层17背离所述第一光栅层15一侧的第二光栅层18，且所述第二光栅层18覆盖所述MQW多量子阱层17的侧壁；
设置在所述第二光栅层18背离所述MQW多量子阱层17一侧的第二半导体层20；
设置在所述凹槽14内，用于覆盖所述第二半导体层20的侧壁以及覆盖所述第一光栅层15和所述第二光栅层18的侧壁的第一保护层21；
设置在多个所述凹槽14内的DBR反射镜结构22，以构成谐振腔体；
设置在所述第二半导体层20背离所述第二光栅层18一侧的正面电极23。
通过上述描述可知，该VCSEL阵列芯片在多个凹槽内形成DBR反射镜结构，以构成谐振腔体，并且MQW多量子阱层的对数有多对，该结构使得VCSEL阵列芯片出光波长相比较氧化更容易控制，且所有阵列是同一光源出光，由于MQW多量子阱层的对数有多对也进一步提高了VCSEL阵列芯片出光效率。
需要说明的是，本说明书中的各个实施例均采用递进的方式描述，每个实施例重点说明的都是与其他实施例的不同之处，各个实施例之间相同相似的部分互相参见即可。
还需要说明的是，在本文中，诸如第一和第二等之类的关系术语仅仅用来将一个实体或者操作与另一个实体或操作区分开来，而不一定要求或者暗示这些实体或操作之间存在任何这种实际的关系或者顺序。而且，术语“包括”、“包含”或者其任何其他变体意在涵盖非排他性的包含，从而使得包括一系列要素的物品或者设备不仅包括那些要素，而且还包括没有明确列出的其他要素，或者是还包括为这种物品或者设备所固有的要素。在没有更多限制的情况下，由语句“包括一个……”限定的要素，并不排除在包括上述要素的物品或者设备中还存在另外的相同要素。
对所公开的实施例的上述说明，使本领域专业技术人员能够实现或使用本发明。对这些实施例的多种修改对本领域的专业技术人员来说将是显而易见的，本文中所定义的一般原理可以在不脱离本发明的精神或范围的情况下，在其它实施例中实现。因此，本发明将不会被限制于本文所示的这些实施例，而是要符合与本文所公开的原理和新颖特点相一致的最宽的范围。

Claims (8)

1.一种VCSEL阵列芯片的制作方法，其特征在于，所述制作方法包括：
提供一衬底；
在所述衬底上生长第一半导体层，所述第一半导体层包括至少两个贯穿所述第一半导体层的凹槽；
在所述第一半导体层背离所述衬底的一侧形成第一光栅层，且所述第一光栅层覆盖所述第一半导体层相邻所述凹槽的侧壁；
在所述第一光栅层背离所述第一半导体层的一侧形成MQW多量子阱层；
在所述MQW多量子阱层背离所述第一光栅层的一侧形成第二光栅层，且所述第二光栅层覆盖所述MQW多量子阱层的侧壁；
在所述第二光栅层背离所述MQW多量子阱层的一侧形成第二半导体层；
在所述第二半导体层背离所述第二光栅层的一侧形成第一保护层，且所述第一保护层覆盖所述第二半导体层的侧壁以及覆盖所述第一光栅层和所述第二光栅层的侧壁；
在多个所述凹槽内形成DBR反射镜结构，以构成谐振腔体；
制作正面电极；
其中，所述在所述衬底上生长第一半导体层，所述第一半导体层包括至少两个贯穿所述第一半导体层的凹槽包括：
在所述衬底上形成第二保护层；
对所述第二保护层进行图形化光刻以暴露出所述衬底，形成至少两条相对的所述第二保护层，且均位于所述衬底的中间区域；
在暴露出的所述衬底上生长第一半导体层；
去除所述第二保护层，以使形成的第一半导体层具有至少两个贯穿所述第一半导体层的凹槽。
2.根据权利要求1所述的制作方法，其特征在于，所述在所述衬底上生长第一半导体层，所述第一半导体层包括至少两个贯穿所述第一半导体层的凹槽包括：
在所述衬底上生长第一半导体层；
对所述第一半导体层进行刻蚀处理，形成至少两个贯穿所述第一半导体层的凹槽，且所述凹槽均位于所述衬底的中间区域。
3.根据权利要求1所述的制作方法，其特征在于，所述在所述第一光栅层背离所述第一半导体层的一侧形成MQW多量子阱层包括：
在多个所述凹槽内形成第三保护层，所述第三保护层完全填充所述凹槽，用于保护所述凹槽的底部和侧壁；
在所述第一光栅层背离所述第一半导体层的一侧形成MQW多量子阱层。
4.根据权利要求3所述的制作方法，其特征在于，所述在所述MQW多量子阱层背离所述第一光栅层的一侧形成第二光栅层，且所述第二光栅层覆盖所述MQW多量子阱层的侧壁包括：
去除所述第三保护层；
在所述MQW多量子阱层背离所述第一光栅层的一侧形成第二光栅层，且所述第二光栅层覆盖所述MQW多量子阱层相邻所述凹槽的侧壁。
5.根据权利要求1所述的制作方法，其特征在于，所述在所述第二光栅层背离所述MQW多量子阱层的一侧形成第二半导体层包括：
在多个所述凹槽内形成第四保护层，所述第四保护层完全填充所述凹槽，用于保护所述凹槽的底部和侧壁；
在所述第二光栅层背离所述MQW多量子阱层的一侧形成第二半导体层。
6.根据权利要求1所述的制作方法，其特征在于，所述制作正面电极包括：
去除位于所述第二半导体层背离所述第二光栅层的一侧的第一保护层；
在所述第二半导体层背离所述第二光栅层的一侧形成正面电极。
7.根据权利要求1所述的制作方法，其特征在于，所述第一半导体层为N型半导体层；
所述第二半导体层为P型半导体层。
8.根据权利要求1所述的制作方法，其特征在于，所述第一光栅层的材料为AlAs材料或AlGaAs材料；
所述第二光栅层的材料为AlAs材料或AlGaAs材料。
CN201810731832.9A 2018-07-05 2018-07-05 一种vcsel阵列芯片及制作方法 Active CN108879325B (zh)

Priority Applications (1)

Application Number Priority Date Filing Date Title
CN201810731832.9A CN108879325B (zh) 2018-07-05 2018-07-05 一种vcsel阵列芯片及制作方法

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
CN201810731832.9A CN108879325B (zh) 2018-07-05 2018-07-05 一种vcsel阵列芯片及制作方法

Publications (2)

Publication Number Publication Date
CN108879325A CN108879325A (zh) 2018-11-23
CN108879325B true CN108879325B (zh) 2020-07-31

Family

ID=64299514

Family Applications (1)

Application Number Title Priority Date Filing Date
CN201810731832.9A Active CN108879325B (zh) 2018-07-05 2018-07-05 一种vcsel阵列芯片及制作方法

Country Status (1)

Country Link
CN (1) CN108879325B (zh)

Families Citing this family (3)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
CN110190515B (zh) * 2019-06-18 2024-01-26 威科赛乐微电子股份有限公司 单颗可变色阵列型vcsel芯片及其制造方法
CN110970796B (zh) * 2019-11-25 2021-03-12 中国科学院半导体研究所 基于侧向光栅的窄线宽垂直腔面发射半导体激光器
CN110768105B (zh) * 2019-12-26 2020-03-31 常州纵慧芯光半导体科技有限公司 一种制造垂直腔面发射激光器的精简工艺流程方法

Citations (1)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
CN101154792A (zh) * 2006-09-28 2008-04-02 富士施乐株式会社 表面发射型半导体阵列装置

Family Cites Families (7)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
CN102714396B (zh) * 2010-01-29 2014-12-10 惠普发展公司，有限责任合伙企业 多模垂直腔表面发射激光器阵列
JP2013518430A (ja) * 2010-01-29 2013-05-20 ヒューレット−パッカード デベロップメント カンパニー エル．ピー． 非周期的回折格子を有する垂直共振器面発光レーザ
CN102903802B (zh) * 2011-07-28 2015-09-16 上海博恩世通光电股份有限公司 具有dbr型电流阻挡层的led芯片及其制作方法
DE112015004963T5 (de) * 2014-10-29 2017-07-20 Acacia Communications, Inc. Optoelektronisches Ball-Grid-Array-Gehäuse mit Faser
CN104409617B (zh) * 2014-11-28 2017-02-22 杭州士兰明芯科技有限公司 一种倒装led芯片及其制作方法
CN104810440B (zh) * 2015-05-12 2018-11-09 杭州士兰明芯科技有限公司 一种倒装led芯片及其制作方法
CN105429002B (zh) * 2015-11-23 2018-10-19 深圳瑞波光电子有限公司 一种量子阱半导体激光外延结构及量子阱激光器

Patent Citations (1)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
CN101154792A (zh) * 2006-09-28 2008-04-02 富士施乐株式会社 表面发射型半导体阵列装置

Also Published As

Publication number Publication date
CN108879325A (zh) 2018-11-23

Similar Documents

Publication Publication Date Title
US7723745B2 (en) Horizontal emitting, vertical emitting, beam shaped, distributed feedback (DFB) lasers by growth over a patterned substrate
CN108879325B (zh) 一种vcsel阵列芯片及制作方法
US20100265979A1 (en) Horizontal emitting, vertical emitting, beam shaped, distributed feedback (dfb) lasers fabricated by growth over a patterned substrate with multiple overgrowth
JP2002511659A (ja) 光学装置
CN109980501B (zh) 一种垂直面射型的激光结构及制作方法
CN113783105B (zh) 一种垂直腔面发射激光器及其制备方法
JP2007036233A (ja) 横方向ｐ／ｎ接合を有するｖｃｓｅｌシステム
TWI357699B (en) Semiconductor laser device
TWI714146B (zh) 具有光提取強化之利用內部色彩轉換之發光二極體
JP5198793B2 (ja) 半導体素子およびその製造方法
KR20020046465A (ko) 상부거울층 양단부에 확산영역을 구비하는 장파장표면방출 레이저 소자 및 그 제조 방법
KR102364852B1 (ko) 식각정지층을 포함하는 하이브리드 광소자 및 그 제조방법
US7502405B2 (en) Semiconductor system having a ring laser fabricated by expitaxial layer overgrowth
CN111864018A (zh) 一种正极性led芯片及其制作方法
CN109616868B (zh) 一种平面结构的vcsel芯片及其制作方法
CN108923254B (zh) 一种单腔体结构vcsel芯片及其制作方法和激光装置
CN109038216B (zh) 一种多光束垂直腔面发射激光芯片及其制作方法
KR100404043B1 (ko) 수직으로 집적화된 고출력 면발광 반도체 레이저 장치 및그 제조 방법
CN111900623B (zh) 一种激光器及其制造方法与应用
CN111129953B (zh) 一种激光器及其制造方法及激光器阵列
CN114552374A (zh) 一种垂直腔面发射激光器阵列
US10958041B2 (en) Method for making a semiconductor laser diode, and laser diode
CN111224319A (zh) 有中空发光区的垂直腔面发射激光器及其制造方法和应用
KR100460839B1 (ko) 다채널 장파장 수직공진 표면방출 레이저 어레이 및 그제조방법
CN108923253B (zh) 一种vcsel芯片及制作方法

Legal Events

Date Code Title Description
PB01 Publication
PB01 Publication
SE01 Entry into force of request for substantive examination
SE01 Entry into force of request for substantive examination
GR01 Patent grant
GR01 Patent grant