CN111857302A - 一种***管理总线的复位方法、装置以及设备 - Google Patents
一种***管理总线的复位方法、装置以及设备 Download PDFInfo
- Publication number
- CN111857302A CN111857302A CN202010568681.7A CN202010568681A CN111857302A CN 111857302 A CN111857302 A CN 111857302A CN 202010568681 A CN202010568681 A CN 202010568681A CN 111857302 A CN111857302 A CN 111857302A
- Authority
- CN
- China
- Prior art keywords
- preset
- variable
- data frame
- value
- preset variable
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Pending
Links
- 238000000034 method Methods 0.000 title claims abstract description 35
- 230000003247 decreasing effect Effects 0.000 claims description 13
- 238000004590 computer program Methods 0.000 claims description 11
- 238000011161 development Methods 0.000 abstract description 7
- 230000000694 effects Effects 0.000 abstract description 4
- 230000002159 abnormal effect Effects 0.000 description 7
- 230000001960 triggered effect Effects 0.000 description 6
- 238000010586 diagram Methods 0.000 description 5
- 230000001133 acceleration Effects 0.000 description 3
- 238000012544 monitoring process Methods 0.000 description 3
- 230000006870 function Effects 0.000 description 2
- 238000012986 modification Methods 0.000 description 2
- 230000004048 modification Effects 0.000 description 2
- 230000002093 peripheral effect Effects 0.000 description 2
- 230000005856 abnormality Effects 0.000 description 1
- 238000013473 artificial intelligence Methods 0.000 description 1
- 230000005540 biological transmission Effects 0.000 description 1
- 230000008859 change Effects 0.000 description 1
- 238000013461 design Methods 0.000 description 1
- 238000005516 engineering process Methods 0.000 description 1
- 230000003287 optical effect Effects 0.000 description 1
- 238000012545 processing Methods 0.000 description 1
- 230000000750 progressive effect Effects 0.000 description 1
- 239000000725 suspension Substances 0.000 description 1
Images
Classifications
-
- G—PHYSICS
- G06—COMPUTING; CALCULATING OR COUNTING
- G06F—ELECTRIC DIGITAL DATA PROCESSING
- G06F1/00—Details not covered by groups G06F3/00 - G06F13/00 and G06F21/00
- G06F1/24—Resetting means
-
- G—PHYSICS
- G06—COMPUTING; CALCULATING OR COUNTING
- G06F—ELECTRIC DIGITAL DATA PROCESSING
- G06F13/00—Interconnection of, or transfer of information or other signals between, memories, input/output devices or central processing units
- G06F13/14—Handling requests for interconnection or transfer
- G06F13/36—Handling requests for interconnection or transfer for access to common bus or bus system
- G06F13/362—Handling requests for interconnection or transfer for access to common bus or bus system with centralised access control
Landscapes
- Engineering & Computer Science (AREA)
- Theoretical Computer Science (AREA)
- Physics & Mathematics (AREA)
- General Engineering & Computer Science (AREA)
- General Physics & Mathematics (AREA)
- Small-Scale Networks (AREA)
Abstract
本申请公开了一种***管理总线的复位方法,包括当接收到的主机端通过***管理总线发送的数据帧且所述数据帧正确时,将预设变量置位为初始值;当未接收到主机端发送的数据帧或接收到的所述主机端发送的数据帧错误时,根据预设周期以及预设规则改变所述预设变量的大小;判断所述预设变量的当前值相较于所述预设变量的初始值的变化量是否达到预设值;若达到,则断开与所述主机端的链路连接并重新与所述主机端建立链路连接。该方法无需添加其他硬件设备便可实现***管理总线的复位,节省开发成本与硬件成本。本申请还公开了一种***管理总线的复位装置、设备及计算机可读存储介质,均具有上述技术效果。
Description
技术领域
本申请涉及云计算技术领域,特别涉及一种***管理总线的复位方法;还涉及一种***管理总线的复位装置、设备以及计算机可读存储介质。
背景技术
随着大数据、云计算、人工智能技术的兴起,人们对数据计算速度的要求越来越高。为满足高速计算速度的需求,CPU+FPGA+MCU异构加速平台应运而生。其基本原理是将一部分数据放到FPGA中使用特定算法进行快速处理,然后将处理结果反馈给CPU,减轻CPU的压力,提高工作效率,减少运行时间。CPU+FPGA+MCU异构加速平台主要包括服务器以及与其通过PCIe连接的FPGA异构加速卡。FPGA异构加速卡包括主芯片(FPGA芯片)、监控管理芯片(MCU芯片)、DDR、FLASH、EEPROM、监控Sensor以及一些其他***电路。其中,EEPROM用于存储板卡的基本信息,***Sensor用于对板卡状态进行监测,包括板卡温度、功耗等信息。FPGA板卡通过标准PCIe卡槽与CPU之间进行数据传输,采用gen3 x16接口带宽可达16GB/s,完全可以满足大数据量的需求。服务器与MCU之间通过PCIe SMBus交互,获取板卡状态信息等。SMBus(System Management Bus,***管理总线)属于常用协议,编写驱动时非常方便,且只需要两根线即可实现数据传输,在PCB布线时也会节省空间。然而,当某些外界因素导致SMBus链路异常时,SMBus主机或者从机就会使得SMBus挂起,主、从机之间无法交互,且一旦挂起,SMBus本身无法自行恢复链路。
针对总线挂起的情况,如图1所示,对于IIC总线,目前采取的技术方案是通过外加的CPLD硬件电路监测IIC总线状态,并当IIC总线状态异常时,发送IIC时钟脉冲至IIC总线,以使IIC从设备释放IIC总线。当IIC总线状态恢复正常后,IIC主设备与IIC从设备重新建立连接。虽然上述技术方案可以解决IIC总线挂起的现象,但是需要额外增加外部电路,如CPLD、二选一开关等等。在板子空间有限的情况下,额外添加的硬件会增加PCB布板的困难;并且,由于多添加了CPLD等元器件,板子的硬件成本也会相应增加。
因此,如何在无需添加其他硬件的情况下,实现***管理总线的复位已成为本领域技术人员亟待解决的技术问题。
发明内容
本申请的目的是提供一种***管理总线的复位方法,无需添加其他硬件设备便可实现***管理总线的复位,节省开发成本与硬件成本。本申请的另一个目的是提供一种***管理总线的复位装置、设备以及计算机可读存储介质,均具有上述技术效果。
为解决上述技术问题,本申请提供了一种***管理总线的复位方法,包括:
当接收到的主机端通过***管理总线发送的数据帧且所述数据帧正确时,将预设变量置位为初始值;
当未接收到主机端发送的数据帧或接收到的所述主机端发送的数据帧错误时,根据预设周期以及预设规则改变所述预设变量的大小;
判断所述预设变量的当前值相较于所述预设变量的初始值的变化量是否达到预设值;
若达到,则断开与所述主机端的链路连接并重新与所述主机端建立链路连接。
可选的,判断所述数据帧是否正确,包括:
对所述数据帧进行协议头校验、数据尾校验以及CRC校验;
若所述协议头校验、所述数据尾校验以及所述CRC校验均通过,则所述数据帧正确。
可选的,所述根据预设周期以及预设规则改变所述预设变量的大小,包括:
根据预设周期定时将所述预设变量递减预设大小;
对应的,所述判断所述预设变量的当前值相较于所述预设变量的初始值的变化量是否达到预设值包括:
判断所述预设变量是否由所述初始值递减至所述预设值。
可选的,所述根据预设周期以及预设规则改变所述预设变量的大小,包括:
根据预设周期定时将所述预设变量递增预设大小;
对应的,所述判断所述预设变量的当前值相较于所述预设变量的初始值的变化量是否达到预设值包括:
判断所述预设变量是否由所述初始值递增至所述预设值。
可选的,还包括:
修改所述预设周期与所述预设值的大小。
为解决上述技术问题,本申请还提供了一种***管理总线的复位装置,包括:
置位模块,用于当接收到的主机端通过***管理总线发送的数据帧且所述数据帧正确时,将预设变量置位为初始值;
调整模块,用于当未接收到主机端发送的数据帧或接收到的所述主机端发送的数据帧错误时,根据预设周期以及预设规则改变所述预设变量的大小;
判断模块,用于判断所述预设变量的当前值相较于所述预设变量的初始值的变化量是否达到预设值;
复位模块,用于若达到,则断开与所述主机端的链路连接并重新与所述主机端建立链路连接;
可选的,所述调整模块具体用于根据预设周期定时将所述预设变量递减预设大小;所述判断模块具体用于判断所述预设变量是否由所述初始值递减至所述预设值。
可选的,所述调整模块具体用于根据预设周期定时将所述预设变量递增预设大小;所述判断模块具体用于判断所述预设变量是否由所述初始值递增至所述预设值。
为解决上述技术问题,本申请还提供了一种***管理总线的复位设备,包括:
存储器,用于存储计算机程序;
处理器,用于执行所述计算机程序时实现如上所述的***管理总线的复位方法的步骤。
为解决上述技术问题,本申请还提供了一种计算机可读存储介质,所述计算机可读存储介质上存储有计算机程序,所述计算机程序被处理器执行时实现如上所述的***管理总线的复位方法的步骤。
本申请所提供的***管理总线的复位方法,包括:当接收到的主机端通过***管理总线发送的数据帧且所述数据帧正确时,将预设变量置位为初始值;当未接收到主机端发送的数据帧或接收到的所述主机端发送的数据帧错误时,根据预设周期以及预设规则改变所述预设变量的大小;判断所述预设变量的当前值相较于所述预设变量的初始值的变化量是否达到预设值;若达到,则断开与所述主机端的链路连接并重新与所述主机端建立链路连接。
可见,本申请所提供的***管理总线的复位方法,当链路正常时,从机端能够正常接收到主机端发送的数据帧并且所接收到的数据帧正确。由于当接收到的主机端通过***管理总线发送的数据帧且数据帧正确时,会将预设变量置位为初始值,因此在此情况下,预设变量的变化量不会达到预设值,从而在链路正常的情况下,不会进行链路复位。当链路异常时,从机端无法接收到主机端发送的数据帧,或者虽然接收到主机端发送的数据帧,但是所接收到的数据帧错误。由于当未接收到主机端发送的数据帧或接收到的主机端发送的数据帧错误时,会根据预设周期以及预设规则改变预设变量的大小,因此如果链路异常一直持续,那么预设变量的变化量会在一段时间后达到预设值,进而触发链路复位。该方法通过定义变量,根据链路状态调整变量的值,并根据变量的值触发复位操作,其通过软件即可实现,而无需添加额外的硬件设备,既减轻了硬件工程师的开发工作量,又节省了开发成本硬件成本。
本申请所提供的***管理总线的复位装置、设备以及计算机可读存储介质均具有上述技术效果。
附图说明
为了更清楚地说明本申请实施例中的技术方案,下面将对现有技术和实施例中所需要使用的附图作简单地介绍,显而易见地,下面描述中的附图仅仅是本申请的一些实施例,对于本领域普通技术人员来讲,在不付出创造性劳动的前提下,还可以根据这些附图获得其他的附图。
图1为现有IIC总线复位方案的示意图;
图2为本申请实施例所提供的一种***管理总线的复位方法的流程示意图;
图3为本申请实施例所提供的一种***管理总线的复位装置的示意图;
图4为本申请实施例所提供的一种***管理总线的复位设备的示意图。
具体实施方式
本申请的核心是提供一种***管理总线的复位方法,无需添加其他硬件设备便可实现***管理总线的复位,节省开发成本与硬件成本。本申请的另一个核心是提供一种***管理总线的复位装置、设备以及计算机可读存储介质,均具有上述技术效果。
为使本申请实施例的目的、技术方案和优点更加清楚,下面将结合本申请实施例中的附图,对本申请实施例中的技术方案进行清楚、完整地描述,显然,所描述的实施例是本申请一部分实施例,而不是全部的实施例。基于本申请中的实施例,本领域普通技术人员在没有做出创造性劳动前提下所获得的所有其他实施例,都属于本申请保护的范围。
请参考图2,图2为本申请实施例所提供的一种***管理总线的复位方法的示意图,参考图2所示,该方法包括:
S101:当接收到的主机端通过***管理总线发送的数据帧且数据帧正确时,将预设变量置位为初始值;
S102:当未接收到主机端发送的数据帧或接收到的主机端发送的数据帧错误时,根据预设周期以及预设规则改变预设变量的大小;
具体的,从机端开机后,MCU上电进行硬件初始化、***管理总线硬件初始化,以及从机端与主机端建立连接。初始化定时器,设置定时器的定时周期,即下文所述预设周期。定义一个全局变量,即下文所述预设变量,并设置全局变量的初始值。设置定时器中断回调函数,以在定时器中断回调函数中执行改变预设变量的大小的操作。
在完成上述初始化以及设置的基础上,从机端实时判断链路是否正常,具体即判断是否接收到主机端通过***管理总线发送的数据帧,以及当接收到主机端通过***管理总线发送的数据帧时,判断所接收到的数据帧是否正确。若接收到的主机端通过***管理总线发送的数据帧且接收到的数据帧正确,则将预设变量置位为初始值,保证在链路正常的情况下不会进行链路复位。相反,若未接收到主机端发送的数据帧,或者虽然接收到主机端发送的数据帧,但是接收到的主机端发送的数据帧错误,则根据预设周期以及预设规则改变预设变量的大小。
可以明白的是,上述将预设变量置位为初始值包括两个情况,其一,设置完成预设变量的初始值后,一直未改变预设变量的大小,所以,此时将预设变量置位为初始值等同于保持初始值不变;其二,设置完成预设变量的初始值后,根据预设周期以及预设规则改变过预设变量的大小,所以,此时将预设变量置位为初始值是指将预设变量由改变后的值恢复为初始值。
其中,在一种具体的实施方式中,上述判断数据帧是否正确,包括:对数据帧进行协议头校验、数据尾校验以及CRC校验;若协议头校验、数据尾校验以及CRC校验均通过,则数据帧正确。
具体的,本实施例中主机端与从机端的协议格式,即数据帧的格式包括协议头、数据长度、数据、CRC校验以及数据尾五个部分。且如表1所示,协议头可占据两个字节,数据可占据N个字节,数据长度占据2个字节,用于表述数据的长度即N的具体值,CRC校验可占据2个字节,数据尾可占据2个字节,用于表示协议包结束。数据帧校验包括协议头校验、数据尾校验以及CRC校验三项校验。若协议头校验、数据尾校验以及CRC校验均通过,则表明数据帧正确;相反,只要其中的任意一项校验没有通过,则表明数据帧不正确。
表1
协议头 | 数据长度 | 数据 | CRC校验 | 数据尾 |
2字节 | 2字节 | N字节 | 2字节 | 2字节 |
另外,在一种具体的实施方式中,上述根据预设周期以及预设规则改变预设变量的大小,包括:根据预设周期定时将预设变量递减预设大小。
具体而言,本实施例采用递减的方式改变预设变量的大小。例如,预设周期为1s,预设大小为1,则在未接收到主机端发送的数据帧或接收到的主机端发送的数据帧错误的情况下,每当定时器的定时时间达到1s,便将预设变量的值减1。
此外,在另一种具体的实施方式中,上述根据预设周期以及预设规则改变预设变量的大小,包括:根据预设周期定时将预设变量递增预设大小。
具体而言,本实施例采用递增的方式改变预设变量的大小。例如,预设周期为1s,预设大小为1,则在未接收到主机端发送的数据帧或接收到的主机端发送的数据帧错误的情况下,每当定时器的定时时间达到1s,便将预设变量的值加1。
S103:判断预设变量的当前值相较于预设变量的初始值的变化量是否达到预设值;
S104:若达到,则断开与主机端的链路连接并重新与主机端建立链路连接。
具体的,判断预设变量的当前值相较于预设变量的初始值的变化量是否达到预设值,若达到,则表明在较长的一段时间内,从机端一直未能接收到主机端发送的数据帧或者所接收到的数据帧错误,则此时触发链路复位,从机端断开与主机端的链路连接,并重新与主机端建立链路连接。
对应于根据预设周期定时将预设变量递减预设大小的实施方式,上述判断预设变量的当前值相较于预设变量的初始值的变化量是否达到预设值包括:判断预设变量是否由初始值递减至预设值。
例如,预设变量的初始值为10,预设周期为1s,预设大小为1,预设值为10,在未接收到主机端发送的数据帧或接收到的主机端发送的数据帧错误的情况下,每当定时器的定时时间达到1s,便将预设变量的值减1,并判断预设变量的当前值是否为0。
对应于根据预设周期定时将预设变量递增预设大小的实施方式,上述判断预设变量的当前值相较于预设变量的初始值的变化量是否达到预设值包括:判断预设变量是否由初始值递增至预设值。
例如,预设变量的初始值为0,预设周期为1s,预设大小为1,预设值为10,在未接收到主机端发送的数据帧或接收到的主机端发送的数据帧错误的情况下,每当定时器的定时时间达到1s,便将预设变量的值加1,并判断预设变量的当前值是否为10。
当然,对于上述预设周期、初始值、预设大小以及预设值的具体数值,本申请不做限定,可以结合实际情况进行差异性设置。
重要的是,为保障链路异常判断的准确性,主机端至少通过***管理总线定时向从机端发送一次数据帧,且主机端定时发送数据帧的周期小于预设变量以预设周期以及预设规则变化时,预设变量的变化量达到预设值所用的时间。
从而因为主机端至少通过***管理总线定时向从机端发送一次数据帧,且主机端定时发送数据帧的周期小于预设变量以预设周期以及预设规则变化时,预设变量的变化量达到预设值所用的时间,所以可以有效保证从机端在较长的时间内一直未接收到主机发送的数据帧的原因是因为链路异常,而非主机端一直没有发送数据帧,由此保障链路异常判断的准确性。
例如,预设变量的初始值为0,预设周期为1s,预设大小为1,预设值为10,主机端每3s向从机端发送一次读取指令,保证在链路正常的情况下,从机端能够至少每3s秒接收到一次主机端发送的正确的数据帧,进而将预设变量置位为初始值,而不会导致链路误复位。
在上述实施例的基础上,进一步,还可修改预设周期与预设值的大小。
下文以采取递减的方式,预设变量的初始值为10,预设周期为1s,预设大小为1,预设值为10,主机端每3s向从机端发送一次读取指令为例,阐述本申请所提供的一种具体的实施方式:
主机端每3s向从机端发送一次查询指令,每当定时器的定时时间达到1s,将预设变量的值减1,从机端实时判断是否接收到主机端发送的数据帧且数据帧是否正确,若接收到主机端发送的数据帧且数据帧正确,则将预设变量置为10。预设变量重新由10开始递减。若直到预设变量递减至0时,从机端仍未接收到主机端发送的数据帧或接收到数据帧不正确,则此时触发链路复位,断开与主机端的链路连接并重新与主机端建立链路连接。
综上所述,本申请所提供的***管理总线的复位方法,当链路正常时,从机端能够正常接收到主机端发送的数据帧并且所接收到的数据帧正确。由于当接收到的主机端通过***管理总线发送的数据帧且数据帧正确时,会将预设变量置位为初始值,因此在此情况下,预设变量的变化量不会达到预设值,从而在链路正常的情况下,不会进行链路复位。当链路异常时,从机端无法接收到主机端发送的数据帧,或者虽然接收到主机端发送的数据帧,但是所接收到的数据帧错误。由于当未接收到主机端发送的数据帧或接收到的主机端发送的数据帧错误时,会根据预设周期以及预设规则改变预设变量的大小,因此如果链路异常一直持续,那么预设变量的变化量会在一段时间后达到预设值,进而触发链路复位。该方法通过定义变量,根据链路状态调整变量的值,并根据变量的值触发复位操作,其通过软件即可实现,而无需添加额外的硬件设备,既减轻了硬件工程师的开发工作量,又节省了开发成本硬件成本。
本申请还提供了一种***管理总线的复位装置,下文描述的该装置可以与上文描述的方法相互对应参照。请参考图3,图3为本申请实施例所提供的一种***管理总线的复位装置的示意图,结合图3所示,该装置包括:
置位模块10,用于当接收到的主机端通过***管理总线发送的数据帧且所述数据帧正确时,将预设变量置位为初始值;
调整模块20,用于当未接收到主机端发送的数据帧或接收到的所述主机端发送的数据帧错误时,根据预设周期以及预设规则改变所述预设变量的大小;
判断模块30,用于判断所述预设变量的当前值相较于所述预设变量的初始值的变化量是否达到预设值;
复位模块40,用于若达到,则断开与所述主机端的链路连接并重新与所述主机端建立链路连接。
在上述实施例的基础上,可选的,调整模块20具体用于根据预设周期定时将所述预设变量递减预设大小;判断模块30具体用于判断所述预设变量是否由所述初始值递减至所述预设值。
在上述实施例的基础上,可选的,调整模块20具体用于根据预设周期定时将所述预设变量递增预设大小;判断模块30具体用于判断所述预设变量是否由所述初始值递增至所述预设值。
本申请还提供了一种***管理总线的复位设备,参考图4所示,该设备包括存储器1和处理器2。
存储器1,用于存储计算机程序;
处理器2,用于执行计算机程序时实现如下的步骤:
当接收到的主机端通过***管理总线发送的数据帧且所述数据帧正确时,将预设变量置位为初始值;当未接收到主机端发送的数据帧或接收到的所述主机端发送的数据帧错误时,根据预设周期以及预设规则改变所述预设变量的大小;判断所述预设变量的当前值相较于所述预设变量的初始值的变化量是否达到预设值;若达到,则断开与所述主机端的链路连接并重新与所述主机端建立链路连接。
对于本申请所提供的设备的介绍请参照上述方法实施例,本申请在此不做赘述。
本申请还提供了一种计算机可读存储介质,该计算机可读存储介质上存储有计算机程序,计算机程序被处理器执行时可实现如下的步骤:
当接收到的主机端通过***管理总线发送的数据帧且所述数据帧正确时,将预设变量置位为初始值;当未接收到主机端发送的数据帧或接收到的所述主机端发送的数据帧错误时,根据预设周期以及预设规则改变所述预设变量的大小;判断所述预设变量的当前值相较于所述预设变量的初始值的变化量是否达到预设值;若达到,则断开与所述主机端的链路连接并重新与所述主机端建立链路连接。
该计算机可读存储介质可以包括:U盘、移动硬盘、只读存储器(Read-OnlyMemory,ROM)、随机存取存储器(Random Access Memory,RAM)、磁碟或者光盘等各种可以存储程序代码的介质。
对于本申请所提供的计算机可读存储介质的介绍请参照上述方法实施例,本申请在此不做赘述。
说明书中各个实施例采用递进的方式描述,每个实施例重点说明的都是与其他实施例的不同之处,各个实施例之间相同相似部分互相参见即可。对于实施例公开的装置、设备以及计算机可读存储介质而言,由于其与实施例公开的方法相对应,所以描述的比较简单,相关之处参见方法部分说明即可。
专业人员还可以进一步意识到,结合本文中所公开的实施例描述的各示例的单元及算法步骤,能够以电子硬件、计算机软件或者二者的结合来实现,为了清楚地说明硬件和软件的可互换性,在上述说明中已经按照功能一般性地描述了各示例的组成及步骤。这些功能究竟以硬件还是软件方式来执行,取决于技术方案的特定应用和设计约束条件。专业技术人员可以对每个特定的应用来使用不同方法来实现所描述的功能,但是这种实现不应认为超出本申请的范围。
结合本文中所公开的实施例描述的方法或算法的步骤可以直接用硬件、处理器执行的软件模块,或者二者的结合来实施。软件模块可以置于随机存储器(RAM)、内存、只读存储器(ROM)、电可编程ROM、电可擦除可编程ROM、寄存器、硬盘、可移动磁盘、CD-ROM、或技术领域内所公知的任意其它形式的存储介质中。
以上对本申请所提供的技术方案进行了详细介绍。本文中应用了具体个例对本申请的原理及实施方式进行了阐述,以上实施例的说明只是用于帮助理解本申请的方法及其核心思想。应当指出,对于本技术领域的普通技术人员来说,在不脱离本申请原理的前提下,还可以对本申请进行若干改进和修饰,这些改进和修饰也落入本申请权利要求的保护范围。
Claims (10)
1.一种***管理总线的复位方法,其特征在于,包括:
当接收到的主机端通过***管理总线发送的数据帧且所述数据帧正确时,将预设变量置位为初始值;
当未接收到主机端发送的数据帧或接收到的所述主机端发送的数据帧错误时,根据预设周期以及预设规则改变所述预设变量的大小;
判断所述预设变量的当前值相较于所述预设变量的初始值的变化量是否达到预设值;
若达到,则断开与所述主机端的链路连接并重新与所述主机端建立链路连接。
2.根据权利要求1所述的复位方法,其特征在于,判断所述数据帧是否正确,包括:
对所述数据帧进行协议头校验、数据尾校验以及CRC校验;
若所述协议头校验、所述数据尾校验以及所述CRC校验均通过,则所述数据帧正确。
3.根据权利要求2所述的复位方法,其特征在于,所述根据预设周期以及预设规则改变所述预设变量的大小,包括:
根据预设周期定时将所述预设变量递减预设大小;
对应的,所述判断所述预设变量的当前值相较于所述预设变量的初始值的变化量是否达到预设值包括:
判断所述预设变量是否由所述初始值递减至所述预设值。
4.根据权利要求2所述的复位方法,其特征在于,所述根据预设周期以及预设规则改变所述预设变量的大小,包括:
根据预设周期定时将所述预设变量递增预设大小;
对应的,所述判断所述预设变量的当前值相较于所述预设变量的初始值的变化量是否达到预设值包括:
判断所述预设变量是否由所述初始值递增至所述预设值。
5.根据权利要求4所述的复位方法,其特征在于,还包括:
修改所述预设周期与所述预设值的大小。
6.一种***管理总线的复位装置,其特征在于,包括:
置位模块,用于当接收到的主机端通过***管理总线发送的数据帧且所述数据帧正确时,将预设变量置位为初始值;
调整模块,用于当未接收到主机端发送的数据帧或接收到的所述主机端发送的数据帧错误时,根据预设周期以及预设规则改变所述预设变量的大小;
判断模块,用于判断所述预设变量的当前值相较于所述预设变量的初始值的变化量是否达到预设值;
复位模块,用于若达到,则断开与所述主机端的链路连接并重新与所述主机端建立链路连接。
7.根据权利要求6所述的复位装置,其特征在于,所述调整模块具体用于根据预设周期定时将所述预设变量递减预设大小;所述判断模块具体用于判断所述预设变量是否由所述初始值递减至所述预设值。
8.根据权利要求6所述的复位装置,其特征在于,所述调整模块具体用于根据预设周期定时将所述预设变量递增预设大小;所述判断模块具体用于判断所述预设变量是否由所述初始值递增至所述预设值。
9.一种***管理总线的复位设备,其特征在于,包括:
存储器,用于存储计算机程序;
处理器,用于执行所述计算机程序时实现如权利要求1至5任一项所述的***管理总线的复位方法的步骤。
10.一种计算机可读存储介质,其特征在于,所述计算机可读存储介质上存储有计算机程序,所述计算机程序被处理器执行时实现如权利要求1至5任一项所述的***管理总线的复位方法的步骤。
Priority Applications (1)
Application Number | Priority Date | Filing Date | Title |
---|---|---|---|
CN202010568681.7A CN111857302A (zh) | 2020-06-19 | 2020-06-19 | 一种***管理总线的复位方法、装置以及设备 |
Applications Claiming Priority (1)
Application Number | Priority Date | Filing Date | Title |
---|---|---|---|
CN202010568681.7A CN111857302A (zh) | 2020-06-19 | 2020-06-19 | 一种***管理总线的复位方法、装置以及设备 |
Publications (1)
Publication Number | Publication Date |
---|---|
CN111857302A true CN111857302A (zh) | 2020-10-30 |
Family
ID=72987729
Family Applications (1)
Application Number | Title | Priority Date | Filing Date |
---|---|---|---|
CN202010568681.7A Pending CN111857302A (zh) | 2020-06-19 | 2020-06-19 | 一种***管理总线的复位方法、装置以及设备 |
Country Status (1)
Country | Link |
---|---|
CN (1) | CN111857302A (zh) |
Cited By (2)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
CN112506722A (zh) * | 2020-11-26 | 2021-03-16 | 苏州浪潮智能科技有限公司 | 一种应用于交换机的自检复位方法及装置 |
WO2022126584A1 (zh) * | 2020-12-18 | 2022-06-23 | 华为技术有限公司 | 链路重建方法及装置 |
Citations (6)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
CN101025700A (zh) * | 2006-02-21 | 2007-08-29 | 中兴通讯股份有限公司 | 一种对异常复位进行***保护的方法及复位保护*** |
CN101594269A (zh) * | 2009-06-29 | 2009-12-02 | 成都市华为赛门铁克科技有限公司 | 一种异常连接的检测方法、装置及网关设备 |
CN102647303A (zh) * | 2012-04-28 | 2012-08-22 | 浪潮电子信息产业股份有限公司 | 一种数据传输链路动态自愈机制的设计方法 |
CN104012020A (zh) * | 2011-12-30 | 2014-08-27 | 京信通信***(中国)有限公司 | 一种传输链路检测方法、装置以及*** |
CN106372026A (zh) * | 2015-07-22 | 2017-02-01 | 深圳市中兴微电子技术有限公司 | 一种链路检测方法和接收设备 |
CN107465499A (zh) * | 2017-09-21 | 2017-12-12 | 中国科学院长春光学精密机械与物理研究所 | 一种故障诊断与处理方法、装置及*** |
-
2020
- 2020-06-19 CN CN202010568681.7A patent/CN111857302A/zh active Pending
Patent Citations (6)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
CN101025700A (zh) * | 2006-02-21 | 2007-08-29 | 中兴通讯股份有限公司 | 一种对异常复位进行***保护的方法及复位保护*** |
CN101594269A (zh) * | 2009-06-29 | 2009-12-02 | 成都市华为赛门铁克科技有限公司 | 一种异常连接的检测方法、装置及网关设备 |
CN104012020A (zh) * | 2011-12-30 | 2014-08-27 | 京信通信***(中国)有限公司 | 一种传输链路检测方法、装置以及*** |
CN102647303A (zh) * | 2012-04-28 | 2012-08-22 | 浪潮电子信息产业股份有限公司 | 一种数据传输链路动态自愈机制的设计方法 |
CN106372026A (zh) * | 2015-07-22 | 2017-02-01 | 深圳市中兴微电子技术有限公司 | 一种链路检测方法和接收设备 |
CN107465499A (zh) * | 2017-09-21 | 2017-12-12 | 中国科学院长春光学精密机械与物理研究所 | 一种故障诊断与处理方法、装置及*** |
Cited By (2)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
CN112506722A (zh) * | 2020-11-26 | 2021-03-16 | 苏州浪潮智能科技有限公司 | 一种应用于交换机的自检复位方法及装置 |
WO2022126584A1 (zh) * | 2020-12-18 | 2022-06-23 | 华为技术有限公司 | 链路重建方法及装置 |
Similar Documents
Publication | Publication Date | Title |
---|---|---|
US10216550B2 (en) | Technologies for fast boot with adaptive memory pre-training | |
CN111857302A (zh) | 一种***管理总线的复位方法、装置以及设备 | |
US10853289B2 (en) | System, apparatus and method for hardware-based bi-directional communication via reliable high performance half-duplex link | |
CN112732616B (zh) | 一种基于spi控制器的bmc启动方法、装置及设备 | |
JP2018116648A (ja) | 情報処理装置、その制御方法、及びプログラム | |
CN108920334A (zh) | 一种fpga异构加速卡的监控装置 | |
CN112667483B (zh) | 用于服务器主板的内存信息读取装置、方法及服务器 | |
WO2024113767A1 (zh) | 智能网卡的上电方法及上电装置 | |
EP2750030A1 (en) | Method, apparatus and processor for reading BIOS | |
CN210721440U (zh) | 一种pcie卡异常恢复装置及pcie卡、pcie扩展*** | |
CN110825547B (zh) | 一种基于smbus的pcie卡异常恢复装置及方法 | |
CN114461142B (zh) | 一种读写Flash数据的方法、***、装置及介质 | |
CN108196617B (zh) | Bmc时间设置方法、装置、***及可读存储介质 | |
CN115766410A (zh) | 一种机器工作状态切换方法、***、装置及介质 | |
US9621339B1 (en) | Host devices and data transmission methods | |
CN115952129A (zh) | 一种刀片服务器设置方法、装置及可读存储介质 | |
CN114113855A (zh) | 静电放电检测处理方法及装置、终端设备 | |
CN114546899A (zh) | Usb设备连接方法、***及计算机可读存储介质 | |
CN118012812B (zh) | Pcie链路训练方法、装置、电子设备及计算机存储介质 | |
CN110795377A (zh) | 芯片热插拔的方法、装置及计算机、设备、介质和产品 | |
CN113886190B (zh) | 一种用于服务器的设备管理***、方法、设备及存储介质 | |
CN110716821B (zh) | 一种看门狗的通信方法及装置 | |
CN112749105B (zh) | 一种降低espi总线开销的方法和设备 | |
CN213122961U (zh) | 工控***及电子设备 | |
JP2008204005A (ja) | 周辺装置の通信方法、コンピュータプログラム、及び周辺装置 |
Legal Events
Date | Code | Title | Description |
---|---|---|---|
PB01 | Publication | ||
PB01 | Publication | ||
SE01 | Entry into force of request for substantive examination | ||
SE01 | Entry into force of request for substantive examination | ||
RJ01 | Rejection of invention patent application after publication |
Application publication date: 20201030 |
|
RJ01 | Rejection of invention patent application after publication |