CN111835340B - 一种细步进宽带pll驱动pll的双环频率源 - Google Patents

一种细步进宽带pll驱动pll的双环频率源 Download PDF

Info

Publication number
CN111835340B
CN111835340B CN202010994266.8A CN202010994266A CN111835340B CN 111835340 B CN111835340 B CN 111835340B CN 202010994266 A CN202010994266 A CN 202010994266A CN 111835340 B CN111835340 B CN 111835340B
Authority
CN
China
Prior art keywords
frequency
locked loop
filter
loop
pll
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Active
Application number
CN202010994266.8A
Other languages
English (en)
Other versions
CN111835340A (zh
Inventor
黄刚
辜朝强
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Chengdu Radartone Technology Co ltd
Original Assignee
Chengdu Radartone Technology Co ltd
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Chengdu Radartone Technology Co ltd filed Critical Chengdu Radartone Technology Co ltd
Priority to CN202010994266.8A priority Critical patent/CN111835340B/zh
Publication of CN111835340A publication Critical patent/CN111835340A/zh
Application granted granted Critical
Publication of CN111835340B publication Critical patent/CN111835340B/zh
Active legal-status Critical Current
Anticipated expiration legal-status Critical

Links

Images

Classifications

    • H—ELECTRICITY
    • H03—ELECTRONIC CIRCUITRY
    • H03L—AUTOMATIC CONTROL, STARTING, SYNCHRONISATION OR STABILISATION OF GENERATORS OF ELECTRONIC OSCILLATIONS OR PULSES
    • H03L7/00—Automatic control of frequency or phase; Synchronisation
    • H03L7/06—Automatic control of frequency or phase; Synchronisation using a reference signal applied to a frequency- or phase-locked loop
    • H03L7/07—Automatic control of frequency or phase; Synchronisation using a reference signal applied to a frequency- or phase-locked loop using several loops, e.g. for redundant clock signal generation
    • H—ELECTRICITY
    • H03—ELECTRONIC CIRCUITRY
    • H03L—AUTOMATIC CONTROL, STARTING, SYNCHRONISATION OR STABILISATION OF GENERATORS OF ELECTRONIC OSCILLATIONS OR PULSES
    • H03L7/00—Automatic control of frequency or phase; Synchronisation
    • H03L7/06—Automatic control of frequency or phase; Synchronisation using a reference signal applied to a frequency- or phase-locked loop
    • H03L7/08—Details of the phase-locked loop
    • H03L7/085—Details of the phase-locked loop concerning mainly the frequency- or phase-detection arrangement including the filtering or amplification of its output signal
    • H03L7/093—Details of the phase-locked loop concerning mainly the frequency- or phase-detection arrangement including the filtering or amplification of its output signal using special filtering or amplification characteristics in the loop
    • H—ELECTRICITY
    • H03—ELECTRONIC CIRCUITRY
    • H03L—AUTOMATIC CONTROL, STARTING, SYNCHRONISATION OR STABILISATION OF GENERATORS OF ELECTRONIC OSCILLATIONS OR PULSES
    • H03L7/00—Automatic control of frequency or phase; Synchronisation
    • H03L7/06—Automatic control of frequency or phase; Synchronisation using a reference signal applied to a frequency- or phase-locked loop
    • H03L7/16—Indirect frequency synthesis, i.e. generating a desired one of a number of predetermined frequencies using a frequency- or phase-locked loop
    • H03L7/18—Indirect frequency synthesis, i.e. generating a desired one of a number of predetermined frequencies using a frequency- or phase-locked loop using a frequency divider or counter in the loop

Landscapes

  • Stabilization Of Oscillater, Synchronisation, Frequency Synthesizers (AREA)

Abstract

本发明涉及一种细步进宽带PLL驱动PLL的双环频率源，包括由参考锁相环、第一放大器、第一滤波器依次串联组成的第一电路，所述参考锁相环注入参考频率，经由第一放大器、第一滤波器后输出一个可变参考频点；由主锁相环、第二滤波器、压控振荡器依次串联组成的第二电路，所述主锁相环与第一滤波器输出端连接，主锁相环以所述可变参考频点作为参考输入经由第二滤波器、压控振荡器输出一个宽带信号；所述宽带信号分为两路，一路反馈至主锁相环，另一路依次经信号处理电路处理后输出***所需频率，本发明具有电路简洁、调试方便、易于集成等优点。

Description

一种细步进宽带PLL驱动PLL的双环频率源
技术领域
本发明涉及频率源领域，具体涉及一种细步进宽带PLL驱动PLL的双环频率源。
背景技术
频率源技术主要包括直接式频率合成技术（Direct Frequency Synthesizes，DS）、直接数字式频率合成（DDS）、间接式频率合成（PLL）以及混合式频率合成技术。直接式频率合成技术主要利用模拟器件来实现对基准源频谱的搬移，其缺点是电路复杂、成本高、集成度低等。间接式频率合成方案是基于电路反馈和相位锁定技术延伸发展而来的频率综合方式，主要指锁相环技术，其主要不足是很难在宽带范围内实现细步进。直接数字式频率合成技术主要缺点是输出频率近端杂散丰富以及带宽窄等。
发明内容
本发明的目的在于克服现有技术的不足，利用PLL的宽带特性以及低通滤波特性，提供一种细步进宽带PLL驱动PLL的双环频率源，具有电路简洁、调试方便、易于集成等优点。
本发明的目的是通过以下技术方案来实现的：
一种细步进宽带PLL驱动PLL的双环频率源，包括：
由参考锁相环、第一放大器、第一滤波器依次串联组成的第一电路，所述参考锁相环注入参考频率，经由第一放大器、第一滤波器后输出一个可变参考频点；
由主锁相环、第二滤波器、压控振荡器依次串联组成的第二电路，所述主锁相环与第一滤波器输出端连接，主锁相环以所述可变参考频点作为参考输入经由第二滤波器、压控振荡器输出一个宽带信号；
所述宽带信号分为两路，一路反馈至主锁相环，另一路依次经信号处理电路处理后输出***所需频率。
整个***工作原理是参考频率注入参考锁相环，然后经放大、滤波、锁相输出一个可变参考频点，该参考频点作为主锁相环的参考输入，主锁相环利用低通滤波特性输出一个宽带信号，宽带信号分两路，一路反馈到主锁相环，另外一个通过开关、分频、滤波对宽带信号谐波进行改良处理后最终输出。当需要实现小步进功能时，参考锁相环首先根据预先做好的频率规划，输出一个参考频率，然后主锁相环根据输入的频率，通过锁相、滤波功能后输出满足要求的小步进信号。
进一步的，所述第一滤波器和第二滤波器为低通滤波器。
进一步的，所述主锁相环采用小数分频方式实现。
进一步的，还包括一个对参考锁相环和主锁相环的频率规划设计方法，其步骤如下：
1）：根据
Figure 100002_DEST_PATH_IMAGE002
，式中Fout为***输出频率，R为主锁相环参考分频比，N为主锁相环反馈分频比，FPLL1为参考锁相环输出信号；
2）：当***要实现频率步进为△f（△f≥100kHz）的细步进时，主锁相环首先进行判断△f≥3MHz还是＜3MHz，当△f≥3MHz时，说明IBS杂散在***环路带宽外，可以通过低通滤波器特性进行有效抑制，改变反馈分频比N可实现频率步进；
3）：当△f＜3MHz时，说明杂散在环路带宽内，无法利用滤波器低通特性进行抑制，杂散指标不能满足***要求，需要通过改变主锁相环的参考频率来实现，即主锁相环的输出频率来达到杂散指标要求。
进一步的，所述信号处理电路包括第一射频矩阵开关和第二射频矩阵开关，所述第一射频矩阵开关与所述压控振荡器连接；
第一射频矩阵开关和第二射频矩阵开关之间串联多路由分频器和滤波器串联组成的信号处理支路；
所述第二射频矩阵开关输出端连接第二放大器，用于输出***所需频率。
进一步的，所述射频矩阵开关择一导通。
本发明的有益效果是：本发明通过两个锁相环，其中一个作为粗调节，另一个作为细调节，两者组合调节实现了短时间内的快速调频，具有电路简洁、调试方便、易于集成等优点。
附图说明
图1是发明的***框图；
图2 是发明工作在18GHz相位噪声仿真图。
具体实施方式
下面结合具体实施例进一步详细描述本发明的技术方案，但本发明的保护范围不局限于以下所述。
参考图1所示，一种细步进宽带PLL驱动PLL的双环频率源，包括：
由参考锁相环PLL1（简称参考环PLL1）、第一放大器、第一滤波器LPF1依次串联组成的第一电路，参考锁相环PLL1注入参考频率，经由第一放大器、第一滤波器LPF1后输出一个可变参考频点；
由主锁相环PLL2（简称主环PLL2）、第二滤波器LPF2、压控振荡器依次串联组成的第二电路，主锁相环PLL2与第一滤波器LPF1输出端连接，主锁相环PLL2以可变参考频点作为参考输入经由第二滤波器LPF2、压控振荡器输出一个宽带信号；
宽带信号分为两路，一路通过N分频器反馈至主锁相环PLL2，另一路依次经信号处理电路处理后输出***所需频率。其中，第一滤波器LPF1和第二滤波器LPF2为低通滤波器。
可选的，信号处理电路包括第一射频矩阵开关和第二射频矩阵开关，第一射频矩阵开关与压控振荡器连接；第一射频矩阵开关和第二射频矩阵开关之间串联多路由分频器和滤波器串联组成的信号处理支路；第二射频矩阵开关输出端连接第二放大器，用于输出***所需频率，射频矩阵开关择一导通，参考图1所示，本实施例采用的四选一射频矩阵开关。
整个***工作原理是参考频率注入参考环PLL1，然后经放大、滤波、锁相输出一个可变参考频点，该参考频点作为主环PLL2的参考输入，主环PLL2利用低通滤波(LPF)特性输出一个宽带信号，宽带信号分两路，一路反馈到主环PLL2，另外一个通过开关、分频、滤波对宽带信号谐波进行改良处理后最终输出。当需要实现小步进功能时，参考环PLL1首先根据预先做好的频率规划，输出一个参考频率，然后主环PLL2根据输入的频率，通过锁相、滤波功能后输出满足要求的小步进信号。
整个***采用级联PLL（锁相环）方式实现，充分利用PLL的窄带低通特性，滤除主信号近端杂散，后级通过分段开关滤波方式实现宽带信号输出的同时，保证了谐波指标要求。
主环PLL2采用小数分频方式实现，可以实现优于100kHz的细步进方式，小数分频由于反馈分频比不是整数，在进行小数分频时，反馈比由Nint和Nfrac组成，其中Nint为整数部分分频比，Nfrac为小数部分分频比，分别写进对应的寄存器值即可，N=Nint+Nfrac。采用小数分频后必然会引入IBS（整数边界杂散），本发明通过引入参考环PLL1的方式，然后通过变换参考来成功避开边界杂散。其中，需要对两级PLL的频率进行细致的重复的频率规划，方可满足在整个2~18GHz宽带范围内，杂散指标优异特性。
本发明与DDS（直接数字频率合成）驱动PLL的混合式频率合成技术相比，具有电路简单、成本低、易于集成、相位噪声优异等优点。
为了保证***在宽频带范围内实现细步进且具有优异杂散性能的信号输出，需要对整个***进行细致的频率规划设计，以保证所有频点都能有效避开IBS杂散干扰。
本发明还提供一个对参考锁相环PLL1和主锁相环PLL2的频率规划设计方法，其步骤如下：
1）：根据
Figure DEST_PATH_IMAGE003
，式中Fout为***输出频率，R为主锁相环PLL2参考分频比，N为主锁相环PLL2反馈分频比，FPLL1为参考锁相环PLL1输出信号；
2）：当***要实现频率步进为△f（△f≥100kHz）的细步进时，主锁相环PLL2首先进行判断△f≥3MHz还是＜3MHz，当△f≥3MHz时，说明IBS杂散在***环路带宽外，可以通过低通滤波器特性进行有效抑制，改变反馈分频比N可实现频率步进；
3）：当△f＜3MHz时，说明杂散在环路带宽内，无法利用滤波器低通特性进行抑制，杂散指标不能满足***要求，需要通过改变主锁相环PLL2的参考频率来实现，即主锁相环PLL2的输出频率来达到杂散指标要求。
根据锁相环小数分频原理可知，在实现△f步进时，N分频器寄存器值相应改变量为FPFD/2N,其中FPFD为鉴相器频率，参考环PLL1输出频率增量步进率则应该满足大于3MHz/△f，才能有效避开主环产生的IBS杂散。且在改变PLL的输出频率时，应保证其变化频率不超过鉴相器频率的整数倍，以保证环路滤波在整个宽带范围内性能的一致性，其仿真图可参考图2所示。
以上所述仅是本发明的优选实施方式，应当理解本发明并非局限于本文所披露的形式，不应看作是对其他实施例的排除，而可用于各种其他组合、修改和环境，并能够在本文所述构想范围内，通过上述教导或相关领域的技术或知识进行改动。而本领域人员所进行的改动和变化不脱离本发明的精神和范围，则都应在本发明所附权利要求的保护范围内。

Claims (5)

1.一种细步进宽带PLL驱动PLL的双环频率源，其特征在于，包括：
由参考锁相环、第一放大器、第一滤波器依次串联组成的第一电路，所述参考锁相环注入参考频率，经由第一放大器、第一滤波器后输出一个可变参考频点；
由主锁相环、第二滤波器、压控振荡器依次串联组成的第二电路，所述主锁相环与第一滤波器输出端连接，主锁相环以所述可变参考频点作为参考输入经由第二滤波器、压控振荡器输出一个宽带信号；
所述宽带信号分为两路，一路反馈至主锁相环，另一路依次经信号处理电路处理后输出***所需频率；
所述参考锁相环和主锁相环的频率规划的步骤如下：
1）：根据
Figure DEST_PATH_IMAGE002
，式中Fout为***输出频率，R为主锁相环参考分频比，N为主锁相环反馈分频比，FPLL1为参考锁相环输出信号；
2）：当***要实现频率步进为△f（△f≥100kHz）的细步进时，主锁相环首先进行判断△f≥3MHz还是＜3MHz，当△f≥3MHz时，说明IBS杂散在***环路带宽外，可以通过低通滤波器特性进行有效抑制，改变反馈分频比N可实现频率步进；
3）：当△f＜3MHz时，说明杂散在环路带宽内，无法利用滤波器低通特性进行抑制，杂散指标不能满足***要求，需要通过改变主锁相环的参考频率来实现，即主锁相环的输出频率来达到杂散指标要求。
2.根据权利要求1所述的一种细步进宽带PLL驱动PLL的双环频率源，其特征在于，所述第一滤波器和第二滤波器为低通滤波器。
3.根据权利要求2所述的一种细步进宽带PLL驱动PLL的双环频率源，其特征在于，所述主锁相环采用小数分频方式实现。
4.根据权利要求3所述的一种细步进宽带PLL驱动PLL的双环频率源，其特征在于，所述信号处理电路包括第一射频矩阵开关和第二射频矩阵开关，所述第一射频矩阵开关与所述压控振荡器连接；
第一射频矩阵开关和第二射频矩阵开关之间串联多路由分频器和滤波器串联组成的信号处理支路；
所述第二射频矩阵开关输出端连接第二放大器，用于输出***所需频率。
5.根据权利要求4所述的一种细步进宽带PLL驱动PLL的双环频率源，其特征在于，所述射频矩阵开关择一导通。
CN202010994266.8A 2020-09-21 2020-09-21 一种细步进宽带pll驱动pll的双环频率源 Active CN111835340B (zh)

Priority Applications (1)

Application Number Priority Date Filing Date Title
CN202010994266.8A CN111835340B (zh) 2020-09-21 2020-09-21 一种细步进宽带pll驱动pll的双环频率源

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
CN202010994266.8A CN111835340B (zh) 2020-09-21 2020-09-21 一种细步进宽带pll驱动pll的双环频率源

Publications (2)

Publication Number Publication Date
CN111835340A CN111835340A (zh) 2020-10-27
CN111835340B true CN111835340B (zh) 2020-12-08

Family

ID=72918480

Family Applications (1)

Application Number Title Priority Date Filing Date
CN202010994266.8A Active CN111835340B (zh) 2020-09-21 2020-09-21 一种细步进宽带pll驱动pll的双环频率源

Country Status (1)

Country Link
CN (1) CN111835340B (zh)

Families Citing this family (1)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
CN117459061B (zh) * 2023-12-25 2024-04-09 成都威频通讯技术有限公司 一种信号合成器

Citations (3)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
CN101242181A (zh) * 2008-03-20 2008-08-13 北京创毅视讯科技有限公司 一种频率合成器及频率合成方法
CN102420606A (zh) * 2011-11-18 2012-04-18 北京航天测控技术有限公司 一种低相噪小步进频综实现方法
CN103490777A (zh) * 2013-09-30 2014-01-01 四川九洲电器集团有限责任公司 低杂散频率合成器

Family Cites Families (5)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US7072633B2 (en) * 2002-05-31 2006-07-04 Broadcom Corporation Double-conversion television tuner using a Delta-Sigma Fractional-N PLL
CN101753138B (zh) * 2008-12-12 2012-11-21 复旦大学 双环路频率综合器及其相位噪声分析方法
CN101834598A (zh) * 2010-05-14 2010-09-15 无锡辐导微电子有限公司 频率校正电路及其频率校正方法
CN109450438A (zh) * 2018-10-29 2019-03-08 北京遥感设备研究所 一种低相位噪声高杂散抑制微波频率源组件及使用方法
CN209545557U (zh) * 2018-12-29 2019-10-25 石家庄东泰尔通信技术有限公司 一种微波频率源

Patent Citations (3)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
CN101242181A (zh) * 2008-03-20 2008-08-13 北京创毅视讯科技有限公司 一种频率合成器及频率合成方法
CN102420606A (zh) * 2011-11-18 2012-04-18 北京航天测控技术有限公司 一种低相噪小步进频综实现方法
CN103490777A (zh) * 2013-09-30 2014-01-01 四川九洲电器集团有限责任公司 低杂散频率合成器

Non-Patent Citations (2)

* Cited by examiner, † Cited by third party
Title
A 10 mW, 4 GHz CMOS phase-locked loop with dual-mode tuning technique and partly-integrated loop filter;G. Konstanznig 等;《IEEE Radio Frequency Integrated Circuits Symposium》;20030728;第189-192页 *
PLL驱动DDS的低相噪小步进LFM信号源设计;王文才 等;《电子器件》;20150420;第348-351页 *

Also Published As

Publication number Publication date
CN111835340A (zh) 2020-10-27

Similar Documents

Publication Publication Date Title
US10587276B2 (en) Wide range frequency synthesizer with quadrature generation and spur cancellation
US9215062B1 (en) Low-noise flexible frequency clock generation from two fixed-frequency references
US6414555B2 (en) Frequency synthesizer
US7250823B2 (en) Direct digital synthesis (DDS) phase locked loop (PLL) frequency synthesizer and associated methods
JP3871727B2 (ja) 周波数合成装置
US6396355B1 (en) Signal generator having fine resolution and low phase noise
JP3317837B2 (ja) Ｐｌｌ回路
CN116781070B (zh) 一种高质量频谱的小型化点频源
CN116170009A (zh) 一种宽频带、低相位噪声、细步进频率源产生电路
CN113541678A (zh) 一种双环混频锁相电路、装置及锁相方法
CN111835340B (zh) 一种细步进宽带pll驱动pll的双环频率源
CN113726334B (zh) 一种s波段低相噪低杂散细步进频率源组件及使用方法
CN113794473B (zh) 一种通用化的频率合成器及合成方法
CN105827240A (zh) 应用于铷原子钟的低相噪6.8GHz频率源
US7579916B1 (en) Low noise frequency synthesizer
CN117081583B (zh) 一种提高相位噪声的频率源
CN105553475B (zh) 基于数字分频与谐波混频的高频点频源合成电路
CN113162617B (zh) 一种低相噪x波段频率源及其调制方法
CN110995255A (zh) 一种具有快锁功能的宽带低相噪锁相环
JP2002217724A (ja) 周波数シンセサイザ
CN116760366B (zh) 一种低噪声分数倍频电路及其实现方法
CN117081584A (zh) 本振源装置
US20040027205A1 (en) Local oscillator apparatus for low-noise generation of arbitrary frequencies
Newgard Phase locked loop design
WO2019127054A1 (zh) 频率发生装置和频率发生方法

Legal Events

Date Code Title Description
PB01 Publication
PB01 Publication
SE01 Entry into force of request for substantive examination
SE01 Entry into force of request for substantive examination
GR01 Patent grant
GR01 Patent grant