CN111834521A - 磁性隧道结器件 - Google Patents

磁性隧道结器件 Download PDF

Info

Publication number
CN111834521A
CN111834521A CN202010322269.7A CN202010322269A CN111834521A CN 111834521 A CN111834521 A CN 111834521A CN 202010322269 A CN202010322269 A CN 202010322269A CN 111834521 A CN111834521 A CN 111834521A
Authority
CN
China
Prior art keywords
layer
free
free layer
spacer
sot
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Pending
Application number
CN202010322269.7A
Other languages
English (en)
Inventor
J·斯韦茨
K·加雷罗
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Interuniversitair Microelektronica Centrum vzw IMEC
Original Assignee
Interuniversitair Microelektronica Centrum vzw IMEC
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Interuniversitair Microelektronica Centrum vzw IMEC filed Critical Interuniversitair Microelektronica Centrum vzw IMEC
Publication of CN111834521A publication Critical patent/CN111834521A/zh
Pending legal-status Critical Current

Links

Images

Classifications

    • H—ELECTRICITY
    • H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10N—ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10N50/00—Galvanomagnetic devices
    • H10N50/80—Constructional details
    • G—PHYSICS
    • G01—MEASURING; TESTING
    • G01R—MEASURING ELECTRIC VARIABLES; MEASURING MAGNETIC VARIABLES
    • G01R33/00—Arrangements or instruments for measuring magnetic variables
    • G01R33/02—Measuring direction or magnitude of magnetic fields or magnetic flux
    • G01R33/06—Measuring direction or magnitude of magnetic fields or magnetic flux using galvano-magnetic devices
    • G01R33/09—Magnetoresistive devices
    • G01R33/098—Magnetoresistive devices comprising tunnel junctions, e.g. tunnel magnetoresistance sensors
    • G—PHYSICS
    • G11—INFORMATION STORAGE
    • G11C—STATIC STORES
    • G11C11/00—Digital stores characterised by the use of particular electric or magnetic storage elements; Storage elements therefor
    • G11C11/02—Digital stores characterised by the use of particular electric or magnetic storage elements; Storage elements therefor using magnetic elements
    • G11C11/16—Digital stores characterised by the use of particular electric or magnetic storage elements; Storage elements therefor using magnetic elements using elements in which the storage effect is based on magnetic spin effect
    • G11C11/161—Digital stores characterised by the use of particular electric or magnetic storage elements; Storage elements therefor using magnetic elements using elements in which the storage effect is based on magnetic spin effect details concerning the memory cell structure, e.g. the layers of the ferromagnetic memory cell
    • H—ELECTRICITY
    • H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10B—ELECTRONIC MEMORY DEVICES
    • H10B61/00—Magnetic memory devices, e.g. magnetoresistive RAM [MRAM] devices
    • H—ELECTRICITY
    • H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10N—ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10N50/00—Galvanomagnetic devices
    • H10N50/10—Magnetoresistive devices
    • H—ELECTRICITY
    • H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10N—ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10N50/00—Galvanomagnetic devices
    • H10N50/80—Constructional details
    • H10N50/85—Magnetic active materials

Landscapes

  • Physics & Mathematics (AREA)
  • Engineering & Computer Science (AREA)
  • Computer Hardware Design (AREA)
  • Condensed Matter Physics & Semiconductors (AREA)
  • General Physics & Mathematics (AREA)
  • Mram Or Spin Memory Techniques (AREA)
  • Hall/Mr Elements (AREA)

Abstract

根据本发明构思的一个方面，提供了一种包括层堆栈的MTJ器件，包括：SOT层和第一自由层，第二自由层、参考层和布置在第二自由层和参考层之间的隧道势垒层，以及布置为在第一自由层和第二自由层之间的界面层的间隔层，其中SOT层被适配成通过SOT切换第一自由层的磁化方向，以及其中第一自由层被适配成生成作用在第二自由层上的磁杂散场，使得第二自由层的磁化方向响应于第一自由层的磁化方向。

Description

磁性隧道结器件
技术领域
本发明构思涉及一种磁性隧道结器件。
背景技术
随着对更快、更小、更省电的设备的需求不断增长，诸如SRAM和DRAM之类的常规存储器已达到其扩展极限。正在开发新的新兴存储器，并且磁随机存取存储器(MRAM)被认为是最有前途的替代产品之一。MRAM有潜力成为自旋电子学(spintronics)的下一代大规模应用。自旋电子学是固态电子学的一个快速增长的领域，其目的是利用电子的自旋以及其电荷来实现新的电子功能。
MRAM是基于磁性隧道结(MTJ)结构的。MTJ包括两个铁磁层(参考层和自由层)以及布置在参考层和自由层之间的隧道势垒。参考层的磁化的方向或取向是固定的或钉扎的，并因此也称为钉扎层。同时，自由层的磁化的方向可以相对于参考层在两个不同方向之间切换，这通常可以分别对应于“平行状态”(P)和“反平行状态”(AP)。参考层和自由层的磁化的相对取向确定MTJ的电阻。当自由层处于P状态时MTJ可以呈现相对低的电阻，而当自由层处于AP状态时MTJ可以呈现相对高的电阻。隧道磁阻比(TMR)是AP状态和P状态之间MTJ电阻差异的量度。因此，通过测量MTJ的电阻可以感测自由层的磁化状态。这使得可以将数据存储在自由层中，因此也可以将其称为感测层或存储层。
当前的MRAM技术通常依靠自旋转移扭转(STT)作为自由层磁化的关键切换机制。然而，正在研究替换的切换机制以提高切换速度并降低功耗。
一个有前途的候选者是所谓的自旋轨道扭转(SOT)诱导切换，其中磁化动力学通过电流诱导的自旋轨道耦合发生。图1示意性地示出了配置用于SOT诱导的自由层切换的MTJ。MTJ包括自由层12、隧道势垒层14、参考层16和固定参考层14的磁化的钉扎层18。自由层12被形成在SOT层上，该SOT层通常是例如Ta、W或Pt的非磁性金属层或诸如Bi2Se3之类的拓扑绝缘体。通过使平面内电流ISOT通过SOT层10，垂直自旋电流可被生成被转移至自由层12的磁化，从而在自由层12中产生自旋扭转并诱导磁化反转。自旋电流的起源可以通过(在SOT层10的主体中的)自旋霍尔效应和通过(在SOT层10和自由层12之间的界面处的)Rashba相互作用来描述。
发明内容
正如发明人所认识到的，当前基于SOT的技术中的一个问题是需要在以下各者之间做出妥协：SOT层的SOT生成效率、(对隧道结的TMR有贡献的)自由层的自旋极化效率，和自由层的保持性能。
因此，本发明构思的目的是解决该问题。另一目标是在用于SOT诱导切换的MTJ的设计中提高灵活性。可从下文理解进一步和替代的目标。
根据本发明构思的第一方面，提供了一种包括层堆栈的MTJ器件，包括：
SOT层和第一自由层，
第二自由层、参考层和布置在第二自由层和参考层之间的隧道势垒层，以及
布置为在第一自由层和第二自由层之间的界面层的间隔层，
其中SOT层被适配成通过SOT切换第一自由层的磁化方向，以及
其中第一自由层被适配成生成作用在第二自由层上的磁杂散场，使得第二自由层的磁化方向响应于第一自由层的磁化方向。
根据本发明构思的第二方面，提供了一种包括至少一个存储器单元的存储器设备，每个存储器单元包括根据第一方面的磁性隧道结器件。
根据基于SOT的MTJ器件的一个典型的常规设计，同一自由层被用于SOT切换(即存储功能)和感测。相反，本发明方面提供了一种包括由间隔分隔的第一和第二自由层的层堆栈，其使得能够经由SOT切换第一自由层并经由第二自由层感测第一自由层的磁化方向。因此，第一自由层可被配置为“存储层”，而第二自由层可被配置为“感测层”。因此，SOT层和第一自由层可形成“存储子堆栈”的一部分，而第二自由层、隧道势垒层和参考层可形成“MTJ感测子堆栈”(或简称为“感测子堆栈”)的一部分，其中存储子堆栈和感测子堆栈由间隔层分隔。
由间隔提供的存储子堆栈和感测子堆栈之间的分隔允许各个子堆栈被单独地定制(例如，在材料和层组成方面)，目的在于改善它们在堆栈中各自的功能。这可以实现SOT切换效率、TMR和保持方面的性能提升。另一优点是可以提高热稳定性，并与后道工序(BEOL)兼容。
与传统的单自由层SOT设计相比，双自由层设计可以容忍较大的第二自由层偏移场。由于第二自由层用作感测层而不是用作写入或存储层，因此第二自由层偏移不会分别导致写入不对称或保持损耗。这也赋予了钉扎层设计的灵活性，例如使得能够使用非补偿的合成反铁磁(SAF)钉扎层或非SAF钉扎层，例如合成铁磁(SFM)钉扎层。
根据本发明的方面，各自由层之间的耦合依赖于(静磁)杂散场相互作用。即，由第一自由层生成的磁杂散场用于使第二自由层的磁化方向取向为与延伸穿过第二自由层的磁杂散场的方向对准。磁杂散场的方向由第一自由层的磁化方向确定。
因此，SOT层可以响应于切换电流通过SOT诱导第一自由层的磁化矢量的反转，其中第一自由层的磁化矢量的反转通过磁杂散场耦合诱导第二自由层的磁化矢量的反转。
杂散场的强度往往会随着层临界尺寸(CD)的减小而增加。这实际上是有利的，因为电路设计的总体趋势和器件开发趋向于越来越小的CD。
由于第一和第二自由层的磁化之间的耦合不依赖于磁交换耦合(也称为层间交换耦合(IEC)和Ruderman–Kittel–Kasuya–Yosida(RKKY)交换耦合)，杂散场相互作用在间隔层的设计中进一步提供了相当大的自由度。
例如，可以将间隔层形成为非磁性层，诸如非磁性金属层。此外，间隔可被适配成在两个自由层之间提供纹理隔断功能，并且充当两个自由层之间的界面层，其中各界面被适配成提升第一自由层和第二自由层相对于其预期用途的特性。
如本文所使用的，除非另有明确说明，否则术语层的“磁化”用于指所述层的净磁化，即等于层的基本磁矩之和。
同时，层的术语“磁化矢量”用于指该层的(净)磁化矢量。层的磁化方向或取向是指该层的磁化矢量的方向或取向。此外，层的给定磁化状态(例如，P或AP状态)是指该层的磁化的给定取向。
如本文所用，“自由层”是具有可变化的磁化的层。即，自由层的磁化矢量的方向可以改变。
第一自由层的磁化方向可以在第一方向以及第二方向之间切换，在第一方向中第一自由层的磁化方向与参考层的磁化方向对准，而在第二方向中第一自由层的磁化方向与参考层的磁化方向相反。第一和第二方向可以是相反的方向。第一方向可以平行于参考层的磁化方向，而第二方向可以反平行于参考层的磁化方向。第一自由层可以相应地在“平行状态”(P状态)和“反平行”状态(AP状态)之间切换，在“平行状态”中自由层的磁化方向平行于参考层的磁化方向而在“反平行”状态中自由层的磁化方向反平行于参考层的磁化方向。第二自由层的磁化矢量可进而(通过杂散场耦合)沿着参考层的磁化方向或逆着参考层的磁化方向被取向。优选地，第二自由层可以响应于第一自由层(相对于参考层)被切换到P状态而被切换到P状态，并且响应于第一自由层(相对于参考层)被切换到AP状态而被切换到AP状态。
隧道势垒层是布置在MTJ的参考层和自由层之间的层。隧道势垒层可以被适配成允许隧穿电流跨过隧道势垒层。隧道势垒层可以是非磁性且电绝缘的层，通常是氧化物层。隧道势垒层可以被适配成允许电子在参考层和第二自由层之间隧穿。
参考层是具有固定或钉扎的磁化的层。即，参考层的磁化矢量的方向是固定的或钉扎的。参考层也可被称为固定层或钉扎层。参考层的磁化可以取向为面内(面内磁各向异性)或面外(PMA)。
钉扎层是钉扎参考层的磁化的层。钉扎层可以是具有高(磁性)矫顽力的硬磁性层。钉扎层能够钉扎一个或多个相关联的参考层的磁化方向。通过施加在参考层上的钉扎效应，相比自由层，参考层的反转场可以增加。
SOT生成层(或简写“SOT层”)是被配置成响应于传导SOT切换电流而将自旋电流注入自由层(例如第一自由层)中的层，通过SOT诱导磁化反转。SOT层可以被布置成与相关联的自由层接触。SOT层可以被配置成在SOT层的延伸平面内，并且因此沿着或平行于相关联的自由层传导电流。
单层和复合层的间隔层设计两者都是可能的。换言之，间隔层可以包括至少第一间隔子层。
第一间隔子层可以是布置成与第一自由层的表面接触的SOT生成层，其中第一间隔子层的SOT系数的符号与可以与SOT层的SOT系数的符号相反。因此，第一间隔子层和SOT层两者都可以对切换作出积极贡献，从而导致第一自由层的切换电流密度有效地最小化。
SOT层和第一间隔子层可以由呈现具有相反符号的SOT系数的不同材料形成。
SOT生成层可以包括拓扑绝缘体(TI)。拓扑绝缘体使得可以形成具有强自旋轨道耦合的层。然而，第一间隔子层/SOT生成层可替换地包括SOT生成金属，诸如重金属。
间隔层可以包括布置成与第一子层接触的第二间隔子层。因此，可以考虑相对于第一自由层的兼容性来选择第一子层，而可以考虑相对于第二自由层的兼容性来选择第二子层。
例如，在第一子层包括拓扑绝缘体的情况下，第二子层(和可选的其他子层)可被选择用以提供增强第二自由层的磁各向异性的纹理。例如，在拓扑绝缘体层附近形成具有垂直磁各向异性(PMA)的第二自由层可能具有挑战性。然而，可以通过将第二间隔子层形成为PMA促进层来减轻该挑战。由第一和第二间隔子层形成的间隔层的有利结构包括由SOT生成层形成的第一间隔子层和W、Ti、Pd、Pt、Ta、Ru、Mo或Ti的层或Ru/Mo的双层的第二间隔子层。
第二间隔子层可以包括至少一个金属层。第二间隔子层可以例如是单金属层或金属双层。第二间隔子层可以形成非磁性金属层。
间隔层可以包括第三间隔子层，该第三间隔子层布置成与第二子层接触并且包括具有001晶体结构的氧化物层。在下文中，具有索引ijk的晶体结构可在下文中以格式(ijk)表示，或者可等效地被表示为“ijk”以避免与权利要求书中的附图标记相混淆。间隔层可以因此适合与基于Fe或Co的第二自由层(诸如包括Fe、Co、FeB、CoB、CoFe或CoFeB层的第二自由层)结合使用，其中氧化物层的(001)晶体纹理可以促进第二自由层的PMA。基于Fe和/或Co的MTJ能够实现高TMR。
氧化物层可以优选地是含Mg的氧化物层。含Mg的氧化物层可以有效地促进第二自由层中的PMA。在间隔层中包括氧化物层的另一优点是可以增加间隔层的电阻，因此更有效地阻止了SOT电流流入第二自由层。
第三间隔子层进一步包括含B的层，其中含B的层被布置成与第二子层接触，并且氧化物层被布置成与第二自由层接触。含B的层可以促进氧化物层的(001)晶体结构。含B的层可以是CoFeB层、CoB层或FeB层。
间隔层的厚度可以为5nm或更小。如果间隔层包括CoFeB层，则CoFeB层的厚度优选为1nm或更小，更优选为0.4-0.5nm。此类厚度允许CoFeB层提供相对于氧化物层的纹理促进功能，并形成为(至少基本上)非磁性层。
由第一、第二和第三间隔子层形成的间隔层的有利结构包括由SOT生成层形成的第一间隔子层，W、Ti、Pd、Pt、Ta、Ru、Mo或Ti的层或Ru/Mo的双层的第二间隔子层，以及由含Mg的氧化物层或由CoFeB层和含Mg的氧化物层形成的第三间隔子层。
第二自由层的矫顽力可以小于作用在第二自由层上的磁杂散场的强度。这使得第二自由层的磁化切换仅由第一自由层生成的杂散场控制，而无需任何其他场或电流来促进切换。
作用在第二自由层上的磁杂散场的强度有利地为至少10mT，优选地为至少30mT。
第一自由层可以是PMA层。
第二自由层可以是PMA层。
层堆栈可进一步包括第三自由层和布置在第二和第三自由层之间并被适配成提供第二和第三自由层的磁化的反平行耦合的耦合层。层堆栈可因此设置有合成反铁磁(SAF)自由层(子)堆栈。第二自由层在第一自由层上的磁扰动(例如，由于第三自由层的相反磁化)可以因此被减少。第二自由层可以包括含Co的铁磁层。第三自由层可以包括含Co的铁磁层。第二和第三铁磁自由层可各自具有(001)晶体结构。
本发明的磁性层堆栈设计可应用于底部钉扎和顶部钉扎的MTJ配置两者。即，第二自由层、参考层和隧道势垒层可以形成布置在第一自由层和间隔层上方的顶部钉扎的MTJ的一部分。替换地，第二自由层、参考层和隧道势垒层可以形成布置在第一自由层和间隔层下方的底部钉扎的MTJ的一部分。
该设备可以包括基板，其中层堆栈被布置在该基板上方。
所谓第一特征(诸如层或其他结构)被形成于第二特征(诸如层或其他结构)之上或之下在此意味着：第一特征分别在主表面或特征(例如，层)的面内延伸的法线方向上或相应地相对于基板的法线方向(如果存在的话)形成在第二特征的上方或下方(如图所示)。
该设备可以包括电极结构，该电极结构被配置成向SOT层供应SOT切换电流。电极结构可被配置成向SOT层注入/从SOT层提取写入电流，使得写入电流可以在面内方向上通过SOT层。
附图说明
参考附图，通过以下解说性和非限制性详细描述，将更好地理解本发明概念的以上以及附加目标、特征和优点。在附图中，除非另有说明，否则相同的附图标记将被用于相同的元件。
图1是具有SOT诱导的自由层切换的现有技术MTJ的示意性截面图。
图2是包括顶部钉扎的MTJ的磁性层堆栈的示意性截面图。
图3是根据变体的包括顶部钉扎的MTJ的磁性层堆栈的示意性截面图。
图4是根据变体的包括底部钉扎的MTJ的磁性层堆栈的示意性截面图。
图5是存储器设备的示意性视图。
具体实施方式
现在将在下文中参考附图更充分地描述根据本公开的MTJ器件。在示出器件的截面的附图中，可以设想器件当然可以在垂直于截面平面的方向上延伸。附图中例示的各个层当然也可以横向/水平地延伸超出所例示的部分，所例示的部分仅用于说明目的。还应注意，相对尺寸(例如层厚度)未按比例绘制。在附图中，箭头Y表示垂直方向，即垂直于器件基板的主表面。垂直方向相应地对应于所描绘的层堆栈的各层的堆叠方向。同时，箭头X表示水平方向，即沿着器件基板的主表面。
图2示出了MTJ器件100。器件100包括包含SOT层120和第一自由层130的层堆栈108。层堆栈108包括第二自由层150、参考层170和布置在第二自由层150和参考层170之间的隧道势垒层160。层堆栈108包括布置作为在第一自由层130与第二自由层150、250之间的界面层的间隔层140。间隔层将在下文进一步描述。
层堆栈108可如图所示被布置在基板102上方。基板102可以是任何常规基板或晶片，诸如半导体基板。半导体基板的各示例包括Si基板、Ge基板、SiGe基板、SiC基板、SOI基板、GeOI基板、SiGeOI基板等等。尽管未在图2中示出，但是基板102可以支撑有源器件部分或包括有源器件的前道工序(FEOL)部分。有源器件可被形成在基板102的半导体部分中。器件可以形成逻辑电路器件。器件可以包括为器件100传导读取和写入电流的切换，如将在下面更详细地描述的。示例有源器件包括MOSFET、MISFET、BJT、JBT、FinFET、纳米线FET等。如图进一步所示，可以将层堆栈108嵌入布置在基板102上的互连结构104中。互连结构104可以包括多个电介质层，例如包括SiO2和/或其他常规的后道工序电介质。互连结构104可以包括嵌入电介质层的多个金属层。金属层可以例如由Cu、W、Au、Ag、Al、Co或Ru形成。导电垂直通孔可被提供以用于互连金属层。金属层中的一个或多个可以限定读取线、字线、选择线等。金属层的各线可以与FEOL部分的有源器件一起限定用于控制读取和写入操作以及用于驱动位线、字线等的电路***。
SOT层120被适配成通过SOT切换第一自由层130的磁化方向。同时，第一自由层130被适配成生成磁杂散场，使得第二自由层150的磁化方向响应于第一自由层130的磁化方向。如将进一步描述的，这允许第一自由层130充当设备100的存储层/写入层。另一方面，第二自由层150可以充当设备100的感测层/读取层。
自由层130、150的可变磁化方向和参考层170的固定磁化方向在图2中分别由自由层130、150中的一对反向箭头和参考层170中的单个箭头指示。层堆栈108可以如图所示包括钉扎层180，该钉扎层180被布置在参考层170上方并且被适配成固定参考层170的磁化方向。相应地，由第二自由层150、隧道势垒层160和参考层170限定的MTJ是顶部钉扎的MTJ。图2中省略了钉扎层180的磁化方向的显式指示。然而，例如在SAF钉扎层配置的情况下，钉扎层180通常具有与参考层170方向相同的净磁化、与参考层170相对的净磁化，或者甚至零净磁化。应当注意，参考层170中箭头的向上取向仅代表示例，并且向下取向同样是可能的。如图2中的箭头的平面外/垂直取向所示的，呈现了自由层130、150和参考层170(以及钉扎层180)的PMA。然而，可以注意到，MTJ的磁性层的面内磁各向异性也是可能的。
第一自由层130的磁化可以被设置为P状态，其中第一自由层130的磁化呈现与参考层170的磁化方向平行的第一方向。第一自由层130的磁化可以被设置为AP状态，其中第一自由层130的磁化呈现与参考层170的磁化方向反平行的第二方向。因此，在图2中，P状态对应于第一自由层130的磁化矢量的向上取向，而AP状态对应于第一自由层130的磁化矢量的向下取向。
第一自由层130可以通过在平面内使足够大的SOT切换电流(ISOT)以第一或第二平面内方向中的任一者通过SOT层120来在P状态和AP状态之间切换。诱导第一自由层130的SOT磁化状态切换所需的临界电流大小取决于例如为SOT层120和第一自由层130选择的材料以及第一自由层130的层厚度。如图2所指示的，进入SOT层120的电流的一部分可以流入堆栈的其他层，包括层130和140。因此，SOT电流分量可以在层120和140中的每一层中沿着自由层130流动。
第一自由层130在P状态和AP状态两者下均具有非零净磁化。非零净磁化在第一自由层130外部产生磁杂散场。杂散场(除其他外)延伸穿过第二自由层150。在第二自由层150内部，此杂散场的方向(即，位于第二自由层150内的杂散场矢量的取向)由第一自由层130的磁化方向确定。杂散场可扭转第二自由层150的基本磁矩，从而有助于其净磁化，使得第二自由层150的磁化方向与杂散场的方向对准。假设第二自由层150内的杂散场的方向基本上平行于第一自由层130的磁化方向，则可以得出结论，第二自由层150的磁化方向可与第一自由层130一起在第一和第二方向之间切换。在此假设下，第二自由层150内的箭头也可以被认为表示杂散场的方向。换言之，第二自由层150可以响应于第一自由层130从P状态切换到AP状态来从P状态切换到AP状态，或反之亦然。更一般地，第一自由层130的磁化矢量的重新取向可以诱导第二自由层150的磁化矢量的相应重新取向。
为了促进第二自由层150的磁化的基于杂散场的切换，第一自由层130可被适配成生成强度超过第二自由层150的反向场强度的磁杂散场。在第二自由层(的磁滞回线)的非零偏移的情况下，在一个切换方向上反向场可以较大，而在另一切换方向上反向场可以较小。因此，磁杂散场强度应超过第二自由层150的反向场的最大强度。对于零秒自由层偏移(对应于完全居中的磁滞回线)，可以通过使第二自由层150呈现小于作用在第二自由层150上的磁杂散场强度的磁矫顽力来实现第二自由层150的磁化的基于杂散场的切换。在任何一种情况下，至少10mT的作用在第二自由层150上的磁杂散场的强度可能足以确保第二自由层150的磁化矢量的重新取向。至少30mT的更强的杂散场也可以允许杂散场耦合以获得更大的第二自由层矫顽力。第二自由层150的矫顽力由其磁各向异性和其磁矩影响/确定。作用在第二自由层上的杂散场由第一自由层的饱和磁化和厚度、和间隔层厚度以及第一自由层130的临界尺寸(CD)或直径影响/确定。
在上文中，自由层磁化的第一和第二方向被称为彼此相反的方向。然而，如本领域技术人员可以理解的，此类陈述不应被字面地解释为要求磁化方向完全相反。在实践中，自由层的磁化方向可能取决于例如PMA的程度、切换效率、局部磁场的不均匀性和层组成等在一定程度上偏离完全相反的方向。这相应地适用于关于磁化矢量反转的陈述，因此其不需要对应于完全180度的重新取向。优选地，在磁化矢量反转期间，至少应将磁化矢量的主要分量重新取向180度。此外，设想第二自由层150不必具有与第一自由层130相同的磁各向异性方向。实际上，只要第一自由层切换导致第二自由层150磁化在可以在读出期间区分的各状态之间确定性地切换，则上述操作原理将起作用。
设备100可如图2所示包括被配置成向SOT层120提供SOT切换电流或写入电流ISOT的底部电极结构110。电极结构110被配置成向SOT层120注入/从SOT层120提取写入电流，使得写入电流可以沿平面内方向(例如，在图2中从左到右，或反之亦然)通过SOT层120。SOT电流的各部分可进一步通过第一自由层130在平面内传播。电极结构110包括由绝缘材料的中间部分110b间隔开的第一和第二电极部分110a、110c。因此，如图2示意性地示出的，写入电流ISOT可以经由SOT层120在电极部分110a、110c之间传导。第一电极部分110a可经由写入切换(例如基板102的FEOL部分)被连接到写入线或位线。可以通过向选择线施加控制电压来控制切换。切换的另一端子可被连接到写入线。可以通过向选择线施加控制电压来控制切换的状态。
SOT层120具有比第一自由层130更大的占地面积(即更大的横向尺寸)，以在第一自由层130彼此相对的第一和第二侧上(例如，图2中的左侧和右侧上)限定横向突出部分。第一电极部分110a可被连接到第一侧上的突出部分，而第二电极部分110c可被连接到第二侧上的突出部分。SOT层120的此设计可以提高SOT切换效率，因为电流路径可以沿着SOT层120和第一自由层130之间的界面的整个长度延伸。然而，其中SOT层120与第一自由层130共延的层堆栈设计也是可能的。
器件100可如图所示进一步包括顶部电极190。顶部电极190被布置在钉扎层180上方。顶部电极190可以直接或通过通孔被连接到互连结构中的读取线，以允许读取电流沿着延伸穿过层堆栈108的读取路径在顶部电极190和第一和/或第二电极部分110a、110c之间传导。诸如FET之类的读取切换可被布置在读取路径中以允许选择性地激活读取路径。
器件100的写入操作可以包括使写入电流ISOT通过SOT层120，如上文公开的。取决于写电流的方向，第一自由层130可以切换到P状态或AP状态。作为响应，第二自由层150可以根据由第一自由层130生成并作用于第二自由层150上的磁杂散场的方向切换到P状态或AP状态。器件100的读取操作可以包括测量跨层堆栈108的电阻。可以通过(经由读取线)提供跨在顶部电极190和任一电极部分110a、110c之间的MTJ穿过层堆栈108的读取电流并感应所产生的电压降来测量电阻。第二自由层150的P状态将导致电阻比第二自由层150的AP状态低，该差异由MTJ的TMR给出。逻辑“1”可以与较低的电阻相关联，而逻辑“0”可以与较高的电阻相关联，反之亦然。因此，可以通过切换第一自由层130的磁化状态来将数据写入MTJ器件100，同时可以通过检测MTJ的电阻以感测第二自由层150的状态来从MTJ器件100读取数据。
层堆栈108的自由层、参考层和钉扎层可被形成为具有PMA的层。第一和第二自由层130、150可以包括相应的铁磁层。自由层130、150的材料的示例包括Fe、Co、FeB、CoB、CoFe、CoFeB、WCoFeB和CoFeBTa。多层Co/X(其中X＝Ni、Pt或Pd)也是可能的。设想自由层130、150可以具有包括上文提及的材料的组合的多层结构。例如，自由层130、150的相应厚度可以在0.5至2nm的范围内。参考层170可以包括铁磁层。参考层170的材料的示例包括Fe、Co、FeB、CoB、CoFe、CoFeB或WCoFeB。其他合适的材料可以例如包括Ni、FePt、CoGd、CoFeGd、CoFeTb和CoTb。设想参考层170可以具有包括上文提及的材料的组合的多层结构。势垒层160可以包括诸如氧化物层之类的非磁性和电绝缘层，例如MgO、AlOx、MgAlOx、MgGaOx或MgTiOx。
钉扎层180可以包括一个或多个硬磁层。钉扎层180可以例如包括重复次序或双层的超晶格层压体。钉扎层180还可以包括重复次序的Co层、Fe层、或CoFe层或超晶格层压体或[CoFe/X]，其中X表示Pd、Pt、Ni、Tb或Gd。钉扎层180还可以包括合金成份，诸如Co、Fe或CoFe与Pt、Pd、Ni、Tb或Gd的合金，或CoXCr的三元合金，其中X表示Pt、Ni、Pd、Tb或Gd。钉扎层180和参考层170的磁化的平行和反平行耦合都是可能的。钉扎层180可例如经由非磁性间隔层(诸如薄Ru层)或其他RKKY耦合金属层(诸如具有提供所需耦合的厚度的Ir、Os或Rh层)与参考层170平行或反平行地耦合。过渡层(诸如Ta、W、Mo或其合金或X为Ta、W、Mo的CoX、FeX、CoFeX、CoFeB)也可能存在于参考层170和钉扎层180之间。钉扎层180可被形成为合成铁磁钉扎层(SFM)或SAF钉扎层。SAF型钉扎层180可以包括两个硬磁层(例如，每一者由上文列举的组分组成)并由非磁性间隔层(诸如Ru或Ir层)隔开，其厚度使得反平行耦合被实现。
SOT层120可以包括呈现相对大的自旋轨道耦合的导电材料层。SOT层120可以是非磁性SOT生成金属层。具有负号SOT系数的含金属的SOT层包括例如Ta、W、Hf、Ir、IrMn、W、WOx、WN、W(O,N)、TaN和TaB。具有正号SOT系数的含金属的SOT层包括例如Pt、Pd、Hf、Au、AuPt、PtHf、PtMn、FeMn和NiMn。SOT生成层还包括拓扑绝缘体层，诸如BixSe1-x、BixSb1-x和(Bi,Sb)2Te3。拓扑绝缘体通常呈现正的SOT系数。过渡金属硫族材料(TMD或MX2)的SOT层也是可能的，诸如MoS2和WTe2。SOT层120还可以具有多层结构，例如包括两种或多种上文提及的材料的组合。SOT层120可以以例如10nm或更小(优选5nm或更小)的厚度形成。
底部电极结构110的电极部分110a、110c可以由W、Ta或TaN或一些其他常规电极材料形成。绝缘中间部分110b可以由诸如SiO2之类的氧化物或一些其他常规电介质形成。
为了促进在底部电极结构110上方形成SOT层120，层堆栈108可以包括在电极结构110和SOT层120之间形成界面籽晶层的金属籽晶/粘附层115。籽晶层115可以由金属氮化物层XN(其中X＝Ta、Ti、W、Si、Mo)形成。例如，具有1-2nm范围内的厚度的籽晶层115可以被形成。
顶部电极190可以是例如Ru或Ta或一些其他常规电极材料的单层。
间隔层140将第一自由层130与第二自由层150物理地分开。第一和第二自由层130、150可以因此在结构上彼此分离。由于第二自由层150的切换是由第一自由层130生成的杂散场居间促成的，所以间隔层140不必提供强IEC。间隔层的单层和复合层配置都是可能的，如图2所示：
间隔层140可以由第一间隔子层140a形成。第一间隔子层140a可以相应地布置成与自由层130、150接触，以在自由层130、150之间形成界面层。第一间隔子层140a可以是非磁性金属层。所谓“非磁性”层是指在没有外部磁场的情况下不呈现或基本不呈现净磁化的非铁磁层。第一间隔子层140a可以例如形成为Ru、Mo或Ti的层。第一间隔子层140a可以有利地以1至5nm范围内的厚度形成。因此，第一间隔子层140a可提供与杂散场相比可忽略或至少相当低的IEC强度。第一间隔子层140a也可被形成为SOT生成层。上文结合SOT层120提供了可能的SOT生成层的示例。优选地，如果第一间隔子层140a形成为SOT生成层，则第一间隔子层140a可以形成为具有与SOT层120符号相反的SOT系数的SOT生成层。
间隔层140可以由第一间隔子层140a和布置成与第一间隔子层140a接触的第二间隔子层140b形成。第一间隔子层140a可以相应地布置成与第一自由层130接触，而第二间隔子层140b可以布置成与第二自由层150接触。第一间隔子层140a可以是非磁性金属层。第一和第二间隔子层140a、140b可以各自由诸如Ru、Mo或Ti之类的非磁性金属层的相应层形成。有利地，第一间隔子层140a可以形成为如上提及的SOT生成层，并且第二间隔子层140b可以由非磁性金属层或非磁性金属双层形成。例如，第二间隔子层140b可以是W、Ti、Pd、Pt、Ta、Ru、Mo或Ti的层或Ru/Mo的双层。具有1至5nm范围内的厚度间隔层140可以有利地被形成。
可以用第三间隔子层140c来补充间隔层140的第一和第二间隔子层组合。因此，间隔层140可以由第一间隔子层140a、布置成与第一间隔子层140a接触的第二间隔子层140b，和布置成与第二间隔子层140b接触的第三间隔子层140c形成。第一间隔子层140a可以被布置成与第一自由层130接触。第三间隔子层140c可以被布置成与第二自由层150接触。第二间隔子层140b可以被布置在第一和第三间隔子层140a、140c之间，以在第一和第三间隔子层140a、140c之间形成界面层。第一、第二和第三间隔子层140a、140b、140c的组合厚度可以是5nm或更小，优选地在1-3nm的范围内。
第三间隔子层140c可以是具有(001)晶体结构的单个或复合层。这可以促进在间隔层140上形成基于PMA Fe或Co的第二自由层150。第三间隔子层140c可以由至少具有(001)晶体结构的氧化物层形成。诸如MgO、MgAlO、MgGaO、MgTiO之类的含Mg氧化物可以形成有效的PMA诱导纹理层，然而诸如AlOx和TiOx之类的其他氧化物也是可能的。也可以用CoFeB层补充第三间隔子层140c的氧化物层，其中第三间隔子层140c可被形成为CoFeB层和氧化物层的双层。CoFeB层的B含量可以促进氧化物层中的(001)晶体纹理，并进一步进入堆栈的上层。CoFeB层可以被布置成与第二子层140b接触，而氧化物层可以被布置成与第二自由层150接触。CoFeB层的厚度优选为1nm或更小，更优选为0.4-0.5nm。CoFeB层可以更一般地是包含B的层，诸如FeB或CoB层。B含量可以在器件制造期间促进氧化物层的(001)晶体结构。包含B的层可以最初沉积为非晶态层，并且在退火(anneal)期间诱导氧化物层的(001)晶体结构，并且其本身也可能呈现(001)晶体结构。
可以通过使用本领域已知的技术来沉积和图案化用于电极部分110a、110c和绝缘部分110b的各个材料来形成电极结构110。可以使用诸如蒸发或溅射或MBE(分子束外延)、或ALD(原子层沉积)或MOCVD(金属有机化学气相沉积)之类的常规沉积技术来形成器件100和层堆栈108的另外的层。在层沉积之后，可以在层堆栈的顶部上限定硬掩模，例如，包括TiN、TaN、TiTaN或旋涂碳/旋涂玻璃材料。硬掩模例如具有矩形、椭圆形或圆形。此后，可以通过使用硬掩模作为蚀刻掩模进行蚀刻将沉积层图案化为“MTJ柱”。可能的蚀刻技术包括例如各向异性蚀刻工艺，诸如反应离子蚀刻(RIE)或离子束蚀刻(IBE)。为了能够扩大SOT层120的占地面积，可以分两个步骤对层堆栈进行图案化，包括首先使用第一较小占地面积硬掩模蚀刻在SOT层120上方的各层，然后在SOT层120上方停止。之后，可以使用第二较大占地面积硬掩模来对SOT层120(和可选的籽晶层115)进行图案化。通过形成多个硬掩模，可以在同一沉积层堆栈中平行地图案化任意数量的这种MTJ柱。制造过程可进一步包括一个或多个退火步骤，用于在向结构施加磁场以设置所需磁化的同时使磁性层结晶。退火可以在柱图案化之前或之后进行。退火可在环境温度约为400℃的熔炉中进行。在退火期间，参考层170以及第一和第二自由层130、150的磁化方向可以彼此对准。
图3例示了MTJ器件100’的变体。MTJ器件100’与结合图2公开的MTJ器件100相同，但是不同之处在于，层堆栈108’的磁性隧道结包括双自由层设计。更具体而言，层堆栈108’进一步包括第三自由层154和布置在第二和第三自由层150、154之间并被适配成提供第二和第三自由层的磁化的反平行耦合的耦合层152。第二和第三自由层150、154的相反磁化方向由图3的所述层中的相反取向的箭头对指示。第三自由层154可以由以上结合第二自由层150提及的任何材料形成。耦合层152可以由非磁性层(诸如薄Ru层)或其他RKKY耦合金属层(诸如具有提供反平行耦合的厚度的Ir、Os或Rh层)形成。由于反平行耦合，与仅包括第二自由层150的自由层***相比，包括第二自由层150、耦合层152和第三自由层154的自由层***的净磁化(即第一自由层130所看到的组合净磁化)可以减小。
图4例示了另一MTJ器件200。MTJ器件200类似于MTJ器件100，并且包括类似于层堆栈108的层堆栈208。然而，MTJ器件200与器件100的不同之处在于，该MTJ为底部钉扎配置。即，参考层170和钉扎层180被布置在第二自由层150下方。如图4中指示的，可以以与层堆栈108的间隔层140相对应的方式形成层堆栈208的间隔层140。然而，由于底部钉扎配置，图4所示的子层140a-c的相对顺序与图2相反。与器件100相比的另一不同之处在于提供了顶部电极结构210，该顶部电极结构210布置在SOT层120上方并且被适配成向SOT层120提供写入电流。电极结构210包括由绝缘材料的中间部分210b间隔开的第一和第二电极部分210a、110c，类似于MTJ器件100的电极结构110。同时，层堆栈208包括布置在钉扎层180下方的底部电极290。底部电极290可以直接或通过通孔被连接到互连结构中的读取线，以允许读取电流沿着延伸穿过层堆栈208的读取路径在底部电极290和电极结构210的第一和/或第二电极部分210a、210c之间传导。上述关于与层堆栈108有关的底部电极结构110和顶部电极190的讨论分别对应于顶部电极结构210和底部电极290。。层堆栈208可如图所示包括布置在底部电极290和钉扎层180之间的籽晶层282。籽晶层282可以例如包括Pt层、Ru层或Ta层、或者这些层中的两个或更多个的堆栈。此类层可以诱导钉扎层180的(111)纹理。
图5提供了电路设备300的示意性框图。如示意性地指示的，电路设备300包括多个电路单元310，例如布置成包括多个单元行和单元列的阵列。每个电路单元包括前述设计中的任何一种的相应的MTJ器件，例如，器件100、100’或200。电路设备300可以包括用于从/向电路单元的各个MTJ器件的各个写入层130、230寻址、读取和写入数据的电路320。电路***320可以例如包括字线、位线、选择线、行和列驱动器、感测放大器等，其本身是本领域已知的。电路设备300可以是磁随机存取存储器(MRAM)设备，其中每个电路单元形成MRAM设备的存储器单元。然而，其他应用也是可能的，诸如非易失性静态随机存取存储器(nvSRAM)设备，其中每个SRAM位单元被连接到包括MTJ器件的各个存储器单元，MTJ器件被配置成提供SRAM位单元的逻辑状态的非易失性存储。
在上文中已主要参考有限数量的示例描述了本发明的构思。然而，如本领域技术人员容易领会的，除了上文所公开的各示例以外的其他示例在如所附权利要求限定的本发明的构思的范围内同样是可能的。

Claims (14)

1.一种包括层堆栈(108，208)的磁性隧道结MTJ器件(100，200)，包括：
SOT层(120)和第一自由层(130)，
第二自由层(150)、参考层(170)和布置在所述第二自由层(150)和所述参考层(170)之间的隧道势垒层(160)，以及
布置为在所述第一自由层(130)和所述第二自由层(150)之间的界面层的间隔层(140)，
其中所述SOT层(120)被适配成通过SOT切换所述第一自由层(130)的磁化方向，以及
其中所述第一自由层(130)被适配成生成作用在所述第二自由层(150)上的磁杂散场，使得所述第二自由层(150)的磁化方向响应于所述第一自由层(130)的磁化方向。
2.如权利要求1所述的器件，其特征在于，所述间隔层(140)包括第一间隔子层(140a)。
3.如权利要求2所述的器件，其特征在于，所述第一间隔子层(140a)是布置成与所述第一自由层(130)的表面接触的生成层，其中所述第一间隔子层(140a)的SOT系数的符号与所述SOT层(120)的SOT系数的符号相反。
4.如权利要求2-3中任一项所述的器件，其特征在于，所述间隔层(140)进一步包括布置成与所述第一子层(140a)接触的第二间隔子层(140b)。
5.如权利要求4所述的器件，其特征在于，所述第二间隔子层(140b)包括至少一个金属层。
6.如权利要求5所述的器件，其特征在于，所述间隔层(140)进一步包括布置成与所述第二子层(140b)接触的第三间隔子层(140c)，其中所述第三间隔子层(140c)包括具有001晶体结构的氧化物层。
7.如权利要求6所述的器件，其特征在于，所述第三间隔子层(140c)进一步包括含B的层，其中所述含B的层被布置成与所述第二子层(140a)接触，并且所述氧化物层被布置成与所述第二自由层(150)接触。
8.如权利要求6所述的器件，其特征在于，所述间隔层(140)的厚度为5nm或更小。
9.如前述权利要求中任一项所述的器件，其特征在于，作用在所述第二自由层(150)上的所述磁杂散场的强度超过所述第二自由层(150)的反向场的最大强度。
10.如前述权利要求中任一项所述的器件，其特征在于，作用在所述第二自由层(150)上的所述磁杂散场的强度为至少10mT，优选地为至少30mT。
11.如前述权利要求中任一项所述的器件，其特征在于，所述层堆栈进一步包括第三自由层(154)和耦合层(152)，所述耦合层(152)布置在所述第二和第三自由层之间并被适配成提供所述第二和第三自由层的磁化的反平行耦合。
12.如前述权利要求中任一项所述的器件，其特征在于，所述第二自由层(150)、所述参考层(170)和所述隧道势垒层(160)构成布置在所述第一自由层(130)和所述间隔层(140)上方的顶部钉扎磁性隧道结的一部分；或者，其中所述第二自由层(150)、所述参考层(170)和所述隧道势垒层(160)构成布置在所述第一自由层(130)和所述间隔层(140)下方的底部钉扎磁性隧道结的一部分。
13.如前述权利要求中任一项所述的器件，其特征在于，进一步包括电极结构(110，210)，所述电极结构(110，210)被配置成向所述SOT层(120)提供SOT切换电流。
14.一种电路设备(300)，包括至少一个电路单元(310)，每个电路单元包括根据前述权利要求中任一项所述的磁性隧道结器件。
CN202010322269.7A 2019-04-23 2020-04-22 磁性隧道结器件 Pending CN111834521A (zh)

Applications Claiming Priority (2)

Application Number Priority Date Filing Date Title
EP19170492.3 2019-04-23
EP19170492.3A EP3731289B1 (en) 2019-04-23 2019-04-23 A magnetic tunnel junction device

Publications (1)

Publication Number Publication Date
CN111834521A true CN111834521A (zh) 2020-10-27

Family

ID=66248564

Family Applications (1)

Application Number Title Priority Date Filing Date
CN202010322269.7A Pending CN111834521A (zh) 2019-04-23 2020-04-22 磁性隧道结器件

Country Status (3)

Country Link
US (1) US11585874B2 (zh)
EP (1) EP3731289B1 (zh)
CN (1) CN111834521A (zh)

Cited By (2)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
CN113764576A (zh) * 2020-12-23 2021-12-07 北京航空航天大学 磁隧道结的制备方法及单元结构
WO2022121572A1 (zh) * 2020-12-11 2022-06-16 浙江驰拓科技有限公司 磁隧道结叠层结构、存储器及神经网络计算装置

Families Citing this family (9)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
CN110021700B (zh) * 2019-04-24 2023-12-15 香港中文大学（深圳） 一种多功能自旋电子逻辑门器件
US11328757B2 (en) * 2019-10-24 2022-05-10 Regents Of The University Of Minnesota Topological material for trapping charge and switching a ferromagnet
US11289143B2 (en) * 2019-10-30 2022-03-29 Taiwan Semiconductor Manufacturing Co., Ltd. SOT-MRAM with shared selector
US11839162B2 (en) 2019-11-22 2023-12-05 Western Digital Technologies, Inc. Magnetoresistive memory device including a plurality of reference layers
CN114497268A (zh) * 2020-10-26 2022-05-13 Tdk株式会社 光检测元件及接收装置
CN112701216B (zh) * 2020-12-28 2024-01-23 西安交通大学 一种磁多层结构及sot-mram
CN112701214B (zh) * 2020-12-28 2023-09-01 西安交通大学 铁电调控人工反铁磁自由层的自旋轨道矩磁随机存储器
CN113725353B (zh) * 2021-09-03 2024-05-03 广东省大湾区集成电路与***应用研究院 Mtj器件及其制作方法以及mram
US20240032437A1 (en) * 2022-07-25 2024-01-25 Western Digital Technologies, Inc. Buffer Layers, Interlayers, and Barrier Layers Comprising Heusler Alloys for SOT Based Sensor, Memory, and Storage Devices

Family Cites Families (13)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US7973349B2 (en) 2005-09-20 2011-07-05 Grandis Inc. Magnetic device having multilayered free ferromagnetic layer
US8686484B2 (en) 2011-06-10 2014-04-01 Everspin Technologies, Inc. Spin-torque magnetoresistive memory element and method of fabricating same
WO2014204492A1 (en) * 2013-06-21 2014-12-24 Intel Corporation Mtj spin hall mram bit-cell and array
KR102297275B1 (ko) 2014-09-26 2021-09-03 인텔 코포레이션 Psttm mtj 구성에서 자기 확산 배리어들 및 필터
US20160300999A1 (en) * 2015-04-07 2016-10-13 Ge Yi Magnetoresistive Random Access Memory Cell
JP6972542B2 (ja) * 2016-12-02 2021-11-24 Tdk株式会社 スピン流磁化反転素子、磁気抵抗効果素子および磁気メモリ
CN108269915B (zh) * 2017-01-02 2023-09-22 Imec 非营利协会 一种形成磁阻器件的方法以及磁阻器件
WO2018182645A1 (en) 2017-03-30 2018-10-04 Intel Corporation Spintronic memory with perforated cap layer
WO2018182651A1 (en) 2017-03-30 2018-10-04 Intel Corporation Perpendicular spin transfer torque memory (psttm) devices with enhanced anisotropy and methods to form the same
US10354709B2 (en) * 2017-06-19 2019-07-16 Regents Of The University Of Minnesota Composite free magnetic layers
EP3442042B1 (en) * 2017-08-10 2020-12-09 Commissariat à l'Energie Atomique et aux Energies Alternatives Synthetic antiferromagnetic layer, magnetic tunnel junction and spintronic device using said synthetic antiferromagnetic layer
US10586579B2 (en) * 2018-03-20 2020-03-10 Regents Of The University Of Minnesota Electric field switchable magnetic devices
US11391794B2 (en) * 2018-05-31 2022-07-19 Tdk Corporation Spin-orbit-torque magnetization rotational element, spin-orbit-torque type magnetoresistance effect element, and magnetic memory

Cited By (2)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
WO2022121572A1 (zh) * 2020-12-11 2022-06-16 浙江驰拓科技有限公司 磁隧道结叠层结构、存储器及神经网络计算装置
CN113764576A (zh) * 2020-12-23 2021-12-07 北京航空航天大学 磁隧道结的制备方法及单元结构

Also Published As

Publication number Publication date
US20200341079A1 (en) 2020-10-29
EP3731289A1 (en) 2020-10-28
EP3731289B1 (en) 2024-06-12
US11585874B2 (en) 2023-02-21

Similar Documents

Publication Publication Date Title
EP3731289B1 (en) A magnetic tunnel junction device
KR102353406B1 (ko) 스핀 궤도 토크를 이용하여 강화된 감쇠 프로그램 및 경사진 자화 용이축을 갖는 자기 접합부를 포함하는 자기 소자
US9666793B2 (en) Method of manufacturing magnetoresistive element(s)
US10262711B2 (en) Magnetic memory
US8670271B2 (en) Magnetic stack having assist layers
US10953319B2 (en) Spin transfer MRAM element having a voltage bias control
US8120947B2 (en) Spin torque transfer MRAM device
US8519498B2 (en) Magnetic stack having reference layers with orthogonal magnetization orientation directions
US7760544B2 (en) Spin transfer MRAM device with separated CPP assisted writing
US9300301B2 (en) Nonvolatile magnetic logic device
US20070278547A1 (en) MRAM synthetic anitferomagnet structure
US20060081952A1 (en) Inflected Magnetoresistive Structures, Memory Cells Having Inflected Magnetoresistive Structures, and Fabrication Methods
EP2656346B1 (en) Memory array having local source lines
KR20120046085A (ko) 수직 이방성 및 향상층을 갖는 자기 터널 접합 셀들
US9741929B2 (en) Method of making a spin-transfer-torque magnetoresistive random access memory (STT-MRAM)
US10374147B2 (en) Perpendicular magnetic tunnel junction having improved reference layer stability
US20240155949A1 (en) Magnetoresistive random access memory device with in-plane magnetic layer
US11283010B2 (en) Precessional spin current structure for magnetic random access memory with novel capping materials

Legal Events

Date Code Title Description
PB01 Publication
PB01 Publication
SE01 Entry into force of request for substantive examination
SE01 Entry into force of request for substantive examination