CN111817668B - 电容阵列电路、充放电电路及rc振荡电路 - Google Patents

Abstract

本申请公开了一种电容阵列电路，包括N个电容及与N个电容一一对应的N个MOS管，每个MOS管的漏极通过不同的金属线与对应的电容的一端连接，每个MOS管的源极接地，每个MOS管的栅极用于接收控制信号以分别控制每个MOS管的导通和截止；N个电容的另一端连接至一公共端；N个电容中的第n‑1个电容的容值Cn‑1为第n个电容的容值Cn的a倍；N个MOS管中的第n‑1个MOS管的导通电阻和第n‑1个电容与第n‑1个MOS管之间的金属线的电阻之和为第n个MOS管的导通电阻和第n个电容与第n个MOS管之间的金属线的电阻之和的a倍。

Description

电容阵列电路、充放电电路及RC振荡电路

技术领域

本申请涉及集成电路技术领域，特别涉及一种电容阵列电路、充放电电路及RC振荡电路。

背景技术

电子设备通常采用振荡器产生所需的时钟信号。振荡器具有多种类型，其中RC振荡器因具有成本低、功耗低、频率可调节等优点，得到了广泛的应用。然而，RC振荡器对寄生参数较敏感，寄生参数与RC振荡器的版图设计、工艺以及温度相关，因此，RC振荡器的输出频率误差较大。

RC振荡器通常采用电容阵列电路调节输出频率，但传统的电容阵列电路往往忽略寄生电阻对电容阵列电路的总电容的影响，从而导致电容阵列电路对RC振荡器输出频率的调节呈现非单调性，导致RC振荡器的输出频率误差较大。

发明内容

为了克服上述现有技术存在的问题，本申请的主要目的在于提供一种能够实现对RC振荡器输出频率的单调性调节从而提高RC振荡器输出频率的精度的电容阵列电路、充放电电路及RC振荡电路。

为了实现上述目的，本申请具体采用以下技术方案：

本申请提供了一种电容阵列电路，包括：

N个电容；

N个MOS管，与所述N个电容一一对应，其中，所述N个MOS管中的每个MOS管的漏极通过不同的金属线与对应的电容的一端连接，所述每个MOS管的源极接地，所述每个MOS管的栅极用于接收控制信号以分别控制所述每个MOS管的导通和截止；

所述N个电容的另一端连接至一公共端，所述公共端作为电容输出端；

所述N个电容中的第n-1个电容的容值为Cn-1，第n个电容的容值为Cn，Cn=aCn-1；

所述N个MOS管中的第n-1个MOS管的导通电阻为R_onn-1，第n个MOS管的导通电阻为R_onn；

第n-1个电容与第n-1个MOS管之间的金属线的电阻为R_netn-1，第n个电容与第n个MOS管之间的金属线的电阻为R_netn；

其中，R_netn-1与R_onn-1之和大于或等于R_netn与R_onn之和的a倍，其中，a大于1，N为大于或等于2的整数，n=[2，N]。

优选地，第n-1个MOS管的宽度与长度的比值为Mn-1，第n个MOS管的宽度与长度的比值为Mn，第n个MOS管的宽度与长度的比值Mn为第n-1个MOS管的宽度与长度的比值Mn-1的b倍，b=a，第n-1个电容与第n-1个MOS管之间的金属线的电阻R_netn-1大于或等于第n个电容与第n个MOS管之间的金属线的电阻R_netn的a倍。

优选地，a=b=2，第n-1个电容与第n-1个MOS管之间的金属线的电阻R_netn-1大于或等于第n个电容与第n个MOS管之间的金属线的电阻R_netn的2倍。

优选地，第n个电容与第n个MOS管之间的金属线为a^n-1条，每条金属线的电阻值相等，且每个电容与对应一个MOS管之间的金属线相互并联；其中，a为大于1的整数。

优选地，第n-1个电容与第n-1个MOS管之间的金属线为1条且该条金属线的电阻为R_netn-1，第n个电容与第n个MOS管之间的金属线为1条且该条金属线的电阻为R_netn，第n-1个电容与第n-1个MOS管之间的金属线的电阻R_netn-1为第n个电容与第n个MOS管之间的金属线的电阻R_netn的a倍。

优选地，所述控制信号为二进制信号。

本申请还提供一种电容充放电电路，包括上述的电容阵列电路、电源、第一电子开关、第一电阻及第二电子开关；所述第一电子开关的第一端与所述电源连接，所述第一电子开关的第二端通过所述电阻分别与所述第二电子开关的第一端及所述电容输出端连接，所述第二电子开关的第二端接地，所述第一电子开关的控制端与所述第二电子开关的控制端分别用于接收时钟信号，所述第一电子开关及所述第二电子开关基于所述时钟信号进行导通和截止。

优选地，所述第一电子开关为PMOS管，所述第二电子开关为NMOS管。

本申请提供一种RC振荡电路，包括第一充放电电路、第二充放电电路、第一比较器、第二比较器、参考电压单元、逻辑单元及控制单元，第一充放电电路及第二充放电电路分别为上述的电容充放电电路；所述第一比较器的第一输入端与所述第一充放电电路的电容输出端连接，所述第一比较器的第二输入端与所述参考电压单元连接；所述第二比较器的第一输入端与所述第二充放电电路的电容输出端连接，所述第二比较器的第二输入端与所述参考电压单元连接；所述第一比较器的输出端及所述第二比较器的输出端均与所述逻辑单元的输入端连接，所述逻辑单元的输出端分别与所述第一电子开关的控制端及所述第二电子开关的控制端连接；所述控制单元分别与每个MOS管的栅极连接；

所述参考电压单元用于产生基准电压；

所述第一充放电电路用于传输第一充电电压或第一放电电压至所述第一比较器；

所述第一比较器用于对所述第一充电电压及所述基准电压进行比较，或对所述第一放电电压及所述基准电压进行比较，并将第一比较结果输出至所述逻辑单元；

所述第二充放电电路用于传输第二充电电压或第二放电电压至所述第二比较器；

所述第二比较器用于对所述第二充电电压及所述基准电压进行比较，或对所述第二放电电压及所述基准电压进行比较，并将第二比较结果输出至所述逻辑单元；

所述逻辑单元用于根据所述第一比较结果及所述第二比较结果输出时钟信号；

所述第一充放电电路及所述第二充放电电路用于根据所述时钟信号进行充电和放电；

所述控制单元用于通过控制信号控制所述MOS管的导通和截止，以调节所述电容阵列电路的总电容。

优选地，所述逻辑单元为RS触发器。

相比于现有技术，本申请的电容阵列电路、充放电电路及RC振荡电路，能够使得电容阵列电路输出的总电容呈单调性变化，提高RC振荡电路输出频率的精度。

附图说明

为了更清楚的说明本申请实施例或现有技术的技术方案，下面将对实施例或现有技术描述中所需要使用的附图作简单的介绍，显而易见地，下面描述中的附图仅仅是本申请的一些实施例，对于本领域普通技术人员来讲，在不付出创造性劳动的前提下，还可以根据这些附图获得其他的附图。

图1为本申请一实施例提供的RC振荡电路的原理框图；

图2为本申请另一实施例提供的RC振荡电路的原理框图；

图3为本申请一实施例提供的充放电电路的电路图；

图4为本申请一实施例提供的电容阵列电路的电路图；

图5为本申请一实施例提供的电容与MOS管的连接示意图；

图6为本申请另一实施例提供的电容与MOS管的连接示意图；

图7为本申请又一实施例提供的电容与MOS管的连接示意图；

图8为本申请再一实施例提供的电容与MOS管的连接示意图；

图9为本申请一实施例提供的RC振荡电路的电路图。

具体实施方式

为了使本申请的目的、技术方案及优点更加清楚明白，以下结合附图及实施例，对本申请进行进一步详细说明。应当理解，此处所描述的具体实施例仅仅用以解释本申请，并不用于限定本申请。

在本申请的描述中，除非另有明确的规定和限定，术语“第一”、“第二”仅用于描述的目的，而不能理解为指示或暗示相对重要性；除非另有规定或说明，术语“多个”是指两个或两个以上；术语“连接”、“固定”等均应做广义理解，例如，“连接”可以是固定连接，也可以是可拆卸连接，或一体地连接，或电连接；可以是直接相连，也可以通过中间媒介间接相连。对于本领域的普通技术人员而言，可以根据具体情况理解上述术语在本发明中的具体含义。

请参考图1，传统的RC振荡电路通常包括参考电压模块11、充放电模块12、比较模块13及逻辑模块14。比较模块13的输入端分别与参考电压模块11及充放电模块12连接，比较模块13的输出端与逻辑模块14的输入端连接，逻辑模块14的输出端与充放电模块12连接。参考电压模块11用于产生参考电压。充放电模块12用于传输充放电电压至比较模块13。比较模块13用于对所述参考电压及所述充放电电压进行比较，并输出比较结果至逻辑模块14。逻辑模块14用于根据比较结果输出时钟信号。逻辑模块14还用于将时钟信号反馈至充放电模块12，充放电模块12用于根据所述时钟信号进行充电和放电。逻辑模块14将时钟信号反馈至充放电模块12，从而使得充放电模块12从充电状态切换至放电状态或者从放电状态切换至充电状态，使得充放电模块12进行循环的充电和放电，从而使得RC振荡电路持续输出时钟信号。

充放电模块12通常包括电容阵列电路，RC振荡电路通过调节电容阵列电路的总电容，进而调节充放电模块12的充放电频率，从而调节RC振荡电路输出的时钟信号的频率。电容阵列电路的总电容为电容阵列电路接入充放电模块12并参与充放电的电容的总和，电容阵列电路的总电容可通过开关进行调节。传统电容阵列电路的总电容的调节往往忽略寄生电阻对电容阵列电路接入充放电模块12的总电容的影响，从而导致RC振荡电路输出时钟信号频率的调节呈现非单调性。

请参考图2，本申请实施例提供一种RC振荡电路，包括电容充放电电路20、第一比较器I1、第二比较器I2、参考电压单元30、逻辑单元40及控制单元50。电容充放电电路20包括第一充放电电路21和第二充放电电路22。第一比较器I1的第一输入端与第一充放电电路21的电容输出端连接，第一比较器I1的第二输入端与参考电压单元30连接；第二比较器I2的第一输入端与第二充放电电路22的电容输出端连接，第二比较器I2的第二输入端与参考电压单元30连接；第一比较器I1的输出端及第二比较器I2的输出端均与逻辑单元40的输入端连接。逻辑单元40的输出端连接到充放电电路20的输入端，具体的，逻辑单元40的输出端分别与第一充放电电路21的输入端及第二充放电电路22的输入端连接。

参考电压单元30用于产生基准电压。第一充放电电路21用于传输第一充电电压或第一放电电压至第一比较器I1。其中，时钟信号包括多个时钟周期，每个时钟周期包括第一半周期及第二半周期，第一充电电压是第一充放电电路21在每个时钟周期的第一半周期输出的电压，第一放电电压是第一充放电电路21在每个时钟周期的第二半周期输出的电压。第一比较器I1用于对第一充电电压及基准电压进行比较，或对第一放电电压及基准电压进行比较，并输出第一比较结果至逻辑单元40。第二充放电电路22用于传输第二充电电压或第二放电电压至第二比较器I2。其中，第二放电电压是第二充放电电路22在每个时钟周期的第一半周期输出的电压，第二充电电压是第二充放电电路22在每个时钟周期的第二半周期输出的电压。第二比较器I2用于对第二充电电压及基准电压进行比较，或对第二放电电压及基准电压进行比较，并输出第二比较结果至逻辑单元40。逻辑单元40用于根据第一比较结果及第二比较结果输出时钟信号。逻辑单元40还用于将时钟信号分别反馈至第一充放电电路21及第二充放电电路22，第一充放电电路21及第二充放电电路22根据所述时钟信号进行充电和放电。逻辑单元40将时钟信号反馈至充放电模块12，从而使得第一充放电电路21及第二充放电电路22从充电状态切换至放电状态或者从放电状态切换至充电状态，使得第一充放电电路21及第二充放电电路22进行循环的充电和放电，从而使得RC振荡电路持续输出时钟信号。

请参考图3，作为一种示例，充放电电路20（比如图1中的充放电模块12或图2中的第一充放电电路21、第二充放电电路22）包括电容阵列电路C、电源V、第一电子开关Q1、第一电阻R及第二电子开关Q2。

时钟信号包括多个时钟周期，每个时钟周期包括第一半周期及第二半周期。在每个时钟周期的第一半周期，输入端VIN的输入为高电平，第一电子开关Q1截止，第二电子开关Q2导通，充放电电路20进行放电；在每个时钟周期的第二半周期，输入端VIN的输入为低电平，第一电子开关Q1导通，第二电子开关Q2截止，充放电电路20进行充电。输入端VIN输入的电平根据时钟周期周期变换，从而充放电电路20交替进行充放电。

请一并参考图4，作为示例，电容阵列电路C（比如图3中的电容阵列电路C）包括N个电容及N个MOS管。N个MOS管与N个电容一一对应，其中，N个MOS管中的每个MOS管的漏极通过不同的金属线与对应的电容的一端连接，所述每个MOS管的源极接地，所述每个MOS管的栅极用于接收控制信号以分别控制所述每个MOS管的导通和截止。N个电容的另一端连接至一公共端，该公共端作为电容阵列电路C的电容输出端Cout。N个MOS管中的每个MOS管与对应的电容组成一个电容支路，比如，N个MOS管中的第1个MOS管与第1个电容组成第1个电容支路，第2个MOS管与第2个电容组成第2个电容支路，第N个MOS管与第N个电容组成第N个电容支路，…，以此类推，即第n个MOS管与第n个电容组成第n个电容支路。每个MOS管受控制信号的控制进行导通和截止，从而控制该MOS管所在的电容支路是否接入电容阵列电路C。具体的，当第n个MOS管在控制信号的控制下导通时，第n个MOS管与第n个电容组成的第n个电容支路与其他电容支路并联，也即第n个电容支路接入电容阵列电路C。其中，N为大于或等于2的整数。

第1个电容的容值为C1，第2个电容的容值为C2，第3个电容的容值为C3，...，第n-1个电容的容值为Cn-1，第n个电容的容值为Cn。

第1个MOS管的导通电阻为R_on1，第2个MOS管的导通电阻为R_on2，第3个MOS管的导通电阻为R_on3，...，第n-1个MOS管的导通电阻为R_onn-1，第n个MOS管的导通电阻为R_onn。

第1个电容与第1个MOS管之间的金属线的电阻为R_net1，第2个电容与第2个MOS管之间的金属线的电阻为R_net2，第3个电容与第3个MOS管之间的金属线的电阻为R_net3，...，第n-1个电容与第n-1个MOS管之间的金属线的电阻为R_netn-1，第n个电容与第n个MOS管之间的金属线的电阻为R_netn。

传统的RC振荡电路通常忽略N个MOS管导通时的电阻以及忽略电容与MOS管之间的金属线的电阻，也就是把N个MOS管导通时的电阻及电容与MOS管之间的金属线的电阻当作0欧姆处理，然而，每个MOS管导通时均具有一定的导通电阻，电容与MOS管之间的金属线也存在一定的电阻，RC振荡电路的寄生电阻包括每个MOS管的导通电阻以及每个电容与对应的MOS管之间的金属线的电阻。MOS管的导通电阻以及电容与MOS管之间的金属线的电阻影响电容阵列电路C的总电容调节的单调性，从而影响RC振荡电路输出的时钟信号频率调节的单调性，造成RC振荡电路输出的时钟信号频率误差较大。

在考虑了寄生电阻对电容阵列电路C总电容的影响后，当N个电容支路的MOS管都导通时，N个电容支路的等效电容C1’，C2’，C3’，…，Cn’分别为：

依此类推，

其中，f为时钟信号频率的一半。电容阵列电路C中的N个电容的容值通常按一定的比例进行设置，当C2=aC1，C3=aC2，C4=aC3，…，Cn-1=aCn-2，Cn=aCn-1时，即C1：C2：C3：C4：…：Cn-1：Cn=a⁰：a¹：a²：a³：a⁴：…：a^n-2：a^n-1，

，

，

，…，

，

，也就是考虑了寄生电阻对电容阵列电路C总电容的影响后，N个电容支路的等效电容C1’，C2’，C3’，…，Cn’符合

，

，

，…，，

时，电容阵列电路C输出的总电容呈单调性变化。其中，a大于1。

当

，

，

，…，

，

时，则

，

，

，…，

。

在其中一个实施例中，若考虑N个MOS管中的每个MOS管的导通电阻对电容阵列电路C总电容的影响，忽略N个电容中的每个电容与对应的MOS管之间的金属线的电阻对电容阵列电路C总电容的影响，即把R_net1、R_net2、R_net3、...、R_netn-1、R_netn的值均当作0进行处理，则

，

，

，…，

，即第n个电容的容值Cn为第n-1个电容的容值Cn-1的a倍，第n-1个MOS管的导通电阻R_onn-1大于或等于第n个MOS管的导通电阻R_onn的a倍，能够改善电容阵列电路C的总电容调节的单调性。其中，n=[2，N]。

在其中一个实施例中，若考虑N个电容中的每个电容与对应的MOS管之间的金属线的电阻对电容阵列电路C总电容的影响，忽略N个MOS管中的每个MOS管的导通电阻对电容阵列电路C总电容的影响，即把R_on1、R_on2、R_on3、...、R_onn-1、R_onn的值均当作0进行处理，则

，

，

，…，

，即第n个电容的容值Cn为第n-1个电容的容值Cn-1的a倍，第n-1个电容与第n-1个MOS管之间的金属线的电阻R_netn-1大于或等于第n个电容与第n个MOS管之间的金属线的电阻R_netn的a倍，能够改善电容阵列电路C的总电容调节的单调性。其中，n=[2，N]。

在其中一个实施例中，同时考虑N个电容中的每个电容与对应的MOS管之间的金属线的电阻和N个MOS管中的每个MOS管的导通电阻对电容阵列电路C总电容的影响，R_net1、R_net2、R_net3、...、R_netn-1、R_netn和R_on1、R_on2、R_on3、...、R_onn-1、R_onn的值均不为0，

，

，

，…，

，即第n个电容的容值Cn为第n-1个电容的容值Cn-1的a倍，第n-1个电容支路的电容与MOS管之间的金属线的电阻R_netn-1与MOS管的导通电阻R_onn-1之和大于或等于第n个电容支路的电容与MOS管之间的金属线的电阻R_netn与MOS管的导通电阻R_onn之和的a倍，从而能够使得电容阵列电路C的总电容调节呈单调性变化。其中，n=[2，N]。

MOS管的导通电阻与MOS管的宽度与长度的比值成反比，如，若MOS管的宽度与长度的比值增大一倍，则MOS管的导通电阻减小一半。第1个MOS管的宽度与长度的比值为M1，第2个MOS管的宽度与长度的比值为M2，第3个MOS管的宽度与长度的比值为M3，...，第n-1个MOS管的宽度与长度的比值为Mn-1，第n个MOS管的宽度与长度的比值为Mn。MOS管的宽度与长度的比值即MOS管的导电沟道的宽度与导电沟道的长度的比值。

当M1：M2：M3：...：Mn-1：Mn=b⁰：b¹：b²：...：b^n-2：b^n-1，即M2=bM1，M3=bM2，M4=bM3，…，Mn-1=bMn-2，Mn=bMn-1时，R_on1：R_on2：R_on3：...：R_onn-1：R_onn=b^n-1：b^n-2：...：b²：b¹：b⁰，即当第n个MOS管的宽度与长度的比值Mn为第n-1个MOS管的宽度与长度的比值Mn-1的b倍时，第n个MOS管的导通电阻R_onn为第n-1个MOS管的导通电阻R_onn-1的1/b倍。

进一步的，当b=a时，由

，

，

，…，

得到：

，

，

，...，

，即

，也就是说，第n-1个电容与第n-1个MOS管之间的金属线的电阻R_netn-1大于或等于第n个电容与第n个MOS管之间的金属线的电阻R_netn的a倍。

N个电容中的第1个电容的容值至第n个电容的容值的比例与N个MOS管中的第1个MOS管的宽度与长度的比值至第n个MOS管的宽度与长度的比值的比例相同时，第n-1个电容与第n-1个MOS管之间的金属线的电阻R_netn-1大于或等于第n个电容与第n个MOS管之间的金属线的电阻R_netn的a倍，可以使得电容阵列电路C的总电容调节呈单调性。

控制单元50中设置分别与N个MOS管对应的二进制信号trim<1>，trim<2>，trim<3>，…，trim<n-1>，trim<n>，当trim<1>，trim<2>，trim<3>，…，trim<n-1>，trim<n>对应的数值呈单调性变化时，电容阵列电路C输出的总电容呈单调性，RC振荡电路输出的时钟信号的频率呈单调性变化。如trim<1>，trim<2>，trim<3>，…，trim<n-1>，trim<n>对应的数值递增时，电容阵列电路C输出的总电容递增，RC振荡电路输出的时钟信号的频率递减。控制单元50还将二进制信号trim<1>，trim<2>，trim<3>，…，trim<n-1>，trim<n>分别转换成脉冲信号，并将脉冲信号传输至对应一个MOS管，MOS管在脉冲信号作用下导通或截止。

当a=b=2时，C2=2C1，C3=2C2，…，Cn-1=2Cn-2，Cn=2Cn-1，即C1：C2：C3：C4：…：Cn-1：Cn=2⁰：2¹：2²：2³：2⁴：…：2^n-2：2^n-1，

，

，

，…，

，

，则

，

，

，

，

，也就是说，第n-1个电容支路的电容与MOS管之间的金属线的电阻R_netn-1与MOS管的导通电阻R_onn-1之和大于或等于第n个电容支路的电容与MOS管之间的金属线的电阻R_netn与MOS管的导通电阻R_onn之和的2倍。

M1：M2：M3：...：Mn-1：Mn=2⁰：2¹：2²：...：2^n-2：2^n-1，R_on1：R_on2：R_on3：...：R_onn-1：R_onn=2^{n -1}：2^n-2：...：2²：2¹：2⁰，即当第n个MOS管的宽度与长度的比值Mn为第n-1个MOS管的宽度与长度的比值Mn-1的2倍时，第n个MOS管的导通电阻R_onn为第n-1个MOS管的导通电阻R_onn-1的1/2倍，则：

，

，

，...，

，即

，也就是说，第n-1个电容与第n-1个MOS管之间的金属线的电阻R_netn-1大于或等于第n个电容与第n个MOS管之间的金属线的电阻R_netn的2倍。

控制单元50设置的N个MOS管中的第1个MOS管至第n个MOS管的二进制控制信号trim<1>，trim<2>，trim<3>，…，trim<n-1>，trim<n>对应的数值呈单调性变化时，RC振荡电路输出的时钟信号的频率呈单调性变化，且RC振荡电路输出的时钟信号频率变化的步进相等。

当a=b=2时，电容阵列电路C总电容调节的步进可以是C1的整数倍，电容阵列电路C总电容调节的最小步进为C1。

在其中一个实施例中，第1个电容与第1个MOS管之间的金属线为1条，第2个电容与第2个MOS管之间的金属线为a条，第3个电容与第3个MOS管之间的金属线为a²条，...，第n-1个电容与第n-1个MOS管之间的金属线为a^n-2条，第n个电容与第n个MOS管之间的金属线为a^{n -1}条，每条金属线的电阻值相等，且每个电容与对应一个MOS管之间的金属线相互并联。其中，a为大于1的整数。

请参考图5，当a=2时，第1个电容与第1个MOS管之间的金属线为1条，第2个电容与第2个MOS管之间的金属线为2条，第3个电容与第3个MOS管之间的金属线为4条，...，第n-1个电容与第n-1个MOS管之间的金属线为2^n-2条，第n个电容与第n个MOS管之间的金属线为2^{n -1}条。

通过在第n个电容与第n个MOS管之间设置a^n-1条相互并联且电阻值相等金属线，从而可以无需设置额外的电阻就可以实现电容阵列电路C总电容调节的单调性，成本低。

在其中一个实施例中，第1个电容与第1个MOS管之间的金属线为1条且该条金属线的电阻为R_net1，第2个电容与第2个MOS管之间的金属线为1条且该条金属线的电阻为R_net2，第3个电容与第3个MOS管之间的金属线为1条且该条金属线的电阻为R_net3，...，第n-1个电容与第n-1个MOS管之间的金属线为1条且该条金属线的电阻为R_netn-1，第n个电容与第n个MOS管之间的金属线为1条且该条金属线的电阻为R_netn，R_net1：R_net2：R_net3：...：R_netn-2：R_netn-1：R_netn=a^n-1：a^n-2：a^n-3：...：a²：a¹：a⁰。当a=2时，R_net1：R_net2：R_net3：...：R_netn-2：R_netn-1：R_netn=2^n-1：2^n-2：2^n-3：...：2²：2¹：2⁰。

该实施例通过在电容与对应一个MOS管之间都只设置一条金属线，从而进一步减小金属线的占用面积，且使得布线操作更简单。

在集成电路制造中，一般以R=ΡL/W定义金属线的电阻，其中，Ρ为每方块电阻阻值，L为金属线的长度，W为金属线的宽度，L/W为方块电阻数。

请参考图6，当

时，若电容与对应一个MOS管之间采用每方块电阻阻值相同的金属线连接，则第1个电容与第1个MOS管之间的金属线的方块电阻数为a^n-1，第2个电容与第2个MOS管之间的金属线的方块电阻数为a^n-2，第3个电容与第3个MOS管之间的金属线的方块电阻数为a^n-3，...，第n-1个电容与第n-1个MOS管之间的金属线的方块电阻数为a，第n个电容与第n个MOS管之间的金属线的方块电阻数为1。

优选的，第1个电容与第1个MOS管之间串联a^n-1条金属线且该a^n-1条金属线的每方块电阻阻值相同，第2个电容与第2个MOS管之间串联a^n-2条金属线且该a^n-2条金属线的每方块电阻阻值相同，第3个电容与第3个MOS管之间串联a^n-3条金属线且该a^n-3条金属线的每方块电阻阻值相同，...，第n-1个电容与第n-1个MOS管之间串联a条金属线且该a条金属线的每方块电阻阻值相同，第n个电容与第n个MOS管之间串联1条金属线，每个电容支路的金属线的每方块电阻阻值与其他的电容支路的金属线的每方块电阻阻值相等。每个电容支路的串联的金属线可以设置在电路板的同一层。其中，a为大于1的整数。

请参考图7，当a=2时，第1个电容与第1个MOS管之间串联2^n-1条金属线且该2^n-1条金属线的每方块电阻阻值相同，第2个电容与第2个MOS管之间串联2^n-2条金属线且该2^n-2条金属线的每方块电阻阻值相同，第3个电容与第3个MOS管之间串联2^n-3条金属线且该2^n-3条金属线的每方块电阻阻值相同，...，第n-1个电容与第n-1个MOS管之间串联2条金属线且该2条金属线的每方块电阻阻值相同，第n个电容与第n个MOS管之间串联1条金属线，每个电容支路的金属线的每方块电阻阻值与其他的电容支路的金属线的每方块电阻阻值相等。每个电容支路的串联的金属线可以设置在电路板的同一层。

优选的，第1个电容与第1个MOS管之间的金属线为1条，第2个电容与第2个MOS管之间并联a条金属线且该a条金属线的每方块电阻阻值相同，第3个电容与第3个MOS管之间并联a²条金属线且该a²条金属线的每方块电阻阻值相同，...，第n-1个电容与第n-1个MOS管之间并联a^n-2条金属线且该a^n-2条金属线的每方块电阻阻值相同，第n个电容与第n个MOS管之间并联a^n-1条金属线且该a^n-1条金属线的每方块电阻阻值相同，每个电容支路的金属线的每方块电阻阻值与其他的电容支路的金属线的每方块电阻阻值相等。每个电容支路的并联的金属线可以设置在电路板的不同层上。其中，a为大于1的整数。

请参考图8，当a=2时，第1个电容与第1个MOS管之间的金属线为1条，第2个电容与第2个MOS管之间并联2条金属线且该2条金属线的每方块电阻阻值相同，第3个电容与第3个MOS管之间并联4条金属线且该4条金属线的每方块电阻阻值相同，...，第n-1个电容与第n-1个MOS管之间并联2^n-2条金属线且该2^n-2条金属线的每方块电阻阻值相同，第n个电容与第n个MOS管之间并联2^n-1条金属线且该2^n-1条金属线的每方块电阻阻值相同，每个电容支路的金属线的每方块电阻阻值与其他的电容支路的金属线的每方块电阻阻值相等。每个电容支路的并联的金属线可以设置在电路板的不同层上。

每个电容支路的电容与MOS管之间可以设置一层或多层并联或串联的金属线，实现电容阵列电路的多个电容支路的电容与MOS管之间金属线电阻的单调性变化。

请再参考图3，第一电子开关Q1的第一端与电源V连接，第一电子开关Q1的第二端通过电阻R分别与第二电子开关Q2的第一端及电容输出端连接，第二电子开关Q2的第二端接地，第一电子开关Q1的控制端与第二电子开关Q2的控制端分别用于接收时钟信号，第一电子开关Q1及第二电子开关Q2基于时钟信号进行导通和截止。逻辑单元40的输出端分别与第一电子开关Q1的控制端及第二电子开关Q2的控制端连接。图中第一电子开关Q1的控制端、第二电子开关Q2的控制端及逻辑单元40的输出端分别连接至VIN端，VOUT端即电容输出端。

通过电容阵列电路C输出单调性变化的总电容，能够使得电容充放电电路20的充放电频率呈单调性变化。

在其中一个实施例中，第一电子开关Q1为PMOS管，第一电子开关Q1的第一端、第二端及第三端分别对应PMOS管的漏极、源极及栅极。第二电子开关Q2为NMOS管，第二电子开关Q2的第一端、第二端及第三端分别对应NMOS管的漏极、源极及栅极。

控制单元50分别与每个MOS管的栅极连接。控制单元50用于通过控制信号控制每个MOS管的导通和截止，以调节电容阵列电路C的总电容。

控制单元50用于通过控制信号控制MOS管的导通和截止，以调节电容阵列电路C的总电容。所述控制信号为脉冲信号。具体的，控制单元50设置第1个MOS管至第n个MOS管的二进制信号分别为trim<1>，trim<2>，trim<3>，…，trim<n-1>，trim<n>，并传输每个二进制信号对应的脉冲信号至MOS管，当二进制信号trim<1>，trim<2>，trim<3>，…，trim<n-1>，trim<n>对应的数值呈单调性变化时，充放电电路20的充放电频率呈单调性变化，从而RC振荡电路输出的时钟信号的频率呈单调性变化，从而提高RC振荡器输出频率的精度。

通过控制单元50调节电容阵列电路C的总电容呈单调性变化，进而使得电容充放电电路20的充放电频率呈单调性变化，从而使得RC振荡电路输出的时钟信号的频率呈单调性变化，提高RC振荡器输出频率的精度。

逻辑单元40可以包括RS触发器。上述的金属线可以是铜线，铜线具有较好的导电性能，成本低。

下面以图9所示的电路图为例对本申请实施例的RC振荡电路的工作原理进行说明。

第一充放电电路21包括电容阵列电路C1、电源V1、第一电子开关M1、第一电阻R1及第二电子开关M2，第二充放电电路22包括电容阵列电路C2、电源V1、第一电子开关M3、第一电阻R2及第二电子开关M4。第一电子开关为PMOS管，第二电子开关为NMOS管。第一比较器I1的第一输入端和第二输入端分别对应第一比较器的同相输入端和反向输入端。第二比较器I2的第一输入端和第二输入端分别对应第二比较器的同相输入端和反向输入端。逻辑单元为RS触发器I3，RS触发器I3包括输入端S、输入端R、输出端Q及输出端Qn。RS触发器I3的输出端Q及输出端Qn分别输出时钟信号CLK与CLKn。

在RC振荡电路的第一个时钟半周期内，Q和Qn的上一状态分别为高电平和低电平，第一电子开关M1导通，第二电子开关M2截止，第一充放电电路21进行充电，第一比较器I1输出高电平至RS触发器I3的输入端R；同时，第一电子开关M3截止，第二电子开关M4导通，第二充放电电路22进行放电，第二比较器I2输出低电平至RS触发器I3的输入端S，RS触发器I3的输出端Q变为低电平，输出端Qn变为高电平，RC振荡电路进入第二个时钟半周期。在第二个时钟半周期时，Q和Qn的上一状态分别为低电平和高电平，第一电子开关M1截止，第二电子开关M2导通，第一充放电电路21进行放电，第一比较器I1输出低电平至RS触发器I3的输入端R；同时，第一电子开关M3导通，第二电子开关M4截止，第二充放电电路22进行充电，第二比较器I2输出高电平至RS触发器I3的输入端S，RS触发器I3的输出端Q变为高电平，输出端Qn变为低电平。由此，RC振荡电路完成了一整个时钟周期的充放电。

以上所述实施例的各技术特征可以进行任意的组合，为使描述简洁，未对上述实施例中的各个技术特征所有可能的组合都进行描述，然而，只要这些技术特征的组合不存在矛盾，都应当认为是本说明书记载的范围。

以上所述实施例仅表达了本发明的几种实施方式，其描述较为具体和详细，但并不能因此而理解为对发明专利范围的限制。应当指出的是，对于本领域的普通技术人员来说，在不脱离本发明构思的前提下，还可以做出若干变形和改进，这些都属于本发明的保护范围。因此，本发明专利的保护范围应以所附权利要求为准。

Claims (10)

1.一种电容阵列电路，其特征在于，包括：

N个电容；

N个MOS管，与所述N个电容一一对应，其中，所述N个MOS管中的每个MOS管的漏极通过不同的金属线与对应的电容的一端连接，所述每个MOS管的源极接地，所述每个MOS管的栅极用于接收控制信号以分别控制所述每个MOS管的导通和截止；

所述N个电容的另一端连接至一公共端，所述公共端作为电容输出端；

所述N个电容中的第n-1个电容的容值为Cn-1，第n个电容的容值为Cn，Cn=aCn-1；

所述N个MOS管中的第n-1个MOS管的导通电阻为R_onn-1，第n个MOS管的导通电阻为R_onn；

第n-1个电容与第n-1个MOS管之间的金属线的电阻为R_netn-1，第n个电容与第n个MOS管之间的金属线的电阻为R_netn；

其中，R_netn-1与R_onn-1之和大于或等于R_netn与R_onn之和的a倍，其中，a大于1，N为大于或等于2的整数，n=[2，N]。

2.如权利要求1所述的电容阵列电路，其特征在于，第n-1个MOS管的宽度与长度的比值为Mn-1，第n个MOS管的宽度与长度的比值为Mn，第n个MOS管的宽度与长度的比值Mn为第n-1个MOS管的宽度与长度的比值Mn-1的b倍，b=a，第n-1个电容与第n-1个MOS管之间的金属线的电阻R_netn-1大于或等于第n个电容与第n个MOS管之间的金属线的电阻R_netn的a倍。

3.如权利要求2所述的电容阵列电路，其特征在于，a=b=2，第n-1个电容与第n-1个MOS管之间的金属线的电阻R_netn-1大于或等于第n个电容与第n个MOS管之间的金属线的电阻R_netn的2倍。

4.如权利要求1所述的电容阵列电路，其特征在于，第n个电容与第n个MOS管之间的金属线为a^n-1条，每条金属线的电阻值相等，且每个电容与对应一个MOS管之间的金属线相互并联；其中，a为大于1的整数。

5.如权利要求1所述的电容阵列电路，其特征在于，第n-1个电容与第n-1个MOS管之间的金属线为1条且该条金属线的电阻为R_netn-1，第n个电容与第n个MOS管之间的金属线为1条且该条金属线的电阻为R_netn，第n-1个电容与第n-1个MOS管之间的金属线的电阻R_netn-1为第n个电容与第n个MOS管之间的金属线的电阻R_netn的a倍。

6.如权利要求1所述的电容阵列电路，其特征在于，所述控制信号为脉冲信号。

7.一种电容充放电电路，其特征在于，包括如权利要求1-6任一项所述的电容阵列电路、电源、第一电子开关、第一电阻及第二电子开关；所述第一电子开关的第一端与所述电源连接，所述第一电子开关的第二端通过所述第一电阻分别与所述第二电子开关的第一端及所述电容输出端连接，所述第二电子开关的第二端接地，所述第一电子开关的控制端与所述第二电子开关的控制端分别用于接收时钟信号，所述第一电子开关及所述第二电子开关基于所述时钟信号进行导通和截止。

8.如权利要求7所述的电容充放电电路，其特征在于，所述第一电子开关为PMOS管，所述第二电子开关为NMOS管。

9.一种RC振荡电路，其特征在于，包括第一充放电电路、第二充放电电路、第一比较器、第二比较器、参考电压单元、逻辑单元及控制单元，第一充放电电路及第二充放电电路分别为如权利要求7-8任一项所述的电容充放电电路；所述第一比较器的第一输入端与所述第一充放电电路的电容输出端连接，所述第一比较器的第二输入端与所述参考电压单元连接；所述第二比较器的第一输入端与所述第二充放电电路的电容输出端连接，所述第二比较器的第二输入端与所述参考电压单元连接；所述第一比较器的输出端及所述第二比较器的输出端均与所述逻辑单元的输入端连接，所述逻辑单元的输出端分别与所述第一电子开关的控制端及所述第二电子开关的控制端连接；所述控制单元分别与每个MOS管的栅极连接；

所述参考电压单元用于产生基准电压；

所述第一充放电电路用于传输第一充电电压或第一放电电压至所述第一比较器；

所述第一比较器用于对所述第一充电电压及所述基准电压进行比较，或对所述第一放电电压及所述基准电压进行比较，并将第一比较结果输出至所述逻辑单元；

所述第二充放电电路用于传输第二充电电压或第二放电电压至所述第二比较器；

所述第二比较器用于对所述第二充电电压及所述基准电压进行比较，或对所述第二放电电压及所述基准电压进行比较，并将第二比较结果输出至所述逻辑单元；

所述逻辑单元用于根据所述第一比较结果及所述第二比较结果输出时钟信号；

所述第一充放电电路及所述第二充放电电路用于根据所述时钟信号进行充电和放电；

所述控制单元用于通过控制信号控制所述MOS管的导通和截止，以调节所述电容阵列电路的总电容。

10.如权利要求9所述的RC振荡电路，其特征在于，所述逻辑单元为RS触发器。

Images